JPH0548441A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0548441A JPH0548441A JP3200733A JP20073391A JPH0548441A JP H0548441 A JPH0548441 A JP H0548441A JP 3200733 A JP3200733 A JP 3200733A JP 20073391 A JP20073391 A JP 20073391A JP H0548441 A JPH0548441 A JP H0548441A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- inverter
- section
- stable
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 発振初期の安定化をはかり発振特性の安定し
た発振器を提供する。 【構成】 水晶発振器において電源投入時の発振の初期
に発振開始検出回路を用い発振が安定したかを判定す
る。発振開始検出回路の入力部にロジックレベルを変え
た二つのインバータを用いることにより、非常に正確に
発振の安定状態か非安定状態かを判定することができ
る。この高精度な発振開始検出回路を用いて発振が安定
していない初期状態では分周部及び出力バッファ部の動
作を停止し、また発振が安定したと判定した後に、分周
部及び発振部を動作させる。
た発振器を提供する。 【構成】 水晶発振器において電源投入時の発振の初期
に発振開始検出回路を用い発振が安定したかを判定す
る。発振開始検出回路の入力部にロジックレベルを変え
た二つのインバータを用いることにより、非常に正確に
発振の安定状態か非安定状態かを判定することができ
る。この高精度な発振開始検出回路を用いて発振が安定
していない初期状態では分周部及び出力バッファ部の動
作を停止し、また発振が安定したと判定した後に、分周
部及び発振部を動作させる。
Description
【０００１】
【産業上の利用分野】本発明は水晶発振器に関する。
【０００２】
【従来の技術】従来の水晶発振器は水晶振動子と発振器
用半導体集積回路（ＩＣと称す。）と受動部品（抵抗・
容量）からなり、ＩＣは発振部（発振インバータ）と分
周部と出力バッファ部の３つの部分により構成されるも
のが主流であった。図５に従来の発振器の一構成例を示
す。ここで水晶振動子５０１と受動部品である容量５０
２と抵抗５０３、さらに発振インバータ５０４と分周部
５０５と出力バッファ５０６からなるＩＣとで水晶発振
器を構成している。５０７はＩＣの出力をしめしてい
る。この発振器は水晶振動子を用いて安定した発振を行
い出力バッファにて増幅して出力している。電源投入及
び発振開始の初期の状態においては発振部の信号は完全
な発振状態になっておらず、小さな振幅が徐々に大きく
なりやがて完全な発振状態の振幅に成長し安定化する。
用半導体集積回路（ＩＣと称す。）と受動部品（抵抗・
容量）からなり、ＩＣは発振部（発振インバータ）と分
周部と出力バッファ部の３つの部分により構成されるも
のが主流であった。図５に従来の発振器の一構成例を示
す。ここで水晶振動子５０１と受動部品である容量５０
２と抵抗５０３、さらに発振インバータ５０４と分周部
５０５と出力バッファ５０６からなるＩＣとで水晶発振
器を構成している。５０７はＩＣの出力をしめしてい
る。この発振器は水晶振動子を用いて安定した発振を行
い出力バッファにて増幅して出力している。電源投入及
び発振開始の初期の状態においては発振部の信号は完全
な発振状態になっておらず、小さな振幅が徐々に大きく
なりやがて完全な発振状態の振幅に成長し安定化する。
【０００３】
【発明が解決しようとする課題】しかし、従来の発振回
路では、発振動作を行う発振部と、発振信号を増幅する
出力バッファ部との電源系が共通であったり、出力部が
近くに配置されていたりし、出力バッファ部の電源ノイ
ズにより発振部の信号が悪影響を受ける。特に発振開始
の初期においては、発振部ではその発振信号は本来の安
定した発振状態での振幅に成長しておらず電源ラインの
ノイズによる異常発振や電源ラインを信号経路とした帰
還発振が発生する。帰還発振や異常発振は一度発生する
とその状態を持続し本来の目的とする発振に移行できな
くなる場合がある。この様に出力バッファが駆動するこ
とにより生ずる電源ラインのノイズは発振器の目的とし
た発振の開始に対し非常に大きな問題となる。そこで本
発明の目的はかかる欠点を除去し、特に発振開始時に安
定した発振特性をもつ発振器を提供することにある。
路では、発振動作を行う発振部と、発振信号を増幅する
出力バッファ部との電源系が共通であったり、出力部が
近くに配置されていたりし、出力バッファ部の電源ノイ
ズにより発振部の信号が悪影響を受ける。特に発振開始
の初期においては、発振部ではその発振信号は本来の安
定した発振状態での振幅に成長しておらず電源ラインの
ノイズによる異常発振や電源ラインを信号経路とした帰
還発振が発生する。帰還発振や異常発振は一度発生する
とその状態を持続し本来の目的とする発振に移行できな
くなる場合がある。この様に出力バッファが駆動するこ
とにより生ずる電源ラインのノイズは発振器の目的とし
た発振の開始に対し非常に大きな問題となる。そこで本
発明の目的はかかる欠点を除去し、特に発振開始時に安
定した発振特性をもつ発振器を提供することにある。
【０００４】
【課題を解決するための手段】水晶発振器用半導体集積
回路において発振部と分周部と出力バッファ部と発振開
始検出回路を具備し前記発振開始検出回路の入力部は第
一のインバータと第二のインバータから構成され、前記
第一のインヴァータのロジックレベルを電源電圧の１／
２の電位より上側に設定し前記第二のインバータのロジ
ックレベルを電源電圧の１／２の電位より下側に設定し
たことを特徴とする。
回路において発振部と分周部と出力バッファ部と発振開
始検出回路を具備し前記発振開始検出回路の入力部は第
一のインバータと第二のインバータから構成され、前記
第一のインヴァータのロジックレベルを電源電圧の１／
２の電位より上側に設定し前記第二のインバータのロジ
ックレベルを電源電圧の１／２の電位より下側に設定し
たことを特徴とする。
【０００５】
【実施例】本発明は発振開始初期の不安定発振と安定発
振を判別する発振開始検出回路を設け、発振開始の初期
の発振の成長状態においては分周部及び出力バッファの
動作を停止しておき発振開始検出回路により発振が安定
したことを検出してから分周部及び出力バッファの動作
を開始させるものである。本発明の一実施例を図１に示
す。ここで１０１は水晶振動子、１０２は容量、１０３
は抵抗を示す。１０４〜１０８はＩＣの構成要素で１０
４は発振インバータ、１０５は低能力の発振信号を次段
に伝達するインバータである。また１０６は分周部１０
７は出力バッファ１０８は出力パッドを示している。１
０９は本発明のキーポイントである発振開始検出回路で
１１０は電源投入時に発振開始検出回路をリセットする
パワーオンリセット回路である。発振インバータ１０４
の出力は１０５のインバータを介し発振開始検出回路に
伝達され発振開始検出回路が安定発振状態か発振成長状
態かを判定し発振成長状態と判定した場合には分周部１
０６及び出力バッファ１０７の動作を停止し、安定発振
状態と判定した場合には分周部と出力バッファの動作を
開始させる。
振を判別する発振開始検出回路を設け、発振開始の初期
の発振の成長状態においては分周部及び出力バッファの
動作を停止しておき発振開始検出回路により発振が安定
したことを検出してから分周部及び出力バッファの動作
を開始させるものである。本発明の一実施例を図１に示
す。ここで１０１は水晶振動子、１０２は容量、１０３
は抵抗を示す。１０４〜１０８はＩＣの構成要素で１０
４は発振インバータ、１０５は低能力の発振信号を次段
に伝達するインバータである。また１０６は分周部１０
７は出力バッファ１０８は出力パッドを示している。１
０９は本発明のキーポイントである発振開始検出回路で
１１０は電源投入時に発振開始検出回路をリセットする
パワーオンリセット回路である。発振インバータ１０４
の出力は１０５のインバータを介し発振開始検出回路に
伝達され発振開始検出回路が安定発振状態か発振成長状
態かを判定し発振成長状態と判定した場合には分周部１
０６及び出力バッファ１０７の動作を停止し、安定発振
状態と判定した場合には分周部と出力バッファの動作を
開始させる。
【０００６】図２に本発明の発振開始検出回路の構成例
を示す。図３に発振開始における発振の初期の代表的な
３状態を示し、図４に発振信号に伴う発振開始検出回路
のタイミングチャートを示す。ここでまず図２において
は１０５・１０６・１０７・１１０は各々図１の記号に
対応しそれそれインバータ・分周部・出力バッファ・パ
ワーオンリセット回路である。２０１・２０２・２０５
・２０６はインバータ２０３・２０４・２０９はリセッ
ト付き１／２分周器、２１０はリセット付きＤＦＦで２
０３が入力クロックの立ち上がりで出力が反転し２０４
・２０９・２１０は入力クロックの立ち下がりで出力が
反転する。２０７はＥＸＣＬＵＳＩＶＥＮＯＲ、２０８
はＮＯＲである。２１１はＤＦＦ２１１のデータ端子を
プルアップしていることを示す。図３（ａ）は発振イン
バータのバランスが良くほぼＶＤＤの１／２から発振が
はじまっており図３（ｂ）、図３（ｃ）はそれぞれＶＤ
Ｄ側、ＶＳＳ側から発振が始まっている。図４において
はｆが発振波形でＶＴＨＨはインバータ２０１のロジッ
クレベルでＶＴＨＬはインバータ２０２のロジックレベ
ルである。ｆＨはインバータ２０１の出力でｆＬはイン
バータ２０２の出力である。ｆＨ１・ｆＬ１はそれぞれ
分周器２０３・２０４の出力でＥＸＯ・ｆＳＴ０・ｆＳ
Ｔ１・ＯＥはそれぞれ順にＥＸＣＬＵＳＩＶＥ ＮＯＲ
２０７・ＮＯＲ２０８・分周器２０９・ＤＦＦ２１０の
出力である。図３で電源投入時における初期の発振の状
態の特徴を説明しその特徴をふまえ図２の機能を図４の
タイミングチャートにより説明する。図３において発振
の開始の初期段階ではその振幅は非常に小さくだんだん
に大きくなって行く。発振の起動電位は発振インバータ
や周囲の負荷のバランスによって電源を投入した時点で
図３（ａ）の様に電源電圧の１／２の電位であったり、
図３（ｂ）に示す様にＶＤＤであったり図３（ｃ）の様
にＶＳＳであったりする。いずれにしろ安定した発振状
態においては振幅は十分に成長しＶＤＤ−ＶＳＳ間をほ
ぼフルスウィングするようになる。図４において図３−
Ａの発振波形をサンプルにして発振開始検出回路の機能
を説明する。発振開始状態ではｆは非常に微小な振幅か
らだんだん大きくなってくる。ここでインバータ２０１
のロジックレベルはＶＴＨＨのようにＶＤＤ側にあげて
おき、インバータ２０２のロジックレベルはＶＴＨＬの
ようにＶＳＳ側にさげておく。この様にしておくと振幅
がかなり大きくなってＶＴＨＨもしくはＶＴＨＬをきる
ようにならないとｆＨはＨＩＧＨ、ｆＬはＬＯＷのまま
である。ある程度振幅が大きくなりｆＨもしくはｆＬが
反転しｆＨはＬＯＷパルスをｆＬはＨＩＧＨパルスを発
生するようになる。ＶＴＨＨ・ＶＴＨＬを周期的に繰り
返し越える様になる（発振が安定したと考えることがで
きる。）とそれぞれ図４のｆＨ・ｆＬの波形となる。ｆ
Ｈに同期して分周器２０３の出力ｆＨ１、またｆＬに同
期して分周器２０４の出力ｆＬ１となる。ｆがＶＴＨＨ
もしくはＶＴＨＬの片方しか越えない場合には完全な発
振状態ではないためこのような場合にはｆＨがＨＩＧＨ
のままか、もしくはｆＬがＬＯＷのままとなりｆＨ１も
しくはｆＬ１のどちらかがＨＩＧＨとなりえない。発振
が完全な状態になればｆＨもｆＬも両方とも正確な周期
性を持ったパルス波形となるため発振の安定状態ではｆ
Ｈ１・ｆＬ１は１／４周期ずれた波形となりここで排他
的論理和をとり反転すると図４のＥＸＯになる。このこ
とを利用すると安定な発振状態とはｆＨ１およびｆＬ１
の両方がＨＩＧＨになった時と考えることができる。ｆ
Ｈ１とｆＬ１の両方がＨＩＧＨになることが発振の安定
状態である必要条件であることは図３ーＢ（図３−Ｃ）
の場合を考えると明白である。すなわち発振波形は電源
投入当初よりＶＴＨＨ（ＶＴＨＬ）を越えるため最初か
らｆＨ（ｆＬ）はＨＩＧＨレベル（ＬＯＷレベル）を基
準にＬＯＷパルス（ＨＩＧＨパルス）をだす。これによ
ってｆＨ１（ｆＬ１）はＨＩＧＨ（ＨＩＧＨ）となるが
十分に振幅が成長しないうちはｆＬ（ｆＨ）がＬＯＷ
（ＨＩＧＨ）のままのためｆＬ１（ｆＨ１）はＬＯＷ
（ＬＯＷ）のままで発振安定状態のｆＨ１・ｆＬ１がと
もにＨＩＧＨの状態と明らかに異なる。ｆＨ１とｆＬ１
がともにＨＩＧＨでかつＥＸＯがＬＯＷとなるときにＨ
ＩＧＨとなる信号が３入力ＮＯＲ２０８の出力ｆＳＴ０
である。ここでさらにマージンをみてこの信号を１／２
分周してその信号ｆＳＴ１によってＤＦＦ２１０が２１
１のプルアップデータを読み取りその出力はＨＩＧＨと
なる。すなわち図４のＯＥ信号である。この信号で分周
部及び出力バッファを制御することによって発振が完全
に安定してから分周部及び出力バッファを動作させるこ
とができる。すなわちＯＥがＬＯＷのときは分周部及び
出力バッファ部の動作を停止し、ＨＩＧＨのとき動作を
開始させる。この様にロジックレベルの異なる二つのイ
ンバータを用いることにより、発振開始を正確に検出で
きる発振開始検出回路を提供できる。
を示す。図３に発振開始における発振の初期の代表的な
３状態を示し、図４に発振信号に伴う発振開始検出回路
のタイミングチャートを示す。ここでまず図２において
は１０５・１０６・１０７・１１０は各々図１の記号に
対応しそれそれインバータ・分周部・出力バッファ・パ
ワーオンリセット回路である。２０１・２０２・２０５
・２０６はインバータ２０３・２０４・２０９はリセッ
ト付き１／２分周器、２１０はリセット付きＤＦＦで２
０３が入力クロックの立ち上がりで出力が反転し２０４
・２０９・２１０は入力クロックの立ち下がりで出力が
反転する。２０７はＥＸＣＬＵＳＩＶＥＮＯＲ、２０８
はＮＯＲである。２１１はＤＦＦ２１１のデータ端子を
プルアップしていることを示す。図３（ａ）は発振イン
バータのバランスが良くほぼＶＤＤの１／２から発振が
はじまっており図３（ｂ）、図３（ｃ）はそれぞれＶＤ
Ｄ側、ＶＳＳ側から発振が始まっている。図４において
はｆが発振波形でＶＴＨＨはインバータ２０１のロジッ
クレベルでＶＴＨＬはインバータ２０２のロジックレベ
ルである。ｆＨはインバータ２０１の出力でｆＬはイン
バータ２０２の出力である。ｆＨ１・ｆＬ１はそれぞれ
分周器２０３・２０４の出力でＥＸＯ・ｆＳＴ０・ｆＳ
Ｔ１・ＯＥはそれぞれ順にＥＸＣＬＵＳＩＶＥ ＮＯＲ
２０７・ＮＯＲ２０８・分周器２０９・ＤＦＦ２１０の
出力である。図３で電源投入時における初期の発振の状
態の特徴を説明しその特徴をふまえ図２の機能を図４の
タイミングチャートにより説明する。図３において発振
の開始の初期段階ではその振幅は非常に小さくだんだん
に大きくなって行く。発振の起動電位は発振インバータ
や周囲の負荷のバランスによって電源を投入した時点で
図３（ａ）の様に電源電圧の１／２の電位であったり、
図３（ｂ）に示す様にＶＤＤであったり図３（ｃ）の様
にＶＳＳであったりする。いずれにしろ安定した発振状
態においては振幅は十分に成長しＶＤＤ−ＶＳＳ間をほ
ぼフルスウィングするようになる。図４において図３−
Ａの発振波形をサンプルにして発振開始検出回路の機能
を説明する。発振開始状態ではｆは非常に微小な振幅か
らだんだん大きくなってくる。ここでインバータ２０１
のロジックレベルはＶＴＨＨのようにＶＤＤ側にあげて
おき、インバータ２０２のロジックレベルはＶＴＨＬの
ようにＶＳＳ側にさげておく。この様にしておくと振幅
がかなり大きくなってＶＴＨＨもしくはＶＴＨＬをきる
ようにならないとｆＨはＨＩＧＨ、ｆＬはＬＯＷのまま
である。ある程度振幅が大きくなりｆＨもしくはｆＬが
反転しｆＨはＬＯＷパルスをｆＬはＨＩＧＨパルスを発
生するようになる。ＶＴＨＨ・ＶＴＨＬを周期的に繰り
返し越える様になる（発振が安定したと考えることがで
きる。）とそれぞれ図４のｆＨ・ｆＬの波形となる。ｆ
Ｈに同期して分周器２０３の出力ｆＨ１、またｆＬに同
期して分周器２０４の出力ｆＬ１となる。ｆがＶＴＨＨ
もしくはＶＴＨＬの片方しか越えない場合には完全な発
振状態ではないためこのような場合にはｆＨがＨＩＧＨ
のままか、もしくはｆＬがＬＯＷのままとなりｆＨ１も
しくはｆＬ１のどちらかがＨＩＧＨとなりえない。発振
が完全な状態になればｆＨもｆＬも両方とも正確な周期
性を持ったパルス波形となるため発振の安定状態ではｆ
Ｈ１・ｆＬ１は１／４周期ずれた波形となりここで排他
的論理和をとり反転すると図４のＥＸＯになる。このこ
とを利用すると安定な発振状態とはｆＨ１およびｆＬ１
の両方がＨＩＧＨになった時と考えることができる。ｆ
Ｈ１とｆＬ１の両方がＨＩＧＨになることが発振の安定
状態である必要条件であることは図３ーＢ（図３−Ｃ）
の場合を考えると明白である。すなわち発振波形は電源
投入当初よりＶＴＨＨ（ＶＴＨＬ）を越えるため最初か
らｆＨ（ｆＬ）はＨＩＧＨレベル（ＬＯＷレベル）を基
準にＬＯＷパルス（ＨＩＧＨパルス）をだす。これによ
ってｆＨ１（ｆＬ１）はＨＩＧＨ（ＨＩＧＨ）となるが
十分に振幅が成長しないうちはｆＬ（ｆＨ）がＬＯＷ
（ＨＩＧＨ）のままのためｆＬ１（ｆＨ１）はＬＯＷ
（ＬＯＷ）のままで発振安定状態のｆＨ１・ｆＬ１がと
もにＨＩＧＨの状態と明らかに異なる。ｆＨ１とｆＬ１
がともにＨＩＧＨでかつＥＸＯがＬＯＷとなるときにＨ
ＩＧＨとなる信号が３入力ＮＯＲ２０８の出力ｆＳＴ０
である。ここでさらにマージンをみてこの信号を１／２
分周してその信号ｆＳＴ１によってＤＦＦ２１０が２１
１のプルアップデータを読み取りその出力はＨＩＧＨと
なる。すなわち図４のＯＥ信号である。この信号で分周
部及び出力バッファを制御することによって発振が完全
に安定してから分周部及び出力バッファを動作させるこ
とができる。すなわちＯＥがＬＯＷのときは分周部及び
出力バッファ部の動作を停止し、ＨＩＧＨのとき動作を
開始させる。この様にロジックレベルの異なる二つのイ
ンバータを用いることにより、発振開始を正確に検出で
きる発振開始検出回路を提供できる。
【０００７】
【発明の効果】以上に説明した本発明によれば電源投入
時の発振開始の初期状態において発振がその成長期で不
安定の状態か完全に安定した発振になったかを正確に検
出することができる。これにより発振が完全に安定する
まで分周部や特に電源変動のもとになる出力バッファの
動作をとめておくことができ電源変動等のノイズを抑え
ることができる。したがって発振開始時の電源ラインを
信号経路とした帰還発振や異常発振を除去することがで
きる。このように本発明は発振開始時に安定した発振特
性の発振器を提供することができる。
時の発振開始の初期状態において発振がその成長期で不
安定の状態か完全に安定した発振になったかを正確に検
出することができる。これにより発振が完全に安定する
まで分周部や特に電源変動のもとになる出力バッファの
動作をとめておくことができ電源変動等のノイズを抑え
ることができる。したがって発振開始時の電源ラインを
信号経路とした帰還発振や異常発振を除去することがで
きる。このように本発明は発振開始時に安定した発振特
性の発振器を提供することができる。
【図１】 本発明の実施例の発振器の構成図。
【図２】 本発明の発振開始検出回路の構成図。
【図３】 発振信号図。
【図４】 発振開始検出回路のタイミングチャート図。
【図５】 従来の発振器の構成図。
１０１ 水晶振動子 １０２ 容量 １０３ 抵抗 １０４ 発振インバータ １０５ インバータ １０６ 分周部 １０７ 出力バッファ １０８ 出力パッド １０９ 発振開始検出回路 １１０ パワーオンリセット回路
Claims (1)
- 【請求項１】水晶発振器用半導体集積回路において発振
部と分周部と出力バッファ部と発振開始検出回路を具備
し前記発振開始検出回路の入力部は第一のインバータと
第二のインバータから構成され、前記第一のインバータ
のロジックレベルを電源電圧の１／２の電位より上側に
設定し前記第二のインバータのロジックレベルを電源電
圧の１／２の電位より下側に設定したことを特徴とした
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200733A JPH0548441A (ja) | 1991-08-09 | 1991-08-09 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200733A JPH0548441A (ja) | 1991-08-09 | 1991-08-09 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548441A true JPH0548441A (ja) | 1993-02-26 |
Family
ID=16429277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3200733A Pending JPH0548441A (ja) | 1991-08-09 | 1991-08-09 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7496331B2 (en) | 2004-11-16 | 2009-02-24 | Seiko Epson Corporation | Oscillation device and oscillation method |
-
1991
- 1991-08-09 JP JP3200733A patent/JPH0548441A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7496331B2 (en) | 2004-11-16 | 2009-02-24 | Seiko Epson Corporation | Oscillation device and oscillation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5280539A (en) | Synchronous circuit for serial input signal | |
| US5285483A (en) | Phase synchronization circuit | |
| US5041802A (en) | Low power oscillator with high start-up ability | |
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| US6498537B1 (en) | Phase comparison circuit having a controlled delay of an input signal | |
| EP0237898B1 (en) | Semiconductor large scale integrated circuit with noise cut circuit | |
| JPH0548440A (ja) | 半導体集積回路 | |
| JP2001285056A (ja) | 発振器の自動トリミング回路 | |
| JPH0548441A (ja) | 半導体集積回路 | |
| JP2921494B2 (ja) | 発振回路 | |
| US5923201A (en) | Clock signal generating circuit | |
| JPH0585082B2 (ja) | ||
| JPH0851457A (ja) | 電磁結合形パルス信号再生回路 | |
| JPH0481009A (ja) | 圧電発振回路 | |
| JPH04273602A (ja) | 発振制御回路 | |
| JP4277645B2 (ja) | 発振開始検出回路及びそれを内蔵した半導体集積回路 | |
| US4549150A (en) | Push pull output RC oscillator with frequency compensation | |
| JPH11145727A (ja) | 発振回路 | |
| KR0184150B1 (ko) | 주파수 변별회로 | |
| KR101022668B1 (ko) | 반도체 소자의 클럭발생기 | |
| JPH08179849A (ja) | クロック出力回路 | |
| JP2000183651A (ja) | 発振器回路 | |
| KR950001436B1 (ko) | 기준펄스 발생회로 | |
| JPH07129279A (ja) | 半導体集積回路 | |
| JPH05235727A (ja) | 半導体装置 |