JPH0548440A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0548440A JPH0548440A JP3200732A JP20073291A JPH0548440A JP H0548440 A JPH0548440 A JP H0548440A JP 3200732 A JP3200732 A JP 3200732A JP 20073291 A JP20073291 A JP 20073291A JP H0548440 A JPH0548440 A JP H0548440A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- output buffer
- section
- stable
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 発振初期の安定化をはかり発振特性の安定し
た発振器を提供する。 【構成】 水晶発振器において電源投入時の発振の初期
に発振開始検出回路を用い発振が安定したかを判別す
る。発振が安定していない初期状態では分周部及び出力
バッファ部の動作を停止し発振が安定したと判定した
後、分周部及び発振部を動作させる。
た発振器を提供する。 【構成】 水晶発振器において電源投入時の発振の初期
に発振開始検出回路を用い発振が安定したかを判別す
る。発振が安定していない初期状態では分周部及び出力
バッファ部の動作を停止し発振が安定したと判定した
後、分周部及び発振部を動作させる。
Description
【０００１】
【産業上の利用分野】本発明は水晶発振器に関する。
【０００２】
【従来の技術】従来の水晶発振器は水晶振動子と発振器
用半導体集積回路（ＩＣと称す。）と受動部品（抵抗・
容量）からなり、ＩＣは発振部（発振インバータ）と分
周部と出力バッファ部の３つの部分により構成されるも
のが主流であった。図５に従来の発振器の一構成例を示
す。ここで水晶振動子５０１と受動部品である容量５０
２と抵抗５０３、さらに発振インバータ５０４と分周部
５０５と出力バッファ５０６からなるＩＣとで水晶発振
器を構成している。５０７はＩＣの出力をしめしてい
る。この発振器は水晶振動子を用いて安定した発振を行
い出力バッファにて増幅して出力している。電源投入及
び発振開始の初期の状態においては発振部の信号は完全
な発振状態になっておらず、小さな振幅が徐々に大きく
なりやがて完全な発振状態の振幅に成長し安定化する。
用半導体集積回路（ＩＣと称す。）と受動部品（抵抗・
容量）からなり、ＩＣは発振部（発振インバータ）と分
周部と出力バッファ部の３つの部分により構成されるも
のが主流であった。図５に従来の発振器の一構成例を示
す。ここで水晶振動子５０１と受動部品である容量５０
２と抵抗５０３、さらに発振インバータ５０４と分周部
５０５と出力バッファ５０６からなるＩＣとで水晶発振
器を構成している。５０７はＩＣの出力をしめしてい
る。この発振器は水晶振動子を用いて安定した発振を行
い出力バッファにて増幅して出力している。電源投入及
び発振開始の初期の状態においては発振部の信号は完全
な発振状態になっておらず、小さな振幅が徐々に大きく
なりやがて完全な発振状態の振幅に成長し安定化する。
【０００３】
【発明が解決しようとする課題】しかし、従来の発振回
路では、発振動作を行う発振部と、発振信号を増幅する
出力バッファ部との電源系が共通であったり、出力部が
近くに配置されていたりし、出力バッファ部の電源ノイ
ズにより発振部の信号が悪影響を受ける。特に発振開始
の初期においては、発振部ではその発振信号は本来の安
定した発振状態での振幅に成長しておらず電源ラインの
ノイズによる異常発振や電源ラインを信号経路とした帰
還発振が発生する。帰還発振や異常発振は一度発生する
とその状態を持続し本来の目的とする発振に移行できな
くなる場合がある。この様に出力バッファが駆動するこ
とにより生ずる電源ラインのノイズは発振器の目的とし
た発振の開始に対し非常に大きな問題となる。そこで本
発明の目的はかかる欠点を除去し、特に発振開始時に安
定した発振特性をもつ発振器を提供することにある。
路では、発振動作を行う発振部と、発振信号を増幅する
出力バッファ部との電源系が共通であったり、出力部が
近くに配置されていたりし、出力バッファ部の電源ノイ
ズにより発振部の信号が悪影響を受ける。特に発振開始
の初期においては、発振部ではその発振信号は本来の安
定した発振状態での振幅に成長しておらず電源ラインの
ノイズによる異常発振や電源ラインを信号経路とした帰
還発振が発生する。帰還発振や異常発振は一度発生する
とその状態を持続し本来の目的とする発振に移行できな
くなる場合がある。この様に出力バッファが駆動するこ
とにより生ずる電源ラインのノイズは発振器の目的とし
た発振の開始に対し非常に大きな問題となる。そこで本
発明の目的はかかる欠点を除去し、特に発振開始時に安
定した発振特性をもつ発振器を提供することにある。
【０００４】
【課題を解決するための手段】水晶発振器用半導体集積
回路において発振部と分周部と出力バッファ部と発振開
始検出回路を具備し前記発振部の出力を前記発振検出回
路にて判定し前記分周部と前記出力バッファ部を制御す
ることを特徴とする。
回路において発振部と分周部と出力バッファ部と発振開
始検出回路を具備し前記発振部の出力を前記発振検出回
路にて判定し前記分周部と前記出力バッファ部を制御す
ることを特徴とする。
【０００５】
【実施例】本発明は発振開始検出回路を設け、発振開始
の初期の発振の成長状態においては分周部及び出力バッ
ファの動作を停止しておき発振開始検出回路により発振
が安定したことを検出してから分周部及び出力バッファ
の動作を開始させるものである。本発明の一実施例を図
１に示す。ここで１０１は水晶振動子、１０２は容量、
１０３は抵抗を示す。１０４〜１０８はＩＣの構成要素
で１０４は発振インバータ、１０５は低能力の発振信号
を次段に伝達するインバータである。また１０６は分周
部１０７は出力バッファ１０８は出力パッドを示してい
る。１０９は本発明のキーポイントである発振開始検出
回路で１１０は電源投入時に発振開始検出回路をリセッ
トするパワーオンリセット回路である。発振インバータ
１０４の出力は１０５のインバータを介し発振開始検出
回路に伝達され発振開始検出回路が安定発振状態か発振
成長状態かを判定し発振成長状態と判定した場合には分
周部１０６及び出力バッファ１０７の動作を停止し、安
定発振状態と判定した場合には分周部と出力バッファの
動作を開始させる。
の初期の発振の成長状態においては分周部及び出力バッ
ファの動作を停止しておき発振開始検出回路により発振
が安定したことを検出してから分周部及び出力バッファ
の動作を開始させるものである。本発明の一実施例を図
１に示す。ここで１０１は水晶振動子、１０２は容量、
１０３は抵抗を示す。１０４〜１０８はＩＣの構成要素
で１０４は発振インバータ、１０５は低能力の発振信号
を次段に伝達するインバータである。また１０６は分周
部１０７は出力バッファ１０８は出力パッドを示してい
る。１０９は本発明のキーポイントである発振開始検出
回路で１１０は電源投入時に発振開始検出回路をリセッ
トするパワーオンリセット回路である。発振インバータ
１０４の出力は１０５のインバータを介し発振開始検出
回路に伝達され発振開始検出回路が安定発振状態か発振
成長状態かを判定し発振成長状態と判定した場合には分
周部１０６及び出力バッファ１０７の動作を停止し、安
定発振状態と判定した場合には分周部と出力バッファの
動作を開始させる。
【０００６】図２に発振開始検出回路の構成例を示す。
図３に発振開始における発振の初期の代表的な３状態を
示し、図４に発振信号に伴う発振開始検出回路のタイミ
ングチャートを示す。ここでまず図２においては１０５
・１０６・１０７・１１０は各々図１の記号に対応しそ
れそれインバータ・分周部・出力バッファ・パワーオン
リセット回路である。２０１・２０２・２０５・２０６
はインバータ２０３・２０４・２０９はリセット付き１
／２分周器、２１０はリセット付きＤＦＦで２０３が入
力クロックの立ち上がりで出力が反転し２０４・２０９
・２１０は入力クロックの立ち下がりで出力する。２０
７はＥＸＣＬＵＳＩＶＥ ＮＯＲ、２０８はＮＯＲであ
る。２１１はＤＦＦ２１１のデータ端子をプルアップし
ていることを示す。図３（ａ）は発振インバータのバラ
ンスが良くほぼＶＤＤの１／２から発振がはじまってお
り図３（ｂ）、図３（ｃ）はそれぞれＶＤＤ側、ＶＳＳ
側から発振が始まっている。図４においてはｆが発振波
形でＶＴＨＨはインバータ２０１のロジックレベルでＶ
ＴＨＬはインバータ２０２のロジックレベルである。ｆ
Ｈはインバータ２０１の出力でｆＬはインバータ２０２
の出力である。ｆＨ１・ｆＬ１はそれぞれ分周器２０３
・２０４の出力でＥＸＯ・ｆＳＴ０・ｆＳＴ１・ＯＥは
それぞれ順にＥＸＣＬＵＳＩＶＥ ＮＯＲ２０７・ＮＯ
Ｒ２０８・分周器２０９・ＤＦＦ２１０の出力である。
図２の機能を図４のタイミングチャートにより説明す
る。図４において発振開始状態ではｆは非常に微小な振
幅からだんだん大きくなってくる。ここでインバータ２
０１のロジックレベルはＶＴＨＨのようにＶＤＤ側にあ
げておき、インバータ２０２のロジックレベルはＶＴＨ
ＬのようにＶＳＳ側にさげておく。この様にしておくと
振幅がかなり大きくなってＶＴＨＨもしくはＶＴＨＬを
きるようにならないとｆＨはＨＩＧＨ、ｆＬはＬＯのま
まである。ある程度振幅が大きくなりｆＨもしくはｆＬ
が反転しｆＨはＬＯＷパルスをｆＬはＨＩＧＨパルスを
発生するようになる。ＶＴＨＨ・ＶＴＨＬを周期的に繰
り返し越える様になる（発振が安定したと考えることが
できる。）とそれぞれ図４のｆＨ・ｆＬの波形となる。
ｆＨに同期して分周器２０３の出力ｆＨ１、またｆＬに
同期して分周器２０４の出力ｆＬ１となる。発振の安定
状態ではｆＨ１・ｆＬ１は１／４周期ずれた波形となり
ここで排他的論理和をとり反転すると図４のＥＸＯにな
る。ｆがＶＴＨＨもしくはＶＴＨＬの片方しか越えない
場合には完全な発振状態ではないためこのような場合に
はｆＨがＨＩＧＨのままか、もしくはｆＬがＬＯＷのま
まとなりｆＨ１もしくはｆＬ１のどちらかがＨＩＧＨと
なりえない。このことを利用してｆＨ１およびｆＬ１の
両方がＨＩＧＨになった時発振安定状態にはいったと考
えることができる。ｆＨ１とｆＬ１がともにＨＩＧＨで
かつＥＸＯがＬＯＷとなるときにＨＩＧＨとなる信号が
３入力ＮＯＲ２０８の出力ｆＳＴ０である。ここでさら
にマージンをみてこの信号を１／２分周してその信号ｆ
ＳＴ１によってＤＦＦ２１０が２１１のプルアップデー
タを読み取りその出力はＨＩＧＨとなる。すなわち図４
のＯＥ信号である。この信号で分周部及び出力バッファ
を制御することによって発振が完全に安定してから分周
部及び出力バッファを動作させることができる。すなわ
ちＯＥがＬＯＷのときは分周部及び出力バッファ部の動
作を停止し、ＨＩＧＨのとき動作を開始させる。
図３に発振開始における発振の初期の代表的な３状態を
示し、図４に発振信号に伴う発振開始検出回路のタイミ
ングチャートを示す。ここでまず図２においては１０５
・１０６・１０７・１１０は各々図１の記号に対応しそ
れそれインバータ・分周部・出力バッファ・パワーオン
リセット回路である。２０１・２０２・２０５・２０６
はインバータ２０３・２０４・２０９はリセット付き１
／２分周器、２１０はリセット付きＤＦＦで２０３が入
力クロックの立ち上がりで出力が反転し２０４・２０９
・２１０は入力クロックの立ち下がりで出力する。２０
７はＥＸＣＬＵＳＩＶＥ ＮＯＲ、２０８はＮＯＲであ
る。２１１はＤＦＦ２１１のデータ端子をプルアップし
ていることを示す。図３（ａ）は発振インバータのバラ
ンスが良くほぼＶＤＤの１／２から発振がはじまってお
り図３（ｂ）、図３（ｃ）はそれぞれＶＤＤ側、ＶＳＳ
側から発振が始まっている。図４においてはｆが発振波
形でＶＴＨＨはインバータ２０１のロジックレベルでＶ
ＴＨＬはインバータ２０２のロジックレベルである。ｆ
Ｈはインバータ２０１の出力でｆＬはインバータ２０２
の出力である。ｆＨ１・ｆＬ１はそれぞれ分周器２０３
・２０４の出力でＥＸＯ・ｆＳＴ０・ｆＳＴ１・ＯＥは
それぞれ順にＥＸＣＬＵＳＩＶＥ ＮＯＲ２０７・ＮＯ
Ｒ２０８・分周器２０９・ＤＦＦ２１０の出力である。
図２の機能を図４のタイミングチャートにより説明す
る。図４において発振開始状態ではｆは非常に微小な振
幅からだんだん大きくなってくる。ここでインバータ２
０１のロジックレベルはＶＴＨＨのようにＶＤＤ側にあ
げておき、インバータ２０２のロジックレベルはＶＴＨ
ＬのようにＶＳＳ側にさげておく。この様にしておくと
振幅がかなり大きくなってＶＴＨＨもしくはＶＴＨＬを
きるようにならないとｆＨはＨＩＧＨ、ｆＬはＬＯのま
まである。ある程度振幅が大きくなりｆＨもしくはｆＬ
が反転しｆＨはＬＯＷパルスをｆＬはＨＩＧＨパルスを
発生するようになる。ＶＴＨＨ・ＶＴＨＬを周期的に繰
り返し越える様になる（発振が安定したと考えることが
できる。）とそれぞれ図４のｆＨ・ｆＬの波形となる。
ｆＨに同期して分周器２０３の出力ｆＨ１、またｆＬに
同期して分周器２０４の出力ｆＬ１となる。発振の安定
状態ではｆＨ１・ｆＬ１は１／４周期ずれた波形となり
ここで排他的論理和をとり反転すると図４のＥＸＯにな
る。ｆがＶＴＨＨもしくはＶＴＨＬの片方しか越えない
場合には完全な発振状態ではないためこのような場合に
はｆＨがＨＩＧＨのままか、もしくはｆＬがＬＯＷのま
まとなりｆＨ１もしくはｆＬ１のどちらかがＨＩＧＨと
なりえない。このことを利用してｆＨ１およびｆＬ１の
両方がＨＩＧＨになった時発振安定状態にはいったと考
えることができる。ｆＨ１とｆＬ１がともにＨＩＧＨで
かつＥＸＯがＬＯＷとなるときにＨＩＧＨとなる信号が
３入力ＮＯＲ２０８の出力ｆＳＴ０である。ここでさら
にマージンをみてこの信号を１／２分周してその信号ｆ
ＳＴ１によってＤＦＦ２１０が２１１のプルアップデー
タを読み取りその出力はＨＩＧＨとなる。すなわち図４
のＯＥ信号である。この信号で分周部及び出力バッファ
を制御することによって発振が完全に安定してから分周
部及び出力バッファを動作させることができる。すなわ
ちＯＥがＬＯＷのときは分周部及び出力バッファ部の動
作を停止し、ＨＩＧＨのとき動作を開始させる。
【０００７】
【発明の効果】以上に説明した本発明によれば電源投入
時の発振開始の初期状態において発振が完全に安定する
まで分周部や特に電源変動のもとになる出力バッファの
動作をとめておくため確実に発振し安定する。特に発振
開始時の電源ラインを信号経路とした帰還発振や異常発
振を除去することができる。このように本発明は発振開
始時に安定した発振特性の発振器を提供することができ
る。
時の発振開始の初期状態において発振が完全に安定する
まで分周部や特に電源変動のもとになる出力バッファの
動作をとめておくため確実に発振し安定する。特に発振
開始時の電源ラインを信号経路とした帰還発振や異常発
振を除去することができる。このように本発明は発振開
始時に安定した発振特性の発振器を提供することができ
る。
【図１】 本発明の実施例の発振器の構成図。
【図２】 本発明の発振開始検出回路の構成図。
【図３】 発振信号図。
【図４】 発振開始検出回路のタイミングチャート図。
【図５】 従来の発振器の構成図。
１０１ 水晶振動子 １０２ 容量 １０３ 抵抗 １０４ 発振インバータ １０５ インバータ １０６ 分周部 １０７ 出力バッファ １０８ 出力パッド １０９ 発振開始検出回路 １１０ パワーオンリセット回路
Claims (1)
- 【請求項１】水晶発振器用半導体集積回路において発振
部と分周部と出力バッファ部と発振開始検出回路を具備
し前記発振部の出力を前記発振検出回路にて判定し前記
分周部と前記出力バッファ部を制御することを特徴とす
る半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200732A JPH0548440A (ja) | 1991-08-09 | 1991-08-09 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200732A JPH0548440A (ja) | 1991-08-09 | 1991-08-09 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548440A true JPH0548440A (ja) | 1993-02-26 |
Family
ID=16429261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3200732A Pending JPH0548440A (ja) | 1991-08-09 | 1991-08-09 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548440A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62123400A (ja) * | 1985-11-22 | 1987-06-04 | 日本碍子株式会社 | 固体廃棄物の圧縮減容処理方法及び装置 |
| US6480071B1 (en) | 1999-11-18 | 2002-11-12 | Seiko Epson Corporation | Piezoelectric oscillator and electronic device |
| JP2007060347A (ja) * | 2005-08-25 | 2007-03-08 | Citizen Watch Co Ltd | 水晶発振回路 |
| US7496331B2 (en) | 2004-11-16 | 2009-02-24 | Seiko Epson Corporation | Oscillation device and oscillation method |
| US7821334B2 (en) | 2006-04-27 | 2010-10-26 | Nec Electronics Corporation | Amplification circuit |
-
1991
- 1991-08-09 JP JP3200732A patent/JPH0548440A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62123400A (ja) * | 1985-11-22 | 1987-06-04 | 日本碍子株式会社 | 固体廃棄物の圧縮減容処理方法及び装置 |
| US6480071B1 (en) | 1999-11-18 | 2002-11-12 | Seiko Epson Corporation | Piezoelectric oscillator and electronic device |
| US7496331B2 (en) | 2004-11-16 | 2009-02-24 | Seiko Epson Corporation | Oscillation device and oscillation method |
| JP2007060347A (ja) * | 2005-08-25 | 2007-03-08 | Citizen Watch Co Ltd | 水晶発振回路 |
| JP4750510B2 (ja) * | 2005-08-25 | 2011-08-17 | シチズンホールディングス株式会社 | 水晶発振回路 |
| US7821334B2 (en) | 2006-04-27 | 2010-10-26 | Nec Electronics Corporation | Amplification circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5041802A (en) | Low power oscillator with high start-up ability | |
| US5369311A (en) | Clock generator control circuit | |
| JPH08204450A (ja) | 半導体集積回路 | |
| JPH05501181A (ja) | 多帯域幅の水晶制御発振器 | |
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| US4011516A (en) | Frequency correction arrangement | |
| EP1179886B1 (en) | Oscillator and method of controlling it | |
| JPH0548440A (ja) | 半導体集積回路 | |
| JP2567163B2 (ja) | 半導体集積回路 | |
| JP2001285056A (ja) | 発振器の自動トリミング回路 | |
| JPH0548441A (ja) | 半導体集積回路 | |
| JP2734415B2 (ja) | レーザダイオード駆動回路 | |
| JPH0818338A (ja) | 発振回路 | |
| JPH0481009A (ja) | 圧電発振回路 | |
| JPH04273602A (ja) | 発振制御回路 | |
| JPH0821815B2 (ja) | 信号発生装置 | |
| JP4277645B2 (ja) | 発振開始検出回路及びそれを内蔵した半導体集積回路 | |
| KR200161966Y1 (ko) | 음향 제어회로 | |
| JP2718191B2 (ja) | マイクロコンピュータのスタンバイ回路 | |
| JP3965877B2 (ja) | 発振器及び発振器の通信方法 | |
| JPH08179849A (ja) | クロック出力回路 | |
| JP2906757B2 (ja) | 半導体装置 | |
| JPS62115921A (ja) | 前置スケ−ラ | |
| JPH039485B2 (ja) | ||
| KR890006193Y1 (ko) | 데이타 전송기기에서 메모리 오동작 방지회로 |