JPH0547807A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH0547807A
JPH0547807A JP20070391A JP20070391A JPH0547807A JP H0547807 A JPH0547807 A JP H0547807A JP 20070391 A JP20070391 A JP 20070391A JP 20070391 A JP20070391 A JP 20070391A JP H0547807 A JPH0547807 A JP H0547807A
Authority
JP
Japan
Prior art keywords
lead frame
die stage
lead
stage
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20070391A
Other languages
English (en)
Other versions
JP2981309B2 (ja
Inventor
Yusuke Suzuki
裕介 鈴木
Takatomo Mori
孝智 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Miyagi Electronics Ltd
Original Assignee
Fujitsu Miyagi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Miyagi Electronics Ltd filed Critical Fujitsu Miyagi Electronics Ltd
Priority to JP20070391A priority Critical patent/JP2981309B2/ja
Publication of JPH0547807A publication Critical patent/JPH0547807A/ja
Application granted granted Critical
Publication of JP2981309B2 publication Critical patent/JP2981309B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明はリードフレームに関し、インナーリ
ードの精度の確保を実現することを目的とする。 【構成】 ダイスステージ22をリードフレーム本体2
1とは別部材として構成する。リードフレーム本体21
の全部のインナーリード23aの先端部23a-2b を、
ダイスステージ22に電気的に絶縁された状態で接続し
て構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はリードフレームに係り、
特にリードとダイスステージとを有するリードフレーム
に関する。
【0002】近年、ICの超多ピン化が進んでおり、リ
ードフレームについてみると、インナーリードのピッチ
が約100μmと極く狭くなってきている。
【0003】そこで、半導体組立工程中において、イン
ナーリードの精度を確保することが特に必要とされてい
る。
【0004】
【従来の技術】図6及び図7は従来の1例のリードフレ
ーム1を示す。
【0005】リードフレーム1は、板材をプレス加工し
て製造されたものであり、多数のリード2と一のダイス
ステージ3とを有する。
【0006】ダイスステージ3は、クレドール4に対し
てステージバー5によって支持されている。
【0007】リード2は、中央をタイバー6により連結
されて並んで支持されている。
【0008】2aはインナーリード、2bはアウターリ
ードである。
【0009】インナーリード2aは、アウターリード2
b寄りの部分についてはタイバー6により位置規制され
ているけれども、ダイスステージ3に対向する端側は自
由端となっており、位置を規制する手段は無い。
【0010】二点鎖線で示すように、ICチップ10を
ダイスステージ3上にボンディングし、更にワイヤボン
ディングしてワイヤ11を張る工程を含む半導体組立工
程の過程において、リードフレーム1については細心の
注意を払って取り扱っていた。
【0011】
【発明が解決しようとする課題】しかし、細心の注意を
払って取り扱っていても、インナーリード2aのダイス
ステージ3に対向する端側が曲がりを起こす場合があ
る。
【0012】インナーリード2aのダイスステージ3に
対向する端側は狭ピッチであるため、曲がりが僅かであ
っても、インナーリード同士が接触して短絡してしま
う。
【0013】そこで、本発明は、半導体組立工程中にお
いてもインナーリードの精度が維持できるようにしたリ
ードフレームを提供することを目的とする。
【0014】
【課題を解決するための手段】請求項1の発明は、各イ
ンナーリードの先端を、電気的に絶縁された状態で、ダ
イスステージと接続してなり、且つ、該インナーリード
は、ワイヤボンディング予定部と、該ワイヤボンディン
グ予定部より先方に延在しており、該ワイヤボンディン
グ予定部より下方に段差を有する先端部とを有する構成
であり、該ダイスステージが、上記先端部に載置された
状態で、該先端部を該ダイスステージの下面と、電気的
に絶縁された状態で、接続した構成としたものである。
【0015】
【作用】請求項1の各インナーリードの先端をダイスス
テージと接続した構成は、各インナーリードの先端を固
定するように作用すると共に、専用のステージバーを不
要とするように作用する。
【0016】また、インナーリードの先端側を下方に段
差を有し、先端部をダイスステージに接続した構成は、
ダイスステージをワイヤボンディング予定部より低くす
るように作用する。
【0017】
【実施例】図1及び図2は夫々本発明の一実施例になる
リードフレーム20を示す。
【0018】リードフレーム20は、図3に示すリード
フレーム本体21と、リードフレーム本体21とは別部
材であるダイスステージ22とよりなる構成である。
【0019】リードフレーム本体21は、板材をプレス
加工して製造されたものであり、多数のリード23が、
クレドール24間のタイバー25に中央を連結されて並
んで支持されている。
【0020】リード23は、タイバー25より内側に延
出するインナーリード23aと、外側に延出するアウタ
ーリード23bとを有する。
【0021】インナーリード23aについてみると、図
4に示すように、ワイヤボンディング予定部23a-1の
個所より更に先方に延在する延在部23a-2を有する。
【0022】この延在部23a-2は、斜下方向に延在す
る斜下方傾斜部23a-2a と、斜下方傾斜部23a-2a
の先端より水平に延在する水平先端部23a-2b とより
なる。水平先端部23a-2b は、ワイヤボンディング予
定部23a-1より寸法aだけ低い。
【0023】ダイスステージ22は、図5に示すよう
に、矩形状の金属板であり、下面に絶縁膜27が形成し
てある。
【0024】図1及び図2のリードフレーム20は、ダ
イスステージ22の下面の周囲部分が、リードフレーム
本体21の各インナーリード23aの水平先端部23a
-2bと接着された構成である。
【0025】これにより、各インナーリード23aは、
先端部23a-2b が、電気的に絶縁された状態でダイス
ステージ22の下面と連続されており、先端側を拘束さ
れて位置規制されている。
【0026】従って、全部のインナーリード23aは、
アウターリード23b側をタイバー25により拘束さ
れ、ダイスステージ22側をダイスステージ22によっ
て固定されて、両持梁状となり、自由端は有さず、半導
体組立工程の取扱中に曲がりを生ずることが防止され、
初期の精度が維持される。
【0027】この結果、樹脂封止された半導体装置は、
従来に比べて歩留り良く製造される。
【0028】また、ダイスステージ22は、インナーリ
ード23aによって支持されるため、専用のステージバ
ーは不要である。
【0029】専用のステージバーが不要となった分、イ
ンナーリード23aの数が増えている。上記の実施例で
は、符合23a1〜23a4で示すものが増えたインナーリ
ードである。
【0030】また、斜下方傾斜部23a-2a の存在によ
って、ダイスステージ22は、従来の場合と同様に、ワ
イヤボンディング予定部23a-1より寸法b低い位置に
設けてある。
【0031】ICチップ10は二点鎖線で示すようにダ
イスステージ3上にボンディングされ、更にワイヤボン
ディングしてワイヤ11が張られる。
【0032】ダイスステージ22はワイヤボンディング
予定部23a-1より低い位置にあるため、ワイヤ11の
長さは短くなっている。
【0033】
【発明の効果】以上説明した様に、請求項1の発明によ
れば、各インナーリードの先端が固定してあるため、半
導体組立工程中においてインナーリードが曲がることを
確実に防止出来、然して、複数の工程に亘る半導体組立
の過程において、インナーリードの間隔を確実に維持す
ることが出来る。
【0034】また専用のステージバーに代えてインナー
リードを設けることが出来、その分インナーリードの数
を増やすことが出来る。
【0035】また、ダイスステージがワイヤボンディン
グ予定部より低くなるため、リードフレームをワイヤ長
を短くしてワイヤを張ることが出来る構成とすることが
出来る。
【図面の簡単な説明】
【図1】本発明のリードフレームの一実施例の平面図で
ある。
【図2】図1中、II−II線に沿う断面図である。
【図3】図1中、リードフレーム本体の平面図である。
【図4】図3中、IV−IV線に沿う断面図である。
【図5】図1中、ダイスステージの一部切截斜視図であ
る。
【図6】従来のリードフレームの1例を示す平面図であ
る。
【図7】図6中、VII −VII 線に沿う断面図である。
【符号の説明】
10 ICチップ 11 ワイヤ 20 リードフレーム 21 リードフレーム本体 22 ダイスステージ 23 リード 23a,23a1〜23a4 インナーリード 23a-1 ワイヤボンディング予定部 23a-2 延在部 23a-2a 斜下方傾斜部 23a-2b 水平先端部 23b アウターリード 24 クレドール 25 タイバー 27 絶縁膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 各インナーリード(23a)の先端(2
    3a-2b )を、電気的に絶縁された状態で、ダイスステ
    ージ(22)と接続してなり、 且つ、該インナーリード(23a)は、ワイヤボンディ
    ング予定部(23a-1)と、該ワイヤボンディング予定
    部より先方に延在しており、該ワイヤボンディング予定
    部より下方に段差(a)を有する先端部(23a-2b )
    とを有する構成であり、 該ダイスステージ(22)が、上記先端部(23a-2b
    )に載置された状態で、該先端部(23a-2b )を該
    ダイスステージ(22)の下面と、電気的に絶縁された
    状態で、接続した構成としたことを特徴とするリードフ
    レーム。
JP20070391A 1991-08-09 1991-08-09 半導体装置 Expired - Lifetime JP2981309B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20070391A JP2981309B2 (ja) 1991-08-09 1991-08-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20070391A JP2981309B2 (ja) 1991-08-09 1991-08-09 半導体装置

Publications (2)

Publication Number Publication Date
JPH0547807A true JPH0547807A (ja) 1993-02-26
JP2981309B2 JP2981309B2 (ja) 1999-11-22

Family

ID=16428831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20070391A Expired - Lifetime JP2981309B2 (ja) 1991-08-09 1991-08-09 半導体装置

Country Status (1)

Country Link
JP (1) JP2981309B2 (ja)

Also Published As

Publication number Publication date
JP2981309B2 (ja) 1999-11-22

Similar Documents

Publication Publication Date Title
JP3535879B2 (ja) 半導体パッケージアセンブリ方法
JP3046630B2 (ja) 半導体集積回路装置
JPH1056124A (ja) リードフレーム及びボトムリード型半導体パッケージ
JP2000294711A (ja) リードフレーム
JP2806328B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH0547807A (ja) リードフレーム
JPH0783035B2 (ja) 半導体装置
JPH06104364A (ja) リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
JP2539611B2 (ja) 半導体装置の製造方法
JP2528192B2 (ja) 半導体装置
JPH01186662A (ja) 半導体装置用リードフレーム
JP2001127233A (ja) 樹脂封止型半導体装置
JPS621239A (ja) 半導体装置
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JPH0621413A (ja) 固体撮像装置及びそのワイヤボンディング方法
JPH04277642A (ja) ワイヤーボンディング方法
JPH0363811B2 (ja)
JPH03167836A (ja) 半導体装置
JP2004200719A (ja) 半導体装置
JPH03102859A (ja) 半導体装置の製造方法
JPH0513642A (ja) 半導体装置
JPH0637240A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPS63272062A (ja) リ−ドフレ−ム
JPH0828460B2 (ja) 樹脂封止型半導体装置
JPH1012792A (ja) Ic用リードフレーム及び樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20080917

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090917

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100917

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100917

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20110917

EXPY Cancellation because of completion of term