JPH0547771A - Electronic circuit component - Google Patents
Electronic circuit componentInfo
- Publication number
- JPH0547771A JPH0547771A JP22953891A JP22953891A JPH0547771A JP H0547771 A JPH0547771 A JP H0547771A JP 22953891 A JP22953891 A JP 22953891A JP 22953891 A JP22953891 A JP 22953891A JP H0547771 A JPH0547771 A JP H0547771A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- electronic circuit
- circuit component
- ultrafine particle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は電子回路部品に関する。
具体的にいうと、本発明は、チップオンボード実装用の
ＩＣ（半導体集積回路）チップやハイブリッド集積回路
用のＩＣチップ、各種表面実装（ＳＭＴ）用素子、リー
ドフレーム、ＴＡＢ（Tape AutomatedBonding）実装用
のフィルムキャリアテープ、配線基板（ＰＷＢ）等のバ
ンプを有する電子回路部品に関する。FIELD OF THE INVENTION The present invention relates to electronic circuit components.
Specifically, the present invention is an IC (semiconductor integrated circuit) chip for chip-on-board mounting, an IC chip for hybrid integrated circuits, various surface mounting (SMT) elements, lead frames, TAB (Tape Automated Bonding) mounting. The present invention relates to an electronic circuit component having bumps such as a film carrier tape for wiring and a wiring board (PWB).
【０００２】[0002]
【従来の技術】近年になって回路の小型化の要求が高ま
るにつれ、裸のＩＣチップ（ベアチップ）を配線基板に
直接実装するチップオンボードなどの実装技術が発達し
てきている。このようなチップオンボード等における接
続方法としては、ＩＣチップと配線基板の回路配線を
ワイヤで接続するワイヤボンディング方式、フィルム
キャリアテープを用い、フィルムキャリアテープのリー
ドとＩＣチップのバンプとを接続するＴＡＢ方式、Ｉ
Ｃチップの上面にバンプを設け、ＩＣチップをフェース
ダウンで配線基板に実装してＩＣチップのバンプと回路
配線を接続するフリップチップ方式などが開発されてい
る。2. Description of the Related Art In recent years, with the increasing demand for circuit miniaturization, chip-on-board and other mounting techniques for directly mounting a bare IC chip (bare chip) on a wiring board have been developed. As a connection method in such a chip-on-board, etc., a wire bonding method for connecting the IC chip and the circuit wiring of the wiring board with a wire, a film carrier tape is used, and the leads of the film carrier tape and the bumps of the IC chip are connected. TAB method, I
A flip chip method has been developed in which bumps are provided on the upper surface of a C chip, the IC chip is mounted face down on a wiring board, and the bumps of the IC chip and circuit wiring are connected.
【０００３】なかでも、素子の小型化と高密度実装化が
進み、リードや回路配線等の間隔が次第に狭ピッチにな
っているため、バンプを用いた実装方式が重要になって
きている。バンプを用いた接合方式には、上記のような
ＴＡＢ方式やフリップチップ方式等があるが、これらは
例えばＩＣチップのＡｕバンプと配線基板のＡｌ等の電
極パッドを重ね、これらを加熱及び加圧することによっ
てＡｕ−Ａｌ等の共晶合金を形成し、ＡｕバンプをＡｌ
等の電極パッドに接合させるものである。Above all, the miniaturization of elements and the high-density mounting have been advanced, and the intervals of leads, circuit wirings, and the like have been gradually narrowed, so that the mounting method using bumps has become important. As the bonding method using bumps, there are the TAB method and the flip chip method as described above. These are, for example, Au bumps of an IC chip and electrode pads of Al or the like of a wiring substrate are overlapped, and these are heated and pressed. To form a eutectic alloy such as Au-Al, and
And the like are bonded to the electrode pads.
【０００４】[0004]
【発明が解決しようとする課題】従来においては、バン
プは電気化学メッキ（ウエット法）によって形成されて
いたので、硬度が高かった（ビッカース硬度８０以
上）。このため、ＩＣチップ等のバンプを回路配線の電
極パッド等に接合させるには、大きな加圧力（１個のバ
ンプの加圧力×バンプ数）を必要とし、多くの接合エネ
ルギーを消費し、しかも、大きな内部応力のためＩＣチ
ップがクラック等の発生により損傷を受ける恐れがあっ
た。特に、ＩＣチップが多ピン化し、バンプ間隔が狭ピ
ッチになるにつれ、必要な加圧力が増大してゆくので、
ＩＣチップが損傷を受け易くなる。この結果、ＩＣの信
頼性が低下し、電子回路等の歩留りが悪くなるという問
題があった。Conventionally, since the bumps were formed by electrochemical plating (wet method), the hardness was high (Vickers hardness of 80 or more). Therefore, in order to bond the bump of the IC chip or the like to the electrode pad of the circuit wiring or the like, a large pressing force (pressing force of one bump × the number of bumps) is required, and a large amount of bonding energy is consumed. Due to the large internal stress, the IC chip may be damaged by the generation of cracks. In particular, as the IC chip has many pins and the bump pitch becomes narrower, the required pressing force increases,
The IC chip is easily damaged. As a result, there is a problem that the reliability of the IC is lowered and the yield of the electronic circuit is deteriorated.
【０００５】また、バンプの形成が電気化学メッキによ
るウエットプロセスであるため、ＩＣチップ（ウエ
ハ）等がメッキ溶液により汚染され易い、メッキ液が
公害の原因になり易い、余分なところにまでＡｕメッ
キがついて経済的でない、バンプ形成領域以外をマス
クする必要があって工程が面倒、バッチプロセスとな
るため量産性が低い、などの問題があった。Further, since the bumps are formed by a wet process using electrochemical plating, IC chips (wafers) and the like are easily contaminated with the plating solution, the plating solution is liable to cause pollution, and Au plating is applied even to extra places. However, there are problems that it is not economical, that it is necessary to mask the area other than the bump formation area, the process is troublesome, and the mass productivity is low because it is a batch process.
【０００６】また、電流の流れがＩＣチップのウエハ内
でばらつくと、バンプ高さが不均一になる。さらに、電
流密度によってバンプの結晶型が異なるので、形状（成
長）異方性があり、バンプ形状のコントロールが難しか
った。Further, if the current flow varies within the wafer of IC chips, the bump height becomes non-uniform. Furthermore, since the bump crystal type differs depending on the current density, there is shape (growth) anisotropy, making it difficult to control the bump shape.
【０００７】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、小さな加圧
力で接合させることができ、ドライプロセスによって容
易に形成可能なバンプを有する電子回路部品を提供する
ことにある。The present invention has been made in view of the above-mentioned drawbacks of conventional examples, and an object thereof is to have bumps that can be bonded with a small pressure and can be easily formed by a dry process. It is to provide an electronic circuit component.
【０００８】[0008]
【課題を解決するための手段】本発明の電子回路部品
は、超微粒子を堆積させることによってバンプを形成さ
れていることを特徴としている。The electronic circuit component of the present invention is characterized in that bumps are formed by depositing ultrafine particles.
【０００９】この電子回路部品においては、ガスデポジ
ション法を用いてバンプを形成すれば、良好なバンプを
形成することができる。In this electronic circuit component, good bumps can be formed by forming the bumps using the gas deposition method.
【００１０】また、この電子回路部品においては、バン
プに光を照射することによりバンプの硬度を変化させる
ことができる。In this electronic circuit component, the hardness of the bump can be changed by irradiating the bump with light.
【００１１】[0011]
【作用】本発明の電子回路部品にあっては、超微粒子を
堆積させた超微粒子膜によってバンプを形成しているの
で、超微粒子の堆積時の衝突速度や温度等をコントロー
ルすることによりバンプの硬さを調整することができ
る。したがって、硬度の低い軟らかなバンプを製作する
ことができ、小さな加圧力でバンプを電極パッド等の接
合対象箇所に接合させることができる。In the electronic circuit component of the present invention, since the bumps are formed by the ultrafine particle film in which the ultrafine particles are deposited, the bump speed can be controlled by controlling the collision speed and temperature during the deposition of the ultrafine particles. The hardness can be adjusted. Therefore, a soft bump having low hardness can be manufactured, and the bump can be bonded to a bonding target portion such as an electrode pad with a small pressure.
【００１２】しかも、超微粒子は光吸収能が高いので、
光を照射することによってその性状を変化させることが
でき、光照射によってバンプの硬度等を調整することも
できる。Moreover, since the ultrafine particles have a high light absorption ability,
The property can be changed by irradiating with light, and the hardness of the bump or the like can be adjusted by irradiating with light.
【００１３】また、バンプはガスデポジション法のよう
なドライプロセスによって形成することができるため、
従来の電気化学メッキによるバンプの有していた問題点
を解消することができる。すなわち、ＩＣチップ（ウ
エハ）等の電子回路部品を汚染することがなく、メッ
キ液のように公害の原因物質を出す恐れがなく、Ａｕ
等のバンプ材料が余分に付着せず、マスクを用いるこ
となくバンプを形成でき、インラインで生産可能とな
るため量産性が高い。Further, since the bump can be formed by a dry process such as a gas deposition method,
It is possible to solve the problem that the conventional bump has with the electrochemical plating. That is, the electronic circuit parts such as IC chips (wafers) are not contaminated, and there is no risk of emitting pollution-causing substances such as plating liquid.
Since the bump materials such as the above do not adhere excessively, the bumps can be formed without using a mask, and the in-line production is possible, the mass productivity is high.
【００１４】また、ガスデポジション法によれば、バン
プの高さや形状等も容易にコントロールでき、均一なバ
ンプを形成することができる。Further, according to the gas deposition method, the bump height and shape can be easily controlled, and uniform bumps can be formed.
【００１５】[0015]
【実施例】図２は本発明の一実施例による電子回路部品
１の概略を示す一部破断した正面図であって、超微粒子
（例えば、粒径０.１μｍ程度、あるいはそれ以下のも
の）を堆積させた超微粒子膜からなるバンプ２を有して
いる。EXAMPLE FIG. 2 is a partially cutaway front view showing an outline of an electronic circuit component 1 according to an example of the present invention, in which ultrafine particles (for example, a particle size of about 0.1 μm or less). The bump 2 is made of an ultrafine particle film.
【００１６】図１は図２のバンプ２を形成するためのバ
ンプ形成装置３を示す概略構成図である。これは、ガス
デポジション法（第９０回ニューセラミクス懇話会研究
会資料に掲載されている。）を利用して超微粒子膜を直
接に描画する装置であって、超微粒子生成室４と膜形成
室５を有し、両室４，５は搬送管６によって結ばれてい
る。また、超微粒子生成室４内と膜形成室５内は真空ポ
ンプ７によって減圧できるようになっている。超微粒子
生成室４には流量調整弁８を介してＨｅガス等のガス９
が供給されている。この超微粒子生成室４には、抵抗加
熱法を熱源とする蒸発槽１０が設けられており、蒸発槽
１０内にはバンプ材料となるＡｕ１１が入れられてい
る。一方、膜形成室５内には、電子回路部品１を保持し
て移動させるためのマニピュレータ１２が設けられてお
り、搬送管６からマニピュレータ１２側へ向けてノズル
１３が突出している。FIG. 1 is a schematic configuration diagram showing a bump forming apparatus 3 for forming the bump 2 of FIG. This is an apparatus that directly draws an ultrafine particle film using the gas deposition method (published in the material of the 90th New Ceramics Forum), and it forms an ultrafine particle generation chamber 4 and a film. It has a chamber 5, and both chambers 4 and 5 are connected by a carrier pipe 6. The inside of the ultrafine particle generation chamber 4 and the inside of the film formation chamber 5 can be decompressed by a vacuum pump 7. A gas 9 such as He gas is supplied to the ultrafine particle generation chamber 4 through a flow rate adjusting valve 8.
Is being supplied. The ultrafine particle generation chamber 4 is provided with an evaporation tank 10 using a resistance heating method as a heat source, and the evaporation tank 10 contains Au 11 serving as a bump material. On the other hand, a manipulator 12 for holding and moving the electronic circuit component 1 is provided in the film forming chamber 5, and a nozzle 13 projects from the transport pipe 6 toward the manipulator 12 side.
【００１７】しかして、電子回路部品１をマニピュレー
タ１２に保持させ、真空ポンプ７により膜形成室５を減
圧すると共に超微粒子生成室４にガス９を送り込んで加
圧しながら、蒸発槽１０でＡｕ１１を加熱して蒸発させ
ると、蒸発したＡｕ原子は空中で凝集してＡｕ超微粒子
となり、超微粒子生成室４と膜形成室５との差圧により
Ｈｅガス等のガス９と共に搬送管６を通って膜形成室５
へ送られ、ノズル１３から高速で電子回路部品１の表面
へ噴射され、超微粒子膜を形成される。こうして電子回
路部品１のバンプ形成位置にノズル１３の位置を合わせ
ておけば、マスクを用いることなく、電子回路部品１に
超微粒子膜からなる図２のようなバンプ２を形成するこ
とができる。Thus, the electronic circuit component 1 is held by the manipulator 12, the film forming chamber 5 is decompressed by the vacuum pump 7, and the gas 9 is sent to the ultrafine particle generating chamber 4 to pressurize it, while Au 11 is evaporated in the evaporation tank 10. When heated and evaporated, the evaporated Au atoms are aggregated in the air to form Au ultrafine particles, and due to the differential pressure between the ultrafine particle generating chamber 4 and the film forming chamber 5, they pass through the carrier pipe 6 together with the gas 9 such as He gas. Film forming chamber 5
Is sent to the surface of the electronic circuit component 1 at high speed from the nozzle 13 to form an ultrafine particle film. By thus aligning the position of the nozzle 13 with the bump forming position of the electronic circuit component 1, the bump 2 as shown in FIG. 2 made of an ultrafine particle film can be formed on the electronic circuit component 1 without using a mask.
【００１８】こうして、電子回路部品１の上にＡｕ原子
よりも大きなＡｕ超微粒子を堆積させることによってメ
ッキ層より組織の粗い超微粒子膜からなるバンプを形成
すれば、Ａｕメッキより硬度が低くて軟らかなバンプ２
を製作することができる。また、接合後においても、バ
ンプ２の硬度が低く柔軟性があるので、接合部分の脆性
が緩和され、接合部分が衝撃等によって剥離しにくくな
り、接合の信頼性が向上する。さらに、超微粒子生成室
４と膜形成室５との差圧や超微粒子の温度等をコントロ
ールすれば、超微粒子の大きさや粒界の大きさ等を変化
させることができ、超微粒子膜の硬さ（あるいは、緻密
度）を調整することができる。バンプ２の径はノズル１
３の径によって決まるので、マスクを用いることなく所
望の径のバンプ２を得ることができる。また、バンプ２
の厚みは超微粒子噴射量及び噴射時間によってコントロ
ールすることができる。したがって、ノズル１３から電
子回路部品１の必要な箇所に必要な大きさのバンプを形
成することができ、バンプ材料の無駄がない。さらに、
これはドライプロセスであるから、従来のＡｕメッキに
よってバンプを形成する方法の有していた問題点も解消
される。In this way, by depositing the Au ultrafine particles larger than Au atoms on the electronic circuit component 1 to form the bumps made of the ultrafine particle film having a coarser texture than the plating layer, the hardness is lower and softer than the Au plating. Na bump 2
Can be manufactured. Further, since the bumps 2 have low hardness and flexibility even after joining, brittleness of the joining portions is relieved, the joining portions are less likely to be peeled off by an impact or the like, and the joining reliability is improved. Furthermore, by controlling the pressure difference between the ultrafine particle generation chamber 4 and the film forming chamber 5, the temperature of the ultrafine particles, and the like, the size of the ultrafine particles and the size of the grain boundaries can be changed, and the hardness of the ultrafine particle film can be changed. (Or the density) can be adjusted. The diameter of the bump 2 is the nozzle 1
Since it is determined by the diameter of the bump 3, the bump 2 having a desired diameter can be obtained without using a mask. Also, bump 2
Can be controlled by the injection amount of ultrafine particles and the injection time. Therefore, a bump having a required size can be formed from the nozzle 13 to a required location of the electronic circuit component 1, and the bump material is not wasted. further,
Since this is a dry process, the problems of the conventional method of forming bumps by Au plating can be solved.
【００１９】なお、上記説明では、バンプ材料としてＡ
ｕを用いた場合について説明したが、バンプ材料として
は、Ａｕ以外にもＦｅ、Ｎｉ、Ｃｕ、Ａｇ、Ｓｎ、Ａ
ｌ、Ｉｎ、Ｐｔなどほとんどの金属を用いることができ
る。In the above description, A is used as the bump material.
Although the case where u is used has been described, the bump material may be Fe, Ni, Cu, Ag, Sn, A in addition to Au.
Most metals such as l, In and Pt can be used.
【００２０】また、蒸発槽内に沸点温度の等しい金属の
合金を入れておけば、合金の超微粒子膜からならバンプ
を形成することもできる。さらに、超微粒子生成室５内
に２つ以上の蒸発槽を設けて異なる金属材料を入れてお
けば、両金属材料の沸点温度が異なる場合でも、２元系
合金（共晶合金）等の超微粒子膜からなるバンプを形成
できる。例えば、このような合金作製法によれば、Ａｕ
の中にＣｏやＡｇ等を入れることによってバンプの硬度
を調整したり、バンプのオーミックな接触性を良好にし
たり、下地の膜とのイオンの移動を考慮したり、適当な
ドーパントを母材金属に入れることによってバンプの接
合強度を高くしたり、接合温度を低くしたりすることが
できる。If an alloy of metals having the same boiling point is put in the evaporation tank, the bumps can be formed from the ultrafine particle film of the alloy. Furthermore, if two or more evaporation tanks are provided in the ultrafine particle generation chamber 5 and different metal materials are put therein, even if the boiling temperatures of both metal materials are different, it is possible to obtain an alloy such as a binary alloy (eutectic alloy) or the like. A bump made of a fine particle film can be formed. For example, according to such an alloy manufacturing method, Au
By adjusting the hardness of the bump by adding Co or Ag in the inside, improving the ohmic contact of the bump, taking into consideration the migration of ions with the underlying film, and using an appropriate dopant as the base metal. The bonding strength of the bumps can be increased or the bonding temperature can be lowered by adding the above.
【００２１】図４は本発明の別な実施例による電子回路
部品２１の概略を示す一部破断した正面図であって、複
合組成の超微粒子膜からなるバンプ２２を有している。FIG. 4 is a partially cutaway front view showing the outline of an electronic circuit component 21 according to another embodiment of the present invention, which has bumps 22 made of an ultrafine particle film of a composite composition.
【００２２】図３は図４のバンプ２２を形成するための
バンプ形成装置２３を示す概略構成図である。これは、
２つの超微粒子生成室４ａ，４ｂと膜形成室５を有し、
両超微粒子生成室４ａ，４ｂと膜形成室５とはそれぞれ
搬送管６ａ，６ｂによって結ばれている。各超微粒子生
成室４ａ，４ｂには、抵抗加熱法を熱源とする蒸発槽１
０ａ，１０ｂが設けられており、各蒸発槽１０ａ，１０
ｂ内には異なるバンプ材料１１ａ，１１ｂが入れられて
いる。一方、膜形成室５内には、電子回路部品２１を保
持し移動させるためのマニピュレータ１２が設けられて
おり、隣接して配置された各搬送管６ａ，６ｂからマニ
ピュレータ１２側へ向けてそれぞれノズル１３ａ，１３
ｂが突出している。FIG. 3 is a schematic configuration diagram showing a bump forming apparatus 23 for forming the bumps 22 of FIG. this is,
It has two ultrafine particle generating chambers 4a and 4b and a film forming chamber 5,
The ultrafine particle generating chambers 4a and 4b and the film forming chamber 5 are connected by transfer pipes 6a and 6b, respectively. Each of the ultrafine particle generation chambers 4a and 4b has an evaporation tank 1 using a resistance heating method as a heat source.
0a, 10b are provided, and each evaporation tank 10a, 10
Different bump materials 11a and 11b are put in b. On the other hand, in the film forming chamber 5, a manipulator 12 for holding and moving the electronic circuit component 21 is provided, and nozzles are respectively directed from the transfer pipes 6a, 6b arranged adjacent to each other toward the manipulator 12 side. 13a, 13
b is protruding.
【００２３】しかして、第１のバンプ材料１１ａ（例え
ば、Ａｕ）からなる超微粒子をノズル１３ａから高速で
電子回路部品２１へ噴射し、下側超微粒子膜２２ａを形
成する。ついで、マニピュレータ１２によって電子回路
部品２１を移動させて下側超微粒子膜２２ａをノズル１
３ｂの直下に位置決めし、第二のバンプ材料１１ｂ（例
えば、Ｃｕ）からなる超微粒子をノズル１３ｂから噴射
して下側超微粒子膜２２ａの上に上側超微粒子膜２２ｂ
を形成する。この結果、下側超微粒子膜２２ａと上側超
微粒子膜２２ｂとからなる図４のような傾斜組成（ある
いは、複合構造）のバンプ２２が得られる。Then, ultrafine particles made of the first bump material 11a (for example, Au) are jetted from the nozzle 13a to the electronic circuit component 21 at high speed to form the lower ultrafine particle film 22a. Then, the manipulator 12 is used to move the electronic circuit component 21 so that the lower ultrafine particle film 22a is attached to the nozzle 1
3b, the ultrafine particles of the second bump material 11b (eg, Cu) are ejected from the nozzle 13b, and the upper ultrafine particle film 22b is formed on the lower ultrafine particle film 22a.
To form. As a result, the bump 22 having the gradient composition (or composite structure) as shown in FIG. 4 is obtained, which is composed of the lower ultrafine particle film 22a and the upper ultrafine particle film 22b.
【００２４】下側及び上側超微粒子膜２２ａ，２２ｂは
互いに性能が異なっており、硬度や経済性、密着性、そ
の他を考慮して異なるバンプ材料を用いることができ
る。あるいは、同じバンプ材料を用い、硬度や緻密度な
どを異ならせてもよい。具体的にいうと、一方を接合に
必要な性質を持たせるためＡｕ超微粒子膜とし、他方を
必要な硬度を持たせるためＡｕＣｏ超微粒子膜とするこ
とができる。あるいは、上側及び下側超微粒子膜２２ａ
及び２２ｂで同一材料を用い、電子回路部品２１との密
着性をよくするため下側超微粒子膜２２ａを緻密な構造
とし、上側超微粒子膜２２ｂを粗く軟らかい構造とする
ことができる。The lower and upper ultrafine particle films 22a and 22b have different performances from each other, and different bump materials can be used in consideration of hardness, economical efficiency, adhesiveness, and the like. Alternatively, the same bump material may be used, and the hardness and the density may be different. Specifically, one of them can be an Au ultrafine particle film in order to have a property necessary for bonding, and the other can be an AuCo ultrafine particle film in order to have a necessary hardness. Alternatively, the upper and lower ultrafine particle films 22a
And 22b are made of the same material, the lower ultrafine particle film 22a can have a dense structure and the upper ultrafine particle film 22b can have a rough and soft structure in order to improve the adhesion with the electronic circuit component 21.
【００２５】図４の傾斜組成バンプ２２では、下側超微
粒子膜２２ａと上側超微粒子膜２２ｂとが区分的に積層
されているが、下側超微粒子膜２２ａから上側超微粒子
膜２２ｂへ徐々に変化するようにしてもよい。そのため
には、ノズル１３ａ及び１３ｂの先端を一致させ、両ノ
ズル１３ａ，１３ｂから噴射される超微粒子の噴射量を
徐々に変化させればよい。あるいは、１つの超微粒子膜
生成室に２つの蒸発槽を設け、両蒸発槽からのバンプ材
料の蒸発速度を徐々に変化させることにより、ノズルか
ら噴射されるバンプ材料の組成が変化するようにしても
よい。In the gradient composition bump 22 shown in FIG. 4, the lower ultrafine particle film 22a and the upper ultrafine particle film 22b are laminated in a piecewise manner, but the lower ultrafine particle film 22a gradually increases to the upper ultrafine particle film 22b. It may be changed. For that purpose, the tips of the nozzles 13a and 13b may be aligned with each other and the injection amount of the ultrafine particles ejected from the nozzles 13a and 13b may be gradually changed. Alternatively, two evaporation tanks are provided in one ultrafine particle film forming chamber, and the composition of the bump material ejected from the nozzle is changed by gradually changing the evaporation rate of the bump material from both evaporation tanks. Good.
【００２６】図６は本発明のさらに別な実施例による電
子回路部品３１の概略を示す一部破断した正面図であっ
て、超微粒子膜によって形成されたバンプ３２の表層部
３２ａがレーザ加熱により改質され、硬度が高くなって
いる。FIG. 6 is a partially cutaway front view showing the outline of an electronic circuit component 31 according to still another embodiment of the present invention. The surface layer portion 32a of the bump 32 formed of the ultrafine particle film is heated by laser. It has been modified and has a higher hardness.
【００２７】図５は図６のバンプ３２を形成するための
バンプ形成装置３５を示す概略構成図である。このバン
プ形成装置３５にあっては、膜形成室５内でノズル１３
の近傍に光ファイバ３３のレーザ光出射端３３ａが配置
されており、光ファイバ３３の他端３３ｂからはレーザ
発振器（図示せず）から出射されたレーザ光３４を入射
させるようにしている。FIG. 5 is a schematic block diagram showing a bump forming apparatus 35 for forming the bumps 32 of FIG. In the bump forming apparatus 35, the nozzle 13 is provided in the film forming chamber 5.
The laser light emitting end 33a of the optical fiber 33 is arranged near the optical fiber 33, and the laser light 34 emitted from a laser oscillator (not shown) is made incident from the other end 33b of the optical fiber 33.
【００２８】しかして、ノズル１３から高速で噴射した
超微粒子によって電子回路部品３１の上に所定形状のバ
ンプ３２を形成した後、マニュピレータ１２によって電
子回路部品３１を移動させ、レーザ光出射端３３ａから
出射されたレーザ光３４をバンプ３２の表面に照射す
る。超微粒子の径とレーザ光の波長とは近いオーダーの
寸法であるから、超微粒子膜からなるバンプ３２は光吸
収能が高く、超微粒子がレーザ光３４のエネルギーを吸
収してさらに凝集し、より大きな粒径に成長したり、結
晶型が変化したり、粒界の大きさが変化したりし、バン
プ３２の表層部３２ａの硬さや密着性等の物性が変化す
る。したがって、例えば、超微粒子膜３２を電子回路部
品３１への密着性の良好な状態で形成し、この後レーザ
光を照射して表層部３２ａの硬度を調整することができ
る。なお、バンプ３２にレーザ光３４を照射する装置
は、ガスデポジション法によってバンプ３２を形成する
装置とは別体とし、バンプ形成工程とレーザ光照射工程
とは別々の工程としてもよい。Thus, after the bumps 32 having a predetermined shape are formed on the electronic circuit component 31 by the ultra-fine particles ejected from the nozzle 13 at high speed, the electronic circuit component 31 is moved by the manipulator 12, and the laser light emitting end 33a is moved. The surface of the bump 32 is irradiated with the emitted laser light 34. Since the diameter of the ultra-fine particles and the wavelength of the laser light are close to each other in size, the bumps 32 made of the ultra-fine particle film have a high light-absorbing ability, and the ultra-fine particles absorb the energy of the laser light 34 and further agglomerate. Physical properties such as hardness and adhesiveness of the surface layer portion 32a of the bump 32 change due to growth of large grain size, change of crystal type, change of size of grain boundary, and the like. Therefore, for example, it is possible to form the ultrafine particle film 32 in a state in which the adhesion to the electronic circuit component 31 is good and then irradiate the laser beam to adjust the hardness of the surface layer portion 32a. The device for irradiating the bumps 32 with the laser beam 34 may be separate from the device for forming the bumps 32 by the gas deposition method, and the bump forming step and the laser beam irradiating step may be separate steps.
【００２９】ちなみに、上記各バンプ形成装置において
は、マニピュレータによって電子回路部品３６を直線的
に移動させながら超微粒子膜３７を形成すれば、図７
（ａ）に示すように直線状の膜パターンを描くことがで
きる。また、そのときシャッターによりノズルを開閉す
れば、図７（ｂ）に示すように断続的な（あるいは、点
状の）膜パターンの超微粒子膜３８を描くことができ
る。さらに、マニピュレータによって電子回路部品３６
を回転させれば、図７（ｃ）に示すように環状の膜パタ
ーンの超微粒子膜３９を描くこともできる。従って、上
記バンプ形成装置は、バンプだけでなく、その他の電極
や配線パターン等を描く用途にも用いることができる。By the way, in each of the above bump forming apparatuses, if the ultrafine particle film 37 is formed while the electronic circuit component 36 is linearly moved by the manipulator, the process shown in FIG.
A linear film pattern can be drawn as shown in FIG. At this time, if the nozzle is opened and closed by the shutter, the ultrafine particle film 38 having an intermittent (or dot-like) film pattern can be drawn as shown in FIG. 7B. Further, the electronic circuit component 36 is manufactured by the manipulator.
By rotating the, the ultrafine particle film 39 having an annular film pattern can be drawn as shown in FIG. Therefore, the bump forming apparatus can be used not only for bumps but also for drawing other electrodes, wiring patterns, and the like.
【００３０】つぎに、超微粒子膜のバンプを有する具体
的な電子回路部品について説明する。図８〜図９は超微
粒子膜によってバンプ４２ａ，４２ｂを形成されたＴＡ
Ｂ実装用のＩＣチップ４１とフィルムキャリアテープ４
３のリード４４を示しており、図８（ａ）はマッシュル
ーム形のバンプ４２ａ、図８（ｂ）はストレート形のバ
ンプ４２ｂである。これらのバンプ４２ａ，４２ｂは、
フィルムキャリアテープ４３のリード４４を重ねられ、
加圧加熱することによって図９のようにリード４４と接
合される。このとき、図１０に示すように、加圧力は始
めは徐々に上昇し、最大値に保たれた後、徐々に減圧さ
れてゆくが、従来の電気化学メッキによるＡｕバンプで
は図１０に実線アで示すように大きな加圧力が必要であ
ったのに対し、超微粒子膜によるバンプ４２ａ，４２ｂ
では図１０に破線イで示すように低加圧力で接合できる
ようになる。従って、接合時のエネルギーが低減され
る。Next, a specific electronic circuit component having a bump of an ultrafine particle film will be described. 8 to 9 are TAs in which bumps 42a and 42b are formed of an ultrafine particle film.
IC chip 41 for B mounting and film carrier tape 4
8A shows a mushroom-shaped bump 42a, and FIG. 8B shows a straight-shaped bump 42b. These bumps 42a and 42b are
The leads 44 of the film carrier tape 43 are overlapped,
By heating under pressure, the lead 44 is joined as shown in FIG. At this time, as shown in FIG. 10, the applied pressure gradually increases at first, is maintained at the maximum value, and is then gradually reduced. However, in the conventional Au bump by electrochemical plating, the solid line in FIG. In contrast to the case where a large pressing force was required as shown in, the bumps 42a and 42b made of the ultrafine particle film were used.
Then, as shown by the broken line B in FIG. 10, it becomes possible to join with a low pressure. Therefore, the energy at the time of joining is reduced.
【００３１】図１１〜図１３は本発明の別な実施例であ
って、超微粒子膜によってリード５１にバンプ５２を形
成された転写バンプ方式のフィルムキャリアテープ５３
とＩＣチップ５４を示す。この実施例においては、フィ
ルムキャリアテープ５３のリード５１に設けられたバン
プ５２をＩＣチップ５４の電極パッド５５に重ね、図１
４に示すように、低い加圧力下でバンプ５２を予熱した
後、さらに大きな加圧力下で加熱し、図１３に示すよう
に電極パッド５５にバンプ５２を接合する。ついで、リ
ード５１をフォーミングした後、図１２に示すように、
ＩＣチップ５４を配線基板５６に取り付けると共にリー
ド５１を配線基板５６に半田付けし、封止樹脂５７によ
ってＩＣチップ５４を封止している。この方式でも、バ
ンプ接合時において、従来の電気化学メッキによるＡｕ
バンプでは図１４に実線ウで示すように大きな加圧力が
必要であったのに対し、超微粒子膜によるバンプ５２で
は図１４に破線エで示すように低加圧力で接合できる。11 to 13 show another embodiment of the present invention, which is a transfer bump type film carrier tape 53 in which bumps 52 are formed on leads 51 by an ultrafine particle film.
And the IC chip 54 are shown. In this embodiment, the bumps 52 provided on the leads 51 of the film carrier tape 53 are superposed on the electrode pads 55 of the IC chip 54, and the bumps 52 shown in FIG.
As shown in FIG. 4, after the bump 52 is preheated under a low pressure, it is heated under a higher pressure to bond the bump 52 to the electrode pad 55 as shown in FIG. Then, after forming the lead 51, as shown in FIG.
The IC chip 54 is attached to the wiring board 56, the leads 51 are soldered to the wiring board 56, and the IC chip 54 is sealed with the sealing resin 57. Also in this method, Au is formed by conventional electrochemical plating during bump bonding.
In the bump, a large pressure force is required as shown by the solid line C in FIG. 14, whereas the bump 52 made of the ultrafine particle film can be bonded with a low pressure force as shown by the broken line D in FIG.
【００３２】図１５〜図１６は本発明のさらに別な実施
例であって、フリップチップ方式に用いられるバンプ６
１付きのＩＣチップ６２である。このＩＣチップ６２
は、図１６に示すように、配線基板６３の電極パッド６
４の上にフェースダウン実装され、加熱加圧することに
よって超微粒子膜のバンプ６１と電極パッド６４とを接
合される。ついで、封止樹脂６５によって封止される。15 to 16 show another embodiment of the present invention, in which the bump 6 used in the flip chip method is used.
It is an IC chip 62 with 1. This IC chip 62
As shown in FIG. 16, the electrode pads 6 of the wiring board 63 are
4 is mounted face-down on the surface of the electrode 4, and the bump 61 of the ultrafine particle film and the electrode pad 64 are joined by heating and pressing. Then, it is sealed with the sealing resin 65.
【００３３】図１７は本発明のさらに別な実施例であっ
て、ＩＣチップ７１と中間配線板７２，７３と配線基板
７４との間をそれぞれ超微粒子膜からなるバンプ７５〜
７７によって接合させたものである。FIG. 17 shows another embodiment of the present invention, in which bumps 75 to 75 made of an ultrafine particle film are provided between the IC chip 71, the intermediate wiring boards 72 and 73, and the wiring board 74, respectively.
It is joined by 77.
【００３４】図１８は本発明のさらに別な実施例であっ
て、ＩＣチップ（Ｓｉベアチップ）８１を別なＳｉチッ
プ８２の電極パッド８４上に超微粒子膜のバンプ８３に
よって接合し、さらにＳｉチップ８２を超微粒子膜のバ
ンプ８５によって配線基板８６の電極パッド８７の上に
接合（Ｓｉ ｏｎ Ｓｉ接合）させたものである。FIG. 18 shows still another embodiment of the present invention, in which an IC chip (Si bare chip) 81 is bonded to an electrode pad 84 of another Si chip 82 by a bump 83 of an ultrafine particle film, and the Si chip is further formed. 82 is bonded (Si on Si bonding) on the electrode pad 87 of the wiring board 86 by the bump 85 of the ultrafine particle film.
【００３５】図１９は本発明のさらに別な実施例であっ
て、ＩＣパッケージ９１内に封入されているＩＣチップ
９２をリードフレーム９３の上に超微粒子膜のバンプ９
４によってバンプ接合させたものである。FIG. 19 shows still another embodiment of the present invention, in which an IC chip 92 enclosed in an IC package 91 is mounted on a lead frame 93 and bumps 9 made of an ultrafine particle film.
4 is bump-bonded.
【００３６】図２０は本発明のさらに別な実施例であっ
て、ＩＣチップ１０１等を実装されたハイブリッド集積
回路１０２の基板１０３に超微粒子膜からなるバンプ１
０４を設け、このバンプ１０４を配線基板１０５の電極
パッド１０６に接合させることにより、ハイブリッド集
積回路１０２を配線基板１０５の上に実装したものであ
る。FIG. 20 shows another embodiment of the present invention, in which a bump 1 made of an ultrafine particle film is formed on a substrate 103 of a hybrid integrated circuit 102 on which an IC chip 101 or the like is mounted.
04 is provided and the bumps 104 are bonded to the electrode pads 106 of the wiring board 105 to mount the hybrid integrated circuit 102 on the wiring board 105.
【００３７】[0037]
【発明の効果】本発明によれば、硬度の低い軟らかなバ
ンプを製作することができる。従って、小さな加圧力で
バンプを電極パッド等の接合対象箇所に接合させること
ができ、低エネルギー接合が可能になる。特に、電子回
路部品のバンプ数が増加し、バンプ間隔が狭ピッチにな
っても、加圧力の増大を抑えることができる。この結
果、ＩＣチップ等の電子回路部品のクラック等による損
傷を防止でき、電子回路部品の信頼性及び歩留りを向上
させることができる。According to the present invention, a soft bump having a low hardness can be manufactured. Therefore, the bump can be bonded to the bonding target portion such as the electrode pad with a small pressing force, and low energy bonding becomes possible. In particular, even when the number of bumps of the electronic circuit component increases and the bump interval becomes narrow, it is possible to suppress the increase of the pressing force. As a result, it is possible to prevent damage to electronic circuit components such as IC chips due to cracks, etc., and improve the reliability and yield of electronic circuit components.
【００３８】しかも、超微粒子膜からなるバンプは、光
を照射することによりバンプの硬度等を調整することも
でき、所望の硬度のバンプを製作することができる。In addition, the bump made of the ultrafine particle film can be adjusted in hardness and the like by irradiating light, and the bump having a desired hardness can be manufactured.
【００３９】また、バンプはドライプロセスによって形
成できるので、ＩＣチップ（ウエハ）等の電子回路部
品を汚染することがなく、クリーンである、公害の原
因物質を出すことがなく、安全性が高い、必要な部分
にだけＡｕ等のバンプ材料を付着させることができ、経
済的である、マスクレスでバンプを形成でき、工程が
簡単になる、インラインで生産可能となるため量産性
が高い、という利点がある。Further, since the bumps can be formed by a dry process, they do not contaminate electronic circuit parts such as IC chips (wafers), are clean, do not emit substances causing pollution, and are highly safe. The advantage is that bump materials such as Au can be attached only to the necessary parts, which is economical, the bumps can be formed without a mask, the process can be simplified, and in-line production is possible, so that mass productivity is high. There is.
【００４０】さらに、ガスデポジション法によれば、バ
ンプの高さや形状等も容易にコントロールでき、均一な
バンプを形成することができる。Furthermore, according to the gas deposition method, the height and shape of the bumps can be easily controlled and uniform bumps can be formed.
【図１】本発明の一実施例にかかるバンプ形成装置を示
す概略構成図である。FIG. 1 is a schematic configuration diagram showing a bump forming apparatus according to an embodiment of the present invention.
【図２】同上の装置によってバンプを製作された電子回
路部品を示す一部破断した正面図である。FIG. 2 is a partially cutaway front view showing an electronic circuit component in which bumps are manufactured by the same device.
【図３】本発明の別な実施例にかかるバンプ形成装置を
示す概略構成図である。FIG. 3 is a schematic configuration diagram showing a bump forming apparatus according to another embodiment of the present invention.
【図４】同上の装置によってバンプを製作された電子回
路部品を示す一部破断した正面図である。FIG. 4 is a partially cutaway front view showing an electronic circuit component in which bumps are manufactured by the same device.
【図５】本発明のさらに別な実施例にかかるバンプ形成
装置を示す概略構成図である。FIG. 5 is a schematic configuration diagram showing a bump forming apparatus according to still another embodiment of the present invention.
【図６】同上の装置によってバンプを製作された電子回
路部品を示す一部破断した正面図である。FIG. 6 is a partially cutaway front view showing an electronic circuit component in which bumps are manufactured by the same device.
【図７】（ａ）（ｂ）（ｃ）は上記各バンプ形成装置に
よって形成可能な他の膜パターンの数例を示す図であ
る。7 (a), (b) and (c) are views showing some examples of other film patterns which can be formed by the respective bump forming apparatuses.
【図８】（ａ）（ｂ）は本発明の具体的な実施例であっ
て、いずれもＴＡＢ実装用のチップとリードを示す一部
破断した正面図である。8 (a) and 8 (b) are specific examples of the present invention and are partially cutaway front views showing chips and leads for TAB mounting.
【図９】ＴＡＢ実装されたＩＣチップを示す一部破断し
た正面図である。FIG. 9 is a partially cutaway front view showing an IC chip mounted with TAB.
【図１０】ＴＡＢ方式によりバンプを接合する場合の加
圧力の変化を示すタイムチャートである。FIG. 10 is a time chart showing changes in pressing force when bonding bumps by the TAB method.
【図１１】本発明の別な具体的実施例であって、反転バ
ンプ方式のフィルムキャリアテープとＩＣチップを示す
一部破断した正面図である。FIG. 11 is a partially cutaway front view showing an inverted bump type film carrier tape and an IC chip in another specific example of the present invention.
【図１２】反転バンプ方式により実装されたＩＣチップ
を示す断面図である。FIG. 12 is a cross-sectional view showing an IC chip mounted by the inversion bump method.
【図１３】図１２のＸ部を示す一部破断した正面図であ
る。FIG. 13 is a partially cutaway front view showing part X of FIG.
【図１４】反転バンプ方式によりバンプを接合する場合
の加圧力の変化を示すタイムチャートである。FIG. 14 is a time chart showing changes in the pressing force when the bumps are joined by the reverse bump method.
【図１５】本発明のさらに別な具体的実施例であって、
フリップチップ方式のＩＣチップを示す一部破断した正
面図である。FIG. 15 is still another specific embodiment of the present invention,
FIG. 3 is a partially cutaway front view showing a flip chip type IC chip.
【図１６】フリップチップ方式で実装されたＩＣチップ
を示す正面図である。FIG. 16 is a front view showing an IC chip mounted by a flip chip method.
【図１７】本発明のさらに別な具体的実施例を示す正面
図である。FIG. 17 is a front view showing still another specific example of the present invention.
【図１８】本発明のさらに別な具体的実施例を示す一部
破断した斜視図である。FIG. 18 is a partially cutaway perspective view showing still another specific example of the present invention.
【図１９】本発明のさらに別な具体的実施例を示す一部
破断した斜視図である。FIG. 19 is a partially broken perspective view showing still another specific example of the present invention.
【図２０】本発明のさらに別な具体的実施例を示す正面
図である。FIG. 20 is a front view showing still another specific example of the present invention.
１ 電子回路部品 ２ バンプ ３ バンプ形成装置 ４ 超微粒子生成室 ５ 膜形成室 ６ 搬送管 ４１ ＩＣチップ ４２ａ，４２ｂ バンプ ５１ リード ５２ バンプ ６１ バンプ ６２ ＩＣチップ DESCRIPTION OF SYMBOLS 1 Electronic circuit component 2 Bump 3 Bump forming apparatus 4 Ultra fine particle generation chamber 5 Film forming chamber 6 Transfer tube 41 IC chips 42a, 42b Bump 51 Lead 52 Bump 61 Bump 62 IC chip
Claims (3)
プを形成された電子回路部品。1. An electronic circuit component having bumps formed by depositing ultrafine particles.
堆積させることによってバンプを形成された電子回路部
品。2. An electronic circuit component having bumps formed by depositing ultrafine particles using a gas deposition method.
ンプの硬度を変化させた請求項１又は２に記載の電子回
路部品。3. The electronic circuit component according to claim 1, wherein the hardness of the bump is changed by irradiating the bump with light.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22953891A JP3147424B2 (en) | 1991-08-15 | 1991-08-15 | Electronic circuit components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22953891A JP3147424B2 (en) | 1991-08-15 | 1991-08-15 | Electronic circuit components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0547771A true JPH0547771A (en) | 1993-02-26 |
| JP3147424B2 JP3147424B2 (en) | 2001-03-19 |
Family
ID=16893742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22953891A Expired - Fee Related JP3147424B2 (en) | 1991-08-15 | 1991-08-15 | Electronic circuit components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147424B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5746868A (en) * | 1994-07-21 | 1998-05-05 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
| JP2000164531A (en) * | 1998-11-30 | 2000-06-16 | Toshiba Corp | Device and method for forming fine particle film, and semiconductor device and its manufacture |
| US7005047B2 (en) | 2002-04-24 | 2006-02-28 | Canon Kabushiki Kaisha | Film deposition apparatus and film deposition method |
| JP2006131991A (en) * | 2004-10-05 | 2006-05-25 | Mikuni Kogyo:Kk | Method for forming very small metal bump |
| WO2007114314A1 (en) * | 2006-03-30 | 2007-10-11 | Kabushiki Kaisha Mikuni Kogyo | Method of forming minute metal bump |
| US7628470B2 (en) | 2005-02-07 | 2009-12-08 | Fujifilm Corporation | Liquid ejection head, method of manufacturing same, and image forming apparatus |
| JP2010109380A (en) * | 2009-12-25 | 2010-05-13 | Toshiba Corp | Apparatus and method of forming fine particle film, and semiconductor device and method of manufacturing the same |
-
1991
- 1991-08-15 JP JP22953891A patent/JP3147424B2/en not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976393A (en) * | 1994-07-21 | 1999-11-02 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
| US5746868A (en) * | 1994-07-21 | 1998-05-05 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
| JP2000164531A (en) * | 1998-11-30 | 2000-06-16 | Toshiba Corp | Device and method for forming fine particle film, and semiconductor device and its manufacture |
| US6538323B1 (en) | 1998-11-30 | 2003-03-25 | Kabushiki Kaisha Toshiba | Semiconductor device having an electrode structure comprising a conductive fine particle film |
| US6933216B2 (en) | 1998-11-30 | 2005-08-23 | Kabushiki Kaisha Toshiba | Fine particle film forming apparatus and method and semiconductor device and manufacturing method for the same |
| JP4564113B2 (en) * | 1998-11-30 | 2010-10-20 | 株式会社東芝 | Fine particle film forming method |
| US7462380B2 (en) | 2002-04-24 | 2008-12-09 | Canon Kabushiki Kaisha | Film forming method employing sub-electrodes aligned toward target |
| US7005047B2 (en) | 2002-04-24 | 2006-02-28 | Canon Kabushiki Kaisha | Film deposition apparatus and film deposition method |
| JP2006131991A (en) * | 2004-10-05 | 2006-05-25 | Mikuni Kogyo:Kk | Method for forming very small metal bump |
| US7628470B2 (en) | 2005-02-07 | 2009-12-08 | Fujifilm Corporation | Liquid ejection head, method of manufacturing same, and image forming apparatus |
| US7767574B2 (en) | 2006-03-30 | 2010-08-03 | Kabushiki Kaisha Mikuni Kogyo | Method of forming micro metal bump |
| WO2007114314A1 (en) * | 2006-03-30 | 2007-10-11 | Kabushiki Kaisha Mikuni Kogyo | Method of forming minute metal bump |
| JP4826924B2 (en) * | 2006-03-30 | 2011-11-30 | 株式会社みくに工業 | Method for forming fine metal bumps |
| JP2010109380A (en) * | 2009-12-25 | 2010-05-13 | Toshiba Corp | Apparatus and method of forming fine particle film, and semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3147424B2 (en) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5976393A (en) | Method of manufacturing multilayer circuit substrate | |
| US8117982B2 (en) | Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold | |
| JP4720438B2 (en) | Flip chip connection method | |
| JP2000100851A (en) | Semiconductor substrate and manufacture thereof and structure and method for mounting semiconductor parts | |
| JPH05503191A (en) | Flip-chip technology using conductive polymers and insulators | |
| JP2009094545A (en) | Method of manufacturing semiconductor device | |
| WO1997018584A1 (en) | Method for forming bump of semiconductor device | |
| US6153503A (en) | Continuous process for producing solder bumps on electrodes of semiconductor chips | |
| JP3147424B2 (en) | Electronic circuit components | |
| KR100843632B1 (en) | Flip chip mount type of bump, manufacturing method thereof, and bonding method for flip chip using non conductive adhesive | |
| US6620722B2 (en) | Bumping process | |
| JPH07106334A (en) | Method for bonding optical semiconductor device to optical substrate | |
| AU653945B2 (en) | Attaching integrated circuits to circuit boards | |
| JPH04263462A (en) | Semiconductor device and manufacture thereof | |
| KR970006932B1 (en) | Manufacturing method of semiconductor | |
| CN114724966A (en) | Method for preparing selective wafer directional salient points | |
| KR100726242B1 (en) | Method for manufacturing substrate used to mount flip chip | |
| JP4590783B2 (en) | Method for forming solder balls | |
| CN112045329B (en) | Flip-chip bonding process method for ball mounting on metal substrate | |
| JP2000349114A (en) | Semiconductor device and manufacture thereof | |
| JPH02165633A (en) | Manufacture of semiconductor device | |
| JP2000049180A (en) | Manufacture of electronic part and circuit module, formation of bump and flattened chuck | |
| JPH01217936A (en) | Manufacture of semiconductor device and apparatus thereof | |
| JP2000077464A (en) | Wiring board and manufacture thereof | |
| JP2004296943A (en) | Fabricating method of ic wafer, and flip-chip ic using the ic wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |