JPH0547771A - 電子回路部品 - Google Patents
電子回路部品Info
- Publication number
- JPH0547771A JPH0547771A JP22953891A JP22953891A JPH0547771A JP H0547771 A JPH0547771 A JP H0547771A JP 22953891 A JP22953891 A JP 22953891A JP 22953891 A JP22953891 A JP 22953891A JP H0547771 A JPH0547771 A JP H0547771A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- bumps
- electronic circuit
- circuit component
- ultrafine particle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 小さな加圧力で接合でき、ドライプロセスに
よって形成可能なバンプを有する電子回路部品を提供す
る。 【構成】 超微粒子生成室４で発生したＡｕ超微粒子を
ガス９と共に膜形成室５へ送り、ノズル１３から電子回
路部品１へ向けて高速でＡｕ超微粒子を噴射させ、電子
回路部品１の表面に超微粒子膜からなるバンプ２を形成
する。
よって形成可能なバンプを有する電子回路部品を提供す
る。 【構成】 超微粒子生成室４で発生したＡｕ超微粒子を
ガス９と共に膜形成室５へ送り、ノズル１３から電子回
路部品１へ向けて高速でＡｕ超微粒子を噴射させ、電子
回路部品１の表面に超微粒子膜からなるバンプ２を形成
する。
Description
【０００１】
【産業上の利用分野】本発明は電子回路部品に関する。
具体的にいうと、本発明は、チップオンボード実装用の
ＩＣ（半導体集積回路）チップやハイブリッド集積回路
用のＩＣチップ、各種表面実装（ＳＭＴ）用素子、リー
ドフレーム、ＴＡＢ（Tape AutomatedBonding）実装用
のフィルムキャリアテープ、配線基板（ＰＷＢ）等のバ
ンプを有する電子回路部品に関する。
具体的にいうと、本発明は、チップオンボード実装用の
ＩＣ（半導体集積回路）チップやハイブリッド集積回路
用のＩＣチップ、各種表面実装（ＳＭＴ）用素子、リー
ドフレーム、ＴＡＢ（Tape AutomatedBonding）実装用
のフィルムキャリアテープ、配線基板（ＰＷＢ）等のバ
ンプを有する電子回路部品に関する。
【０００２】
【従来の技術】近年になって回路の小型化の要求が高ま
るにつれ、裸のＩＣチップ（ベアチップ）を配線基板に
直接実装するチップオンボードなどの実装技術が発達し
てきている。このようなチップオンボード等における接
続方法としては、ＩＣチップと配線基板の回路配線を
ワイヤで接続するワイヤボンディング方式、フィルム
キャリアテープを用い、フィルムキャリアテープのリー
ドとＩＣチップのバンプとを接続するＴＡＢ方式、Ｉ
Ｃチップの上面にバンプを設け、ＩＣチップをフェース
ダウンで配線基板に実装してＩＣチップのバンプと回路
配線を接続するフリップチップ方式などが開発されてい
る。
るにつれ、裸のＩＣチップ（ベアチップ）を配線基板に
直接実装するチップオンボードなどの実装技術が発達し
てきている。このようなチップオンボード等における接
続方法としては、ＩＣチップと配線基板の回路配線を
ワイヤで接続するワイヤボンディング方式、フィルム
キャリアテープを用い、フィルムキャリアテープのリー
ドとＩＣチップのバンプとを接続するＴＡＢ方式、Ｉ
Ｃチップの上面にバンプを設け、ＩＣチップをフェース
ダウンで配線基板に実装してＩＣチップのバンプと回路
配線を接続するフリップチップ方式などが開発されてい
る。
【０００３】なかでも、素子の小型化と高密度実装化が
進み、リードや回路配線等の間隔が次第に狭ピッチにな
っているため、バンプを用いた実装方式が重要になって
きている。バンプを用いた接合方式には、上記のような
ＴＡＢ方式やフリップチップ方式等があるが、これらは
例えばＩＣチップのＡｕバンプと配線基板のＡｌ等の電
極パッドを重ね、これらを加熱及び加圧することによっ
てＡｕ−Ａｌ等の共晶合金を形成し、ＡｕバンプをＡｌ
等の電極パッドに接合させるものである。
進み、リードや回路配線等の間隔が次第に狭ピッチにな
っているため、バンプを用いた実装方式が重要になって
きている。バンプを用いた接合方式には、上記のような
ＴＡＢ方式やフリップチップ方式等があるが、これらは
例えばＩＣチップのＡｕバンプと配線基板のＡｌ等の電
極パッドを重ね、これらを加熱及び加圧することによっ
てＡｕ−Ａｌ等の共晶合金を形成し、ＡｕバンプをＡｌ
等の電極パッドに接合させるものである。
【０００４】
【発明が解決しようとする課題】従来においては、バン
プは電気化学メッキ（ウエット法）によって形成されて
いたので、硬度が高かった（ビッカース硬度８０以
上）。このため、ＩＣチップ等のバンプを回路配線の電
極パッド等に接合させるには、大きな加圧力（１個のバ
ンプの加圧力×バンプ数）を必要とし、多くの接合エネ
ルギーを消費し、しかも、大きな内部応力のためＩＣチ
ップがクラック等の発生により損傷を受ける恐れがあっ
た。特に、ＩＣチップが多ピン化し、バンプ間隔が狭ピ
ッチになるにつれ、必要な加圧力が増大してゆくので、
ＩＣチップが損傷を受け易くなる。この結果、ＩＣの信
頼性が低下し、電子回路等の歩留りが悪くなるという問
題があった。
プは電気化学メッキ（ウエット法）によって形成されて
いたので、硬度が高かった（ビッカース硬度８０以
上）。このため、ＩＣチップ等のバンプを回路配線の電
極パッド等に接合させるには、大きな加圧力（１個のバ
ンプの加圧力×バンプ数）を必要とし、多くの接合エネ
ルギーを消費し、しかも、大きな内部応力のためＩＣチ
ップがクラック等の発生により損傷を受ける恐れがあっ
た。特に、ＩＣチップが多ピン化し、バンプ間隔が狭ピ
ッチになるにつれ、必要な加圧力が増大してゆくので、
ＩＣチップが損傷を受け易くなる。この結果、ＩＣの信
頼性が低下し、電子回路等の歩留りが悪くなるという問
題があった。
【０００５】また、バンプの形成が電気化学メッキによ
るウエットプロセスであるため、ＩＣチップ（ウエ
ハ）等がメッキ溶液により汚染され易い、メッキ液が
公害の原因になり易い、余分なところにまでＡｕメッ
キがついて経済的でない、バンプ形成領域以外をマス
クする必要があって工程が面倒、バッチプロセスとな
るため量産性が低い、などの問題があった。
るウエットプロセスであるため、ＩＣチップ（ウエ
ハ）等がメッキ溶液により汚染され易い、メッキ液が
公害の原因になり易い、余分なところにまでＡｕメッ
キがついて経済的でない、バンプ形成領域以外をマス
クする必要があって工程が面倒、バッチプロセスとな
るため量産性が低い、などの問題があった。
【０００６】また、電流の流れがＩＣチップのウエハ内
でばらつくと、バンプ高さが不均一になる。さらに、電
流密度によってバンプの結晶型が異なるので、形状（成
長）異方性があり、バンプ形状のコントロールが難しか
った。
でばらつくと、バンプ高さが不均一になる。さらに、電
流密度によってバンプの結晶型が異なるので、形状（成
長）異方性があり、バンプ形状のコントロールが難しか
った。
【０００７】本発明は叙上の従来例の欠点に鑑みてなさ
れたものであり、その目的とするところは、小さな加圧
力で接合させることができ、ドライプロセスによって容
易に形成可能なバンプを有する電子回路部品を提供する
ことにある。
れたものであり、その目的とするところは、小さな加圧
力で接合させることができ、ドライプロセスによって容
易に形成可能なバンプを有する電子回路部品を提供する
ことにある。
【０００８】
【課題を解決するための手段】本発明の電子回路部品
は、超微粒子を堆積させることによってバンプを形成さ
れていることを特徴としている。
は、超微粒子を堆積させることによってバンプを形成さ
れていることを特徴としている。
【０００９】この電子回路部品においては、ガスデポジ
ション法を用いてバンプを形成すれば、良好なバンプを
形成することができる。
ション法を用いてバンプを形成すれば、良好なバンプを
形成することができる。
【００１０】また、この電子回路部品においては、バン
プに光を照射することによりバンプの硬度を変化させる
ことができる。
プに光を照射することによりバンプの硬度を変化させる
ことができる。
【００１１】
【作用】本発明の電子回路部品にあっては、超微粒子を
堆積させた超微粒子膜によってバンプを形成しているの
で、超微粒子の堆積時の衝突速度や温度等をコントロー
ルすることによりバンプの硬さを調整することができ
る。したがって、硬度の低い軟らかなバンプを製作する
ことができ、小さな加圧力でバンプを電極パッド等の接
合対象箇所に接合させることができる。
堆積させた超微粒子膜によってバンプを形成しているの
で、超微粒子の堆積時の衝突速度や温度等をコントロー
ルすることによりバンプの硬さを調整することができ
る。したがって、硬度の低い軟らかなバンプを製作する
ことができ、小さな加圧力でバンプを電極パッド等の接
合対象箇所に接合させることができる。
【００１２】しかも、超微粒子は光吸収能が高いので、
光を照射することによってその性状を変化させることが
でき、光照射によってバンプの硬度等を調整することも
できる。
光を照射することによってその性状を変化させることが
でき、光照射によってバンプの硬度等を調整することも
できる。
【００１３】また、バンプはガスデポジション法のよう
なドライプロセスによって形成することができるため、
従来の電気化学メッキによるバンプの有していた問題点
を解消することができる。すなわち、ＩＣチップ（ウ
エハ）等の電子回路部品を汚染することがなく、メッ
キ液のように公害の原因物質を出す恐れがなく、Ａｕ
等のバンプ材料が余分に付着せず、マスクを用いるこ
となくバンプを形成でき、インラインで生産可能とな
るため量産性が高い。
なドライプロセスによって形成することができるため、
従来の電気化学メッキによるバンプの有していた問題点
を解消することができる。すなわち、ＩＣチップ（ウ
エハ）等の電子回路部品を汚染することがなく、メッ
キ液のように公害の原因物質を出す恐れがなく、Ａｕ
等のバンプ材料が余分に付着せず、マスクを用いるこ
となくバンプを形成でき、インラインで生産可能とな
るため量産性が高い。
【００１４】また、ガスデポジション法によれば、バン
プの高さや形状等も容易にコントロールでき、均一なバ
ンプを形成することができる。
プの高さや形状等も容易にコントロールでき、均一なバ
ンプを形成することができる。
【００１５】
【実施例】図２は本発明の一実施例による電子回路部品
１の概略を示す一部破断した正面図であって、超微粒子
（例えば、粒径０.１μｍ程度、あるいはそれ以下のも
の）を堆積させた超微粒子膜からなるバンプ２を有して
いる。
１の概略を示す一部破断した正面図であって、超微粒子
（例えば、粒径０.１μｍ程度、あるいはそれ以下のも
の）を堆積させた超微粒子膜からなるバンプ２を有して
いる。
【００１６】図１は図２のバンプ２を形成するためのバ
ンプ形成装置３を示す概略構成図である。これは、ガス
デポジション法（第９０回ニューセラミクス懇話会研究
会資料に掲載されている。）を利用して超微粒子膜を直
接に描画する装置であって、超微粒子生成室４と膜形成
室５を有し、両室４，５は搬送管６によって結ばれてい
る。また、超微粒子生成室４内と膜形成室５内は真空ポ
ンプ７によって減圧できるようになっている。超微粒子
生成室４には流量調整弁８を介してＨｅガス等のガス９
が供給されている。この超微粒子生成室４には、抵抗加
熱法を熱源とする蒸発槽１０が設けられており、蒸発槽
１０内にはバンプ材料となるＡｕ１１が入れられてい
る。一方、膜形成室５内には、電子回路部品１を保持し
て移動させるためのマニピュレータ１２が設けられてお
り、搬送管６からマニピュレータ１２側へ向けてノズル
１３が突出している。
ンプ形成装置３を示す概略構成図である。これは、ガス
デポジション法（第９０回ニューセラミクス懇話会研究
会資料に掲載されている。）を利用して超微粒子膜を直
接に描画する装置であって、超微粒子生成室４と膜形成
室５を有し、両室４，５は搬送管６によって結ばれてい
る。また、超微粒子生成室４内と膜形成室５内は真空ポ
ンプ７によって減圧できるようになっている。超微粒子
生成室４には流量調整弁８を介してＨｅガス等のガス９
が供給されている。この超微粒子生成室４には、抵抗加
熱法を熱源とする蒸発槽１０が設けられており、蒸発槽
１０内にはバンプ材料となるＡｕ１１が入れられてい
る。一方、膜形成室５内には、電子回路部品１を保持し
て移動させるためのマニピュレータ１２が設けられてお
り、搬送管６からマニピュレータ１２側へ向けてノズル
１３が突出している。
【００１７】しかして、電子回路部品１をマニピュレー
タ１２に保持させ、真空ポンプ７により膜形成室５を減
圧すると共に超微粒子生成室４にガス９を送り込んで加
圧しながら、蒸発槽１０でＡｕ１１を加熱して蒸発させ
ると、蒸発したＡｕ原子は空中で凝集してＡｕ超微粒子
となり、超微粒子生成室４と膜形成室５との差圧により
Ｈｅガス等のガス９と共に搬送管６を通って膜形成室５
へ送られ、ノズル１３から高速で電子回路部品１の表面
へ噴射され、超微粒子膜を形成される。こうして電子回
路部品１のバンプ形成位置にノズル１３の位置を合わせ
ておけば、マスクを用いることなく、電子回路部品１に
超微粒子膜からなる図２のようなバンプ２を形成するこ
とができる。
タ１２に保持させ、真空ポンプ７により膜形成室５を減
圧すると共に超微粒子生成室４にガス９を送り込んで加
圧しながら、蒸発槽１０でＡｕ１１を加熱して蒸発させ
ると、蒸発したＡｕ原子は空中で凝集してＡｕ超微粒子
となり、超微粒子生成室４と膜形成室５との差圧により
Ｈｅガス等のガス９と共に搬送管６を通って膜形成室５
へ送られ、ノズル１３から高速で電子回路部品１の表面
へ噴射され、超微粒子膜を形成される。こうして電子回
路部品１のバンプ形成位置にノズル１３の位置を合わせ
ておけば、マスクを用いることなく、電子回路部品１に
超微粒子膜からなる図２のようなバンプ２を形成するこ
とができる。
【００１８】こうして、電子回路部品１の上にＡｕ原子
よりも大きなＡｕ超微粒子を堆積させることによってメ
ッキ層より組織の粗い超微粒子膜からなるバンプを形成
すれば、Ａｕメッキより硬度が低くて軟らかなバンプ２
を製作することができる。また、接合後においても、バ
ンプ２の硬度が低く柔軟性があるので、接合部分の脆性
が緩和され、接合部分が衝撃等によって剥離しにくくな
り、接合の信頼性が向上する。さらに、超微粒子生成室
４と膜形成室５との差圧や超微粒子の温度等をコントロ
ールすれば、超微粒子の大きさや粒界の大きさ等を変化
させることができ、超微粒子膜の硬さ（あるいは、緻密
度）を調整することができる。バンプ２の径はノズル１
３の径によって決まるので、マスクを用いることなく所
望の径のバンプ２を得ることができる。また、バンプ２
の厚みは超微粒子噴射量及び噴射時間によってコントロ
ールすることができる。したがって、ノズル１３から電
子回路部品１の必要な箇所に必要な大きさのバンプを形
成することができ、バンプ材料の無駄がない。さらに、
これはドライプロセスであるから、従来のＡｕメッキに
よってバンプを形成する方法の有していた問題点も解消
される。
よりも大きなＡｕ超微粒子を堆積させることによってメ
ッキ層より組織の粗い超微粒子膜からなるバンプを形成
すれば、Ａｕメッキより硬度が低くて軟らかなバンプ２
を製作することができる。また、接合後においても、バ
ンプ２の硬度が低く柔軟性があるので、接合部分の脆性
が緩和され、接合部分が衝撃等によって剥離しにくくな
り、接合の信頼性が向上する。さらに、超微粒子生成室
４と膜形成室５との差圧や超微粒子の温度等をコントロ
ールすれば、超微粒子の大きさや粒界の大きさ等を変化
させることができ、超微粒子膜の硬さ（あるいは、緻密
度）を調整することができる。バンプ２の径はノズル１
３の径によって決まるので、マスクを用いることなく所
望の径のバンプ２を得ることができる。また、バンプ２
の厚みは超微粒子噴射量及び噴射時間によってコントロ
ールすることができる。したがって、ノズル１３から電
子回路部品１の必要な箇所に必要な大きさのバンプを形
成することができ、バンプ材料の無駄がない。さらに、
これはドライプロセスであるから、従来のＡｕメッキに
よってバンプを形成する方法の有していた問題点も解消
される。
【００１９】なお、上記説明では、バンプ材料としてＡ
ｕを用いた場合について説明したが、バンプ材料として
は、Ａｕ以外にもＦｅ、Ｎｉ、Ｃｕ、Ａｇ、Ｓｎ、Ａ
ｌ、Ｉｎ、Ｐｔなどほとんどの金属を用いることができ
る。
ｕを用いた場合について説明したが、バンプ材料として
は、Ａｕ以外にもＦｅ、Ｎｉ、Ｃｕ、Ａｇ、Ｓｎ、Ａ
ｌ、Ｉｎ、Ｐｔなどほとんどの金属を用いることができ
る。
【００２０】また、蒸発槽内に沸点温度の等しい金属の
合金を入れておけば、合金の超微粒子膜からならバンプ
を形成することもできる。さらに、超微粒子生成室５内
に２つ以上の蒸発槽を設けて異なる金属材料を入れてお
けば、両金属材料の沸点温度が異なる場合でも、２元系
合金（共晶合金）等の超微粒子膜からなるバンプを形成
できる。例えば、このような合金作製法によれば、Ａｕ
の中にＣｏやＡｇ等を入れることによってバンプの硬度
を調整したり、バンプのオーミックな接触性を良好にし
たり、下地の膜とのイオンの移動を考慮したり、適当な
ドーパントを母材金属に入れることによってバンプの接
合強度を高くしたり、接合温度を低くしたりすることが
できる。
合金を入れておけば、合金の超微粒子膜からならバンプ
を形成することもできる。さらに、超微粒子生成室５内
に２つ以上の蒸発槽を設けて異なる金属材料を入れてお
けば、両金属材料の沸点温度が異なる場合でも、２元系
合金（共晶合金）等の超微粒子膜からなるバンプを形成
できる。例えば、このような合金作製法によれば、Ａｕ
の中にＣｏやＡｇ等を入れることによってバンプの硬度
を調整したり、バンプのオーミックな接触性を良好にし
たり、下地の膜とのイオンの移動を考慮したり、適当な
ドーパントを母材金属に入れることによってバンプの接
合強度を高くしたり、接合温度を低くしたりすることが
できる。
【００２１】図４は本発明の別な実施例による電子回路
部品２１の概略を示す一部破断した正面図であって、複
合組成の超微粒子膜からなるバンプ２２を有している。
部品２１の概略を示す一部破断した正面図であって、複
合組成の超微粒子膜からなるバンプ２２を有している。
【００２２】図３は図４のバンプ２２を形成するための
バンプ形成装置２３を示す概略構成図である。これは、
２つの超微粒子生成室４ａ，４ｂと膜形成室５を有し、
両超微粒子生成室４ａ，４ｂと膜形成室５とはそれぞれ
搬送管６ａ，６ｂによって結ばれている。各超微粒子生
成室４ａ，４ｂには、抵抗加熱法を熱源とする蒸発槽１
０ａ，１０ｂが設けられており、各蒸発槽１０ａ，１０
ｂ内には異なるバンプ材料１１ａ，１１ｂが入れられて
いる。一方、膜形成室５内には、電子回路部品２１を保
持し移動させるためのマニピュレータ１２が設けられて
おり、隣接して配置された各搬送管６ａ，６ｂからマニ
ピュレータ１２側へ向けてそれぞれノズル１３ａ，１３
ｂが突出している。
バンプ形成装置２３を示す概略構成図である。これは、
２つの超微粒子生成室４ａ，４ｂと膜形成室５を有し、
両超微粒子生成室４ａ，４ｂと膜形成室５とはそれぞれ
搬送管６ａ，６ｂによって結ばれている。各超微粒子生
成室４ａ，４ｂには、抵抗加熱法を熱源とする蒸発槽１
０ａ，１０ｂが設けられており、各蒸発槽１０ａ，１０
ｂ内には異なるバンプ材料１１ａ，１１ｂが入れられて
いる。一方、膜形成室５内には、電子回路部品２１を保
持し移動させるためのマニピュレータ１２が設けられて
おり、隣接して配置された各搬送管６ａ，６ｂからマニ
ピュレータ１２側へ向けてそれぞれノズル１３ａ，１３
ｂが突出している。
【００２３】しかして、第１のバンプ材料１１ａ（例え
ば、Ａｕ）からなる超微粒子をノズル１３ａから高速で
電子回路部品２１へ噴射し、下側超微粒子膜２２ａを形
成する。ついで、マニピュレータ１２によって電子回路
部品２１を移動させて下側超微粒子膜２２ａをノズル１
３ｂの直下に位置決めし、第二のバンプ材料１１ｂ（例
えば、Ｃｕ）からなる超微粒子をノズル１３ｂから噴射
して下側超微粒子膜２２ａの上に上側超微粒子膜２２ｂ
を形成する。この結果、下側超微粒子膜２２ａと上側超
微粒子膜２２ｂとからなる図４のような傾斜組成（ある
いは、複合構造）のバンプ２２が得られる。
ば、Ａｕ）からなる超微粒子をノズル１３ａから高速で
電子回路部品２１へ噴射し、下側超微粒子膜２２ａを形
成する。ついで、マニピュレータ１２によって電子回路
部品２１を移動させて下側超微粒子膜２２ａをノズル１
３ｂの直下に位置決めし、第二のバンプ材料１１ｂ（例
えば、Ｃｕ）からなる超微粒子をノズル１３ｂから噴射
して下側超微粒子膜２２ａの上に上側超微粒子膜２２ｂ
を形成する。この結果、下側超微粒子膜２２ａと上側超
微粒子膜２２ｂとからなる図４のような傾斜組成（ある
いは、複合構造）のバンプ２２が得られる。
【００２４】下側及び上側超微粒子膜２２ａ，２２ｂは
互いに性能が異なっており、硬度や経済性、密着性、そ
の他を考慮して異なるバンプ材料を用いることができ
る。あるいは、同じバンプ材料を用い、硬度や緻密度な
どを異ならせてもよい。具体的にいうと、一方を接合に
必要な性質を持たせるためＡｕ超微粒子膜とし、他方を
必要な硬度を持たせるためＡｕＣｏ超微粒子膜とするこ
とができる。あるいは、上側及び下側超微粒子膜２２ａ
及び２２ｂで同一材料を用い、電子回路部品２１との密
着性をよくするため下側超微粒子膜２２ａを緻密な構造
とし、上側超微粒子膜２２ｂを粗く軟らかい構造とする
ことができる。
互いに性能が異なっており、硬度や経済性、密着性、そ
の他を考慮して異なるバンプ材料を用いることができ
る。あるいは、同じバンプ材料を用い、硬度や緻密度な
どを異ならせてもよい。具体的にいうと、一方を接合に
必要な性質を持たせるためＡｕ超微粒子膜とし、他方を
必要な硬度を持たせるためＡｕＣｏ超微粒子膜とするこ
とができる。あるいは、上側及び下側超微粒子膜２２ａ
及び２２ｂで同一材料を用い、電子回路部品２１との密
着性をよくするため下側超微粒子膜２２ａを緻密な構造
とし、上側超微粒子膜２２ｂを粗く軟らかい構造とする
ことができる。
【００２５】図４の傾斜組成バンプ２２では、下側超微
粒子膜２２ａと上側超微粒子膜２２ｂとが区分的に積層
されているが、下側超微粒子膜２２ａから上側超微粒子
膜２２ｂへ徐々に変化するようにしてもよい。そのため
には、ノズル１３ａ及び１３ｂの先端を一致させ、両ノ
ズル１３ａ，１３ｂから噴射される超微粒子の噴射量を
徐々に変化させればよい。あるいは、１つの超微粒子膜
生成室に２つの蒸発槽を設け、両蒸発槽からのバンプ材
料の蒸発速度を徐々に変化させることにより、ノズルか
ら噴射されるバンプ材料の組成が変化するようにしても
よい。
粒子膜２２ａと上側超微粒子膜２２ｂとが区分的に積層
されているが、下側超微粒子膜２２ａから上側超微粒子
膜２２ｂへ徐々に変化するようにしてもよい。そのため
には、ノズル１３ａ及び１３ｂの先端を一致させ、両ノ
ズル１３ａ，１３ｂから噴射される超微粒子の噴射量を
徐々に変化させればよい。あるいは、１つの超微粒子膜
生成室に２つの蒸発槽を設け、両蒸発槽からのバンプ材
料の蒸発速度を徐々に変化させることにより、ノズルか
ら噴射されるバンプ材料の組成が変化するようにしても
よい。
【００２６】図６は本発明のさらに別な実施例による電
子回路部品３１の概略を示す一部破断した正面図であっ
て、超微粒子膜によって形成されたバンプ３２の表層部
３２ａがレーザ加熱により改質され、硬度が高くなって
いる。
子回路部品３１の概略を示す一部破断した正面図であっ
て、超微粒子膜によって形成されたバンプ３２の表層部
３２ａがレーザ加熱により改質され、硬度が高くなって
いる。
【００２７】図５は図６のバンプ３２を形成するための
バンプ形成装置３５を示す概略構成図である。このバン
プ形成装置３５にあっては、膜形成室５内でノズル１３
の近傍に光ファイバ３３のレーザ光出射端３３ａが配置
されており、光ファイバ３３の他端３３ｂからはレーザ
発振器（図示せず）から出射されたレーザ光３４を入射
させるようにしている。
バンプ形成装置３５を示す概略構成図である。このバン
プ形成装置３５にあっては、膜形成室５内でノズル１３
の近傍に光ファイバ３３のレーザ光出射端３３ａが配置
されており、光ファイバ３３の他端３３ｂからはレーザ
発振器（図示せず）から出射されたレーザ光３４を入射
させるようにしている。
【００２８】しかして、ノズル１３から高速で噴射した
超微粒子によって電子回路部品３１の上に所定形状のバ
ンプ３２を形成した後、マニュピレータ１２によって電
子回路部品３１を移動させ、レーザ光出射端３３ａから
出射されたレーザ光３４をバンプ３２の表面に照射す
る。超微粒子の径とレーザ光の波長とは近いオーダーの
寸法であるから、超微粒子膜からなるバンプ３２は光吸
収能が高く、超微粒子がレーザ光３４のエネルギーを吸
収してさらに凝集し、より大きな粒径に成長したり、結
晶型が変化したり、粒界の大きさが変化したりし、バン
プ３２の表層部３２ａの硬さや密着性等の物性が変化す
る。したがって、例えば、超微粒子膜３２を電子回路部
品３１への密着性の良好な状態で形成し、この後レーザ
光を照射して表層部３２ａの硬度を調整することができ
る。なお、バンプ３２にレーザ光３４を照射する装置
は、ガスデポジション法によってバンプ３２を形成する
装置とは別体とし、バンプ形成工程とレーザ光照射工程
とは別々の工程としてもよい。
超微粒子によって電子回路部品３１の上に所定形状のバ
ンプ３２を形成した後、マニュピレータ１２によって電
子回路部品３１を移動させ、レーザ光出射端３３ａから
出射されたレーザ光３４をバンプ３２の表面に照射す
る。超微粒子の径とレーザ光の波長とは近いオーダーの
寸法であるから、超微粒子膜からなるバンプ３２は光吸
収能が高く、超微粒子がレーザ光３４のエネルギーを吸
収してさらに凝集し、より大きな粒径に成長したり、結
晶型が変化したり、粒界の大きさが変化したりし、バン
プ３２の表層部３２ａの硬さや密着性等の物性が変化す
る。したがって、例えば、超微粒子膜３２を電子回路部
品３１への密着性の良好な状態で形成し、この後レーザ
光を照射して表層部３２ａの硬度を調整することができ
る。なお、バンプ３２にレーザ光３４を照射する装置
は、ガスデポジション法によってバンプ３２を形成する
装置とは別体とし、バンプ形成工程とレーザ光照射工程
とは別々の工程としてもよい。
【００２９】ちなみに、上記各バンプ形成装置において
は、マニピュレータによって電子回路部品３６を直線的
に移動させながら超微粒子膜３７を形成すれば、図７
（ａ）に示すように直線状の膜パターンを描くことがで
きる。また、そのときシャッターによりノズルを開閉す
れば、図７（ｂ）に示すように断続的な（あるいは、点
状の）膜パターンの超微粒子膜３８を描くことができ
る。さらに、マニピュレータによって電子回路部品３６
を回転させれば、図７（ｃ）に示すように環状の膜パタ
ーンの超微粒子膜３９を描くこともできる。従って、上
記バンプ形成装置は、バンプだけでなく、その他の電極
や配線パターン等を描く用途にも用いることができる。
は、マニピュレータによって電子回路部品３６を直線的
に移動させながら超微粒子膜３７を形成すれば、図７
（ａ）に示すように直線状の膜パターンを描くことがで
きる。また、そのときシャッターによりノズルを開閉す
れば、図７（ｂ）に示すように断続的な（あるいは、点
状の）膜パターンの超微粒子膜３８を描くことができ
る。さらに、マニピュレータによって電子回路部品３６
を回転させれば、図７（ｃ）に示すように環状の膜パタ
ーンの超微粒子膜３９を描くこともできる。従って、上
記バンプ形成装置は、バンプだけでなく、その他の電極
や配線パターン等を描く用途にも用いることができる。
【００３０】つぎに、超微粒子膜のバンプを有する具体
的な電子回路部品について説明する。図８〜図９は超微
粒子膜によってバンプ４２ａ，４２ｂを形成されたＴＡ
Ｂ実装用のＩＣチップ４１とフィルムキャリアテープ４
３のリード４４を示しており、図８（ａ）はマッシュル
ーム形のバンプ４２ａ、図８（ｂ）はストレート形のバ
ンプ４２ｂである。これらのバンプ４２ａ，４２ｂは、
フィルムキャリアテープ４３のリード４４を重ねられ、
加圧加熱することによって図９のようにリード４４と接
合される。このとき、図１０に示すように、加圧力は始
めは徐々に上昇し、最大値に保たれた後、徐々に減圧さ
れてゆくが、従来の電気化学メッキによるＡｕバンプで
は図１０に実線アで示すように大きな加圧力が必要であ
ったのに対し、超微粒子膜によるバンプ４２ａ，４２ｂ
では図１０に破線イで示すように低加圧力で接合できる
ようになる。従って、接合時のエネルギーが低減され
る。
的な電子回路部品について説明する。図８〜図９は超微
粒子膜によってバンプ４２ａ，４２ｂを形成されたＴＡ
Ｂ実装用のＩＣチップ４１とフィルムキャリアテープ４
３のリード４４を示しており、図８（ａ）はマッシュル
ーム形のバンプ４２ａ、図８（ｂ）はストレート形のバ
ンプ４２ｂである。これらのバンプ４２ａ，４２ｂは、
フィルムキャリアテープ４３のリード４４を重ねられ、
加圧加熱することによって図９のようにリード４４と接
合される。このとき、図１０に示すように、加圧力は始
めは徐々に上昇し、最大値に保たれた後、徐々に減圧さ
れてゆくが、従来の電気化学メッキによるＡｕバンプで
は図１０に実線アで示すように大きな加圧力が必要であ
ったのに対し、超微粒子膜によるバンプ４２ａ，４２ｂ
では図１０に破線イで示すように低加圧力で接合できる
ようになる。従って、接合時のエネルギーが低減され
る。
【００３１】図１１〜図１３は本発明の別な実施例であ
って、超微粒子膜によってリード５１にバンプ５２を形
成された転写バンプ方式のフィルムキャリアテープ５３
とＩＣチップ５４を示す。この実施例においては、フィ
ルムキャリアテープ５３のリード５１に設けられたバン
プ５２をＩＣチップ５４の電極パッド５５に重ね、図１
４に示すように、低い加圧力下でバンプ５２を予熱した
後、さらに大きな加圧力下で加熱し、図１３に示すよう
に電極パッド５５にバンプ５２を接合する。ついで、リ
ード５１をフォーミングした後、図１２に示すように、
ＩＣチップ５４を配線基板５６に取り付けると共にリー
ド５１を配線基板５６に半田付けし、封止樹脂５７によ
ってＩＣチップ５４を封止している。この方式でも、バ
ンプ接合時において、従来の電気化学メッキによるＡｕ
バンプでは図１４に実線ウで示すように大きな加圧力が
必要であったのに対し、超微粒子膜によるバンプ５２で
は図１４に破線エで示すように低加圧力で接合できる。
って、超微粒子膜によってリード５１にバンプ５２を形
成された転写バンプ方式のフィルムキャリアテープ５３
とＩＣチップ５４を示す。この実施例においては、フィ
ルムキャリアテープ５３のリード５１に設けられたバン
プ５２をＩＣチップ５４の電極パッド５５に重ね、図１
４に示すように、低い加圧力下でバンプ５２を予熱した
後、さらに大きな加圧力下で加熱し、図１３に示すよう
に電極パッド５５にバンプ５２を接合する。ついで、リ
ード５１をフォーミングした後、図１２に示すように、
ＩＣチップ５４を配線基板５６に取り付けると共にリー
ド５１を配線基板５６に半田付けし、封止樹脂５７によ
ってＩＣチップ５４を封止している。この方式でも、バ
ンプ接合時において、従来の電気化学メッキによるＡｕ
バンプでは図１４に実線ウで示すように大きな加圧力が
必要であったのに対し、超微粒子膜によるバンプ５２で
は図１４に破線エで示すように低加圧力で接合できる。
【００３２】図１５〜図１６は本発明のさらに別な実施
例であって、フリップチップ方式に用いられるバンプ６
１付きのＩＣチップ６２である。このＩＣチップ６２
は、図１６に示すように、配線基板６３の電極パッド６
４の上にフェースダウン実装され、加熱加圧することに
よって超微粒子膜のバンプ６１と電極パッド６４とを接
合される。ついで、封止樹脂６５によって封止される。
例であって、フリップチップ方式に用いられるバンプ６
１付きのＩＣチップ６２である。このＩＣチップ６２
は、図１６に示すように、配線基板６３の電極パッド６
４の上にフェースダウン実装され、加熱加圧することに
よって超微粒子膜のバンプ６１と電極パッド６４とを接
合される。ついで、封止樹脂６５によって封止される。
【００３３】図１７は本発明のさらに別な実施例であっ
て、ＩＣチップ７１と中間配線板７２，７３と配線基板
７４との間をそれぞれ超微粒子膜からなるバンプ７５〜
７７によって接合させたものである。
て、ＩＣチップ７１と中間配線板７２，７３と配線基板
７４との間をそれぞれ超微粒子膜からなるバンプ７５〜
７７によって接合させたものである。
【００３４】図１８は本発明のさらに別な実施例であっ
て、ＩＣチップ（Ｓｉベアチップ）８１を別なＳｉチッ
プ８２の電極パッド８４上に超微粒子膜のバンプ８３に
よって接合し、さらにＳｉチップ８２を超微粒子膜のバ
ンプ８５によって配線基板８６の電極パッド８７の上に
接合（Ｓｉ ｏｎ Ｓｉ接合）させたものである。
て、ＩＣチップ（Ｓｉベアチップ）８１を別なＳｉチッ
プ８２の電極パッド８４上に超微粒子膜のバンプ８３に
よって接合し、さらにＳｉチップ８２を超微粒子膜のバ
ンプ８５によって配線基板８６の電極パッド８７の上に
接合（Ｓｉ ｏｎ Ｓｉ接合）させたものである。
【００３５】図１９は本発明のさらに別な実施例であっ
て、ＩＣパッケージ９１内に封入されているＩＣチップ
９２をリードフレーム９３の上に超微粒子膜のバンプ９
４によってバンプ接合させたものである。
て、ＩＣパッケージ９１内に封入されているＩＣチップ
９２をリードフレーム９３の上に超微粒子膜のバンプ９
４によってバンプ接合させたものである。
【００３６】図２０は本発明のさらに別な実施例であっ
て、ＩＣチップ１０１等を実装されたハイブリッド集積
回路１０２の基板１０３に超微粒子膜からなるバンプ１
０４を設け、このバンプ１０４を配線基板１０５の電極
パッド１０６に接合させることにより、ハイブリッド集
積回路１０２を配線基板１０５の上に実装したものであ
る。
て、ＩＣチップ１０１等を実装されたハイブリッド集積
回路１０２の基板１０３に超微粒子膜からなるバンプ１
０４を設け、このバンプ１０４を配線基板１０５の電極
パッド１０６に接合させることにより、ハイブリッド集
積回路１０２を配線基板１０５の上に実装したものであ
る。
【００３７】
【発明の効果】本発明によれば、硬度の低い軟らかなバ
ンプを製作することができる。従って、小さな加圧力で
バンプを電極パッド等の接合対象箇所に接合させること
ができ、低エネルギー接合が可能になる。特に、電子回
路部品のバンプ数が増加し、バンプ間隔が狭ピッチにな
っても、加圧力の増大を抑えることができる。この結
果、ＩＣチップ等の電子回路部品のクラック等による損
傷を防止でき、電子回路部品の信頼性及び歩留りを向上
させることができる。
ンプを製作することができる。従って、小さな加圧力で
バンプを電極パッド等の接合対象箇所に接合させること
ができ、低エネルギー接合が可能になる。特に、電子回
路部品のバンプ数が増加し、バンプ間隔が狭ピッチにな
っても、加圧力の増大を抑えることができる。この結
果、ＩＣチップ等の電子回路部品のクラック等による損
傷を防止でき、電子回路部品の信頼性及び歩留りを向上
させることができる。
【００３８】しかも、超微粒子膜からなるバンプは、光
を照射することによりバンプの硬度等を調整することも
でき、所望の硬度のバンプを製作することができる。
を照射することによりバンプの硬度等を調整することも
でき、所望の硬度のバンプを製作することができる。
【００３９】また、バンプはドライプロセスによって形
成できるので、ＩＣチップ（ウエハ）等の電子回路部
品を汚染することがなく、クリーンである、公害の原
因物質を出すことがなく、安全性が高い、必要な部分
にだけＡｕ等のバンプ材料を付着させることができ、経
済的である、マスクレスでバンプを形成でき、工程が
簡単になる、インラインで生産可能となるため量産性
が高い、という利点がある。
成できるので、ＩＣチップ（ウエハ）等の電子回路部
品を汚染することがなく、クリーンである、公害の原
因物質を出すことがなく、安全性が高い、必要な部分
にだけＡｕ等のバンプ材料を付着させることができ、経
済的である、マスクレスでバンプを形成でき、工程が
簡単になる、インラインで生産可能となるため量産性
が高い、という利点がある。
【００４０】さらに、ガスデポジション法によれば、バ
ンプの高さや形状等も容易にコントロールでき、均一な
バンプを形成することができる。
ンプの高さや形状等も容易にコントロールでき、均一な
バンプを形成することができる。
【図１】本発明の一実施例にかかるバンプ形成装置を示
す概略構成図である。
す概略構成図である。
【図２】同上の装置によってバンプを製作された電子回
路部品を示す一部破断した正面図である。
路部品を示す一部破断した正面図である。
【図３】本発明の別な実施例にかかるバンプ形成装置を
示す概略構成図である。
示す概略構成図である。
【図４】同上の装置によってバンプを製作された電子回
路部品を示す一部破断した正面図である。
路部品を示す一部破断した正面図である。
【図５】本発明のさらに別な実施例にかかるバンプ形成
装置を示す概略構成図である。
装置を示す概略構成図である。
【図６】同上の装置によってバンプを製作された電子回
路部品を示す一部破断した正面図である。
路部品を示す一部破断した正面図である。
【図７】（ａ）（ｂ）（ｃ）は上記各バンプ形成装置に
よって形成可能な他の膜パターンの数例を示す図であ
る。
よって形成可能な他の膜パターンの数例を示す図であ
る。
【図８】（ａ）（ｂ）は本発明の具体的な実施例であっ
て、いずれもＴＡＢ実装用のチップとリードを示す一部
破断した正面図である。
て、いずれもＴＡＢ実装用のチップとリードを示す一部
破断した正面図である。
【図９】ＴＡＢ実装されたＩＣチップを示す一部破断し
た正面図である。
た正面図である。
【図１０】ＴＡＢ方式によりバンプを接合する場合の加
圧力の変化を示すタイムチャートである。
圧力の変化を示すタイムチャートである。
【図１１】本発明の別な具体的実施例であって、反転バ
ンプ方式のフィルムキャリアテープとＩＣチップを示す
一部破断した正面図である。
ンプ方式のフィルムキャリアテープとＩＣチップを示す
一部破断した正面図である。
【図１２】反転バンプ方式により実装されたＩＣチップ
を示す断面図である。
を示す断面図である。
【図１３】図１２のＸ部を示す一部破断した正面図であ
る。
る。
【図１４】反転バンプ方式によりバンプを接合する場合
の加圧力の変化を示すタイムチャートである。
の加圧力の変化を示すタイムチャートである。
【図１５】本発明のさらに別な具体的実施例であって、
フリップチップ方式のＩＣチップを示す一部破断した正
面図である。
フリップチップ方式のＩＣチップを示す一部破断した正
面図である。
【図１６】フリップチップ方式で実装されたＩＣチップ
を示す正面図である。
を示す正面図である。
【図１７】本発明のさらに別な具体的実施例を示す正面
図である。
図である。
【図１８】本発明のさらに別な具体的実施例を示す一部
破断した斜視図である。
破断した斜視図である。
【図１９】本発明のさらに別な具体的実施例を示す一部
破断した斜視図である。
破断した斜視図である。
【図２０】本発明のさらに別な具体的実施例を示す正面
図である。
図である。
１ 電子回路部品 ２ バンプ ３ バンプ形成装置 ４ 超微粒子生成室 ５ 膜形成室 ６ 搬送管 ４１ ＩＣチップ ４２ａ，４２ｂ バンプ ５１ リード ５２ バンプ ６１ バンプ ６２ ＩＣチップ
Claims (3)
- 【請求項１】 超微粒子を堆積させることによってバン
プを形成された電子回路部品。 - 【請求項２】 ガスデポジション法を用いて超微粒子を
堆積させることによってバンプを形成された電子回路部
品。 - 【請求項３】 前記バンプに光を照射することによりバ
ンプの硬度を変化させた請求項１又は２に記載の電子回
路部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22953891A JP3147424B2 (ja) | 1991-08-15 | 1991-08-15 | 電子回路部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22953891A JP3147424B2 (ja) | 1991-08-15 | 1991-08-15 | 電子回路部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0547771A true JPH0547771A (ja) | 1993-02-26 |
| JP3147424B2 JP3147424B2 (ja) | 2001-03-19 |
Family
ID=16893742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22953891A Expired - Fee Related JP3147424B2 (ja) | 1991-08-15 | 1991-08-15 | 電子回路部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147424B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5746868A (en) * | 1994-07-21 | 1998-05-05 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
| JP2000164531A (ja) * | 1998-11-30 | 2000-06-16 | Toshiba Corp | 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法 |
| US7005047B2 (en) | 2002-04-24 | 2006-02-28 | Canon Kabushiki Kaisha | Film deposition apparatus and film deposition method |
| JP2006131991A (ja) * | 2004-10-05 | 2006-05-25 | Mikuni Kogyo:Kk | 微細金属バンプの形成方法 |
| WO2007114314A1 (ja) * | 2006-03-30 | 2007-10-11 | Kabushiki Kaisha Mikuni Kogyo | 微細金属バンプの形成方法 |
| US7628470B2 (en) | 2005-02-07 | 2009-12-08 | Fujifilm Corporation | Liquid ejection head, method of manufacturing same, and image forming apparatus |
| JP2010109380A (ja) * | 2009-12-25 | 2010-05-13 | Toshiba Corp | 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法 |
-
1991
- 1991-08-15 JP JP22953891A patent/JP3147424B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976393A (en) * | 1994-07-21 | 1999-11-02 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
| US5746868A (en) * | 1994-07-21 | 1998-05-05 | Fujitsu Limited | Method of manufacturing multilayer circuit substrate |
| JP2000164531A (ja) * | 1998-11-30 | 2000-06-16 | Toshiba Corp | 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法 |
| US6538323B1 (en) | 1998-11-30 | 2003-03-25 | Kabushiki Kaisha Toshiba | Semiconductor device having an electrode structure comprising a conductive fine particle film |
| US6933216B2 (en) | 1998-11-30 | 2005-08-23 | Kabushiki Kaisha Toshiba | Fine particle film forming apparatus and method and semiconductor device and manufacturing method for the same |
| JP4564113B2 (ja) * | 1998-11-30 | 2010-10-20 | 株式会社東芝 | 微粒子膜形成方法 |
| US7462380B2 (en) | 2002-04-24 | 2008-12-09 | Canon Kabushiki Kaisha | Film forming method employing sub-electrodes aligned toward target |
| US7005047B2 (en) | 2002-04-24 | 2006-02-28 | Canon Kabushiki Kaisha | Film deposition apparatus and film deposition method |
| JP2006131991A (ja) * | 2004-10-05 | 2006-05-25 | Mikuni Kogyo:Kk | 微細金属バンプの形成方法 |
| US7628470B2 (en) | 2005-02-07 | 2009-12-08 | Fujifilm Corporation | Liquid ejection head, method of manufacturing same, and image forming apparatus |
| US7767574B2 (en) | 2006-03-30 | 2010-08-03 | Kabushiki Kaisha Mikuni Kogyo | Method of forming micro metal bump |
| WO2007114314A1 (ja) * | 2006-03-30 | 2007-10-11 | Kabushiki Kaisha Mikuni Kogyo | 微細金属バンプの形成方法 |
| JP4826924B2 (ja) * | 2006-03-30 | 2011-11-30 | 株式会社みくに工業 | 微細金属バンプの形成方法 |
| JP2010109380A (ja) * | 2009-12-25 | 2010-05-13 | Toshiba Corp | 微粒子膜形成装置・形成方法、ならびに半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3147424B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5976393A (en) | Method of manufacturing multilayer circuit substrate | |
| US8117982B2 (en) | Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold | |
| JP4720438B2 (ja) | フリップチップ接続方法 | |
| JP2000100851A (ja) | 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法 | |
| JPH05503191A (ja) | 導電性ポリマー及び絶縁体を使用したフリツプチツプ技術 | |
| JP2009094545A (ja) | 半導体装置の製造方法 | |
| WO1997018584A1 (fr) | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs | |
| TWI233188B (en) | Quad flat no-lead package structure and manufacturing method thereof | |
| US6153503A (en) | Continuous process for producing solder bumps on electrodes of semiconductor chips | |
| JP3147424B2 (ja) | 電子回路部品 | |
| KR100843632B1 (ko) | 플립칩 실장형 범프, 그 제조방법, 및 비전도성 접착제를이용한 플립칩 접합방법 | |
| US20020197842A1 (en) | Bumping process | |
| JPH07106334A (ja) | 光学半導体装置を光学基板に付着する方法 | |
| AU653945B2 (en) | Attaching integrated circuits to circuit boards | |
| JPH04263462A (ja) | 半導体装置及びその製造方法 | |
| KR970006932B1 (ko) | 반도체장치의 제조방법 및 박막형성장치 | |
| CN114724966A (zh) | 一种可选择性晶圆定向凸点制备方法 | |
| KR100726242B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP4590783B2 (ja) | はんだボールの形成方法 | |
| CN112045329B (zh) | 一种金属基板上植球的倒装焊工艺方法 | |
| JPH07153766A (ja) | ボール状バンプの接合方法及び接合装置 | |
| JP2000349114A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH02165633A (ja) | 半導体装置の製造方法 | |
| JP2000049180A (ja) | 電子部品及び回路モジュールの製造方法、バンプ形成方法、並びに、平坦化チャック | |
| JPH01217936A (ja) | 半導体装置の製造方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |