JPH0547418Y2 - - Google Patents
Info
- Publication number
- JPH0547418Y2 JPH0547418Y2 JP1984188363U JP18836384U JPH0547418Y2 JP H0547418 Y2 JPH0547418 Y2 JP H0547418Y2 JP 1984188363 U JP1984188363 U JP 1984188363U JP 18836384 U JP18836384 U JP 18836384U JP H0547418 Y2 JPH0547418 Y2 JP H0547418Y2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- circuit
- contact pin
- electrical
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000523 sample Substances 0.000 claims description 29
- 238000010586 diagram Methods 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は回路板と回路テスタとの接続確認装置
に関する。
に関する。
一般に市販されているプリント回路板はその品
質を向上するためにしばしば詳細なテストを受け
る。回路板のテストに対する一案は回路テスタ上
に回路板を載置することである。この場合、回路
テスタは、“針のベツド”と呼ばれスプリング上
に配置されたピン状のコネクタ配列を含む接続表
面を具えている。そして回路板に対応したある種
のテンプレートがピン状のコネクタ配列の頂部に
載置されており、該コネクタのいくつかは押下げ
られ、一方ある選択されたコネクタのみが前記テ
ンプレートを貫通する。次に回路板は前記針のベ
ツド上に載置され、そしてピン状のコネクタのう
ち、テンプレートを貫通したものが回路板と回路
テスタとの間を電気的に接触される。一旦電気的
な接触が完成すると、回路テスタは回路板に電気
的信号を与え、そして回路板が正しく機能してい
るかが確認される。
質を向上するためにしばしば詳細なテストを受け
る。回路板のテストに対する一案は回路テスタ上
に回路板を載置することである。この場合、回路
テスタは、“針のベツド”と呼ばれスプリング上
に配置されたピン状のコネクタ配列を含む接続表
面を具えている。そして回路板に対応したある種
のテンプレートがピン状のコネクタ配列の頂部に
載置されており、該コネクタのいくつかは押下げ
られ、一方ある選択されたコネクタのみが前記テ
ンプレートを貫通する。次に回路板は前記針のベ
ツド上に載置され、そしてピン状のコネクタのう
ち、テンプレートを貫通したものが回路板と回路
テスタとの間を電気的に接触される。一旦電気的
な接触が完成すると、回路テスタは回路板に電気
的信号を与え、そして回路板が正しく機能してい
るかが確認される。
ときどき、回路板と回路テスタとの間の正しい
接続が、ある選択された接触点では確定されない
ことがある。この現象が起つたとき回路テスタ
は、回路板に正しく電気信号を供給することがで
きず、すなわちそれは回路板に欠陥があるという
不正確な決定をする。この誤認操作を防ぐため
に、回路板と回路テスタとの間の電気的な接続を
確認する装置の実現が要望されていた。
接続が、ある選択された接触点では確定されない
ことがある。この現象が起つたとき回路テスタ
は、回路板に正しく電気信号を供給することがで
きず、すなわちそれは回路板に欠陥があるという
不正確な決定をする。この誤認操作を防ぐため
に、回路板と回路テスタとの間の電気的な接続を
確認する装置の実現が要望されていた。
電気的な接続を確認する一つの方法は、回路板
上の接触点に第1電気的プローブを置き、そして
第2電気的プローブを回路テスタ上の接触ピン上
に置くことである。これら2つのプローブ間のイ
ンピーダンスが測定され、その測定値から電気的
接触が達成されているか否かが決定される。しか
しながらこの方法は、操作者が回路板上の接触点
とこれに対応する回路テスタ内の接触ピンとを探
知するために無駄な時間を浪費する。しかも、一
度特定の接触点とこれに対応する接触ピンとが見
つかると、第1および第2プローブは、これらが
電気的に結合されているか否かを決定するために
これらの選択された接触点と接触ピンとに同時に
接続されることが必要である。
上の接触点に第1電気的プローブを置き、そして
第2電気的プローブを回路テスタ上の接触ピン上
に置くことである。これら2つのプローブ間のイ
ンピーダンスが測定され、その測定値から電気的
接触が達成されているか否かが決定される。しか
しながらこの方法は、操作者が回路板上の接触点
とこれに対応する回路テスタ内の接触ピンとを探
知するために無駄な時間を浪費する。しかも、一
度特定の接触点とこれに対応する接触ピンとが見
つかると、第1および第2プローブは、これらが
電気的に結合されているか否かを決定するために
これらの選択された接触点と接触ピンとに同時に
接続されることが必要である。
本考案は上述の2個のプローブによる複雑な操
作や欠点を除去するためになされたものである。
作や欠点を除去するためになされたものである。
本考案の一実施例によれば、回路板上の第1接
触点と回路テスタ上の第1接触ピンとの間の電気
的結合を確認するための装置が与えられる。回路
テスタ内において、サンプルおよびホールド回路
例えば“1”の捕獲器は第1接触ビンに電気的に
結合される。先ず前記サンプルおよびホールド回
路は第1の電圧信号に初期化される。次に第2電
圧信号を有する電気的プローブは回路板における
前記第1接触点を含む複数の接触ピンを横切つて
移動される。もし、第1接触点が第1接触ピンに
電気的に結合されていると、第3の電圧信号が前
記サンプルおよびホールド回路の出力端に現わ
れ、それが保持される。これに対して、これらが
電気的に結合していないとき、第1電圧信号がサ
ンプルおよびホールド回路を再初期化し、そし
て、次の第2接触ピンに電気的に結合することに
より、第2接触点と第2接触ピンとの電気的結合
がテストされる。
触点と回路テスタ上の第1接触ピンとの間の電気
的結合を確認するための装置が与えられる。回路
テスタ内において、サンプルおよびホールド回路
例えば“1”の捕獲器は第1接触ビンに電気的に
結合される。先ず前記サンプルおよびホールド回
路は第1の電圧信号に初期化される。次に第2電
圧信号を有する電気的プローブは回路板における
前記第1接触点を含む複数の接触ピンを横切つて
移動される。もし、第1接触点が第1接触ピンに
電気的に結合されていると、第3の電圧信号が前
記サンプルおよびホールド回路の出力端に現わ
れ、それが保持される。これに対して、これらが
電気的に結合していないとき、第1電圧信号がサ
ンプルおよびホールド回路を再初期化し、そし
て、次の第2接触ピンに電気的に結合することに
より、第2接触点と第2接触ピンとの電気的結合
がテストされる。
第2図は一連の接触ピン21によつて形成され
た“針のベツド”を有する回路テスタ20を示す
模形図である。回路板10は前記接触ピン21上
に載置されている。一連の接触点例えばIC素子
12における一連の電気的なリード線13は、一
連の電気的ノード22において接触ピン21に結
合する。前記接触ピン21のうちの第1の接触ピ
ンが電気的リード線13のうちの第1リード線と
電気的に結合しているか否かを決定するために、
回路テスタ20は接触ピン21からその第1接触
ピンを選択する。
た“針のベツド”を有する回路テスタ20を示す
模形図である。回路板10は前記接触ピン21上
に載置されている。一連の接触点例えばIC素子
12における一連の電気的なリード線13は、一
連の電気的ノード22において接触ピン21に結
合する。前記接触ピン21のうちの第1の接触ピ
ンが電気的リード線13のうちの第1リード線と
電気的に結合しているか否かを決定するために、
回路テスタ20は接触ピン21からその第1接触
ピンを選択する。
第3図は本考案に含まれ、その一実施例による
信号捕獲器(キヤツチヤー)として使用される
JKフリツプフロツプを示す電気的回路図である。
ここで前記回路テスタ20内の第1接触ピンは増
幅器36を経てフリツプフロツプ30のJ入力端
に電気的に結合される。フリツプフロツプ30は
サンプルおよびホールド回路としての機能をも
つ。サンプルおよびホールド回路はその出力が第
1電圧信号に初期化される回路である。次にサン
プルおよびホールド回路は入力信号を周期的にサ
ンプルする。もし第2電圧信号がJ入力端にある
ならば、該サンプルおよびホールド回路の出力3
1が第3電圧信号に変化する。そして前記サンプ
ルおよびホールド回路は、それが第1電圧信号に
再初期化されるまで、J入力端の電圧値には関係
なしに第3電圧信号を保持する。
信号捕獲器(キヤツチヤー)として使用される
JKフリツプフロツプを示す電気的回路図である。
ここで前記回路テスタ20内の第1接触ピンは増
幅器36を経てフリツプフロツプ30のJ入力端
に電気的に結合される。フリツプフロツプ30は
サンプルおよびホールド回路としての機能をも
つ。サンプルおよびホールド回路はその出力が第
1電圧信号に初期化される回路である。次にサン
プルおよびホールド回路は入力信号を周期的にサ
ンプルする。もし第2電圧信号がJ入力端にある
ならば、該サンプルおよびホールド回路の出力3
1が第3電圧信号に変化する。そして前記サンプ
ルおよびホールド回路は、それが第1電圧信号に
再初期化されるまで、J入力端の電圧値には関係
なしに第3電圧信号を保持する。
フリツプフロツプ30は“1”の捕獲器として
知られている特殊のサンプルおよびホールド回路
である。“1”の捕獲器は、第1電圧信号が論理
0例えば0ボルトであり、そして第2電圧信号お
よび第3電圧信号が論理1例えば5ボルトである
サンプルおよびホールド回路である。フリツプフ
ロツプ30はクリア入力端(CLR)37への信
号により論理0に初期化されるQ出力端31を有
する。K入力端33は例えば0ボルトに保持され
ている接地点に接続される。
知られている特殊のサンプルおよびホールド回路
である。“1”の捕獲器は、第1電圧信号が論理
0例えば0ボルトであり、そして第2電圧信号お
よび第3電圧信号が論理1例えば5ボルトである
サンプルおよびホールド回路である。フリツプフ
ロツプ30はクリア入力端(CLR)37への信
号により論理0に初期化されるQ出力端31を有
する。K入力端33は例えば0ボルトに保持され
ている接地点に接続される。
第1図に示すように、電気的プローブ14は
IC素子12のリード線13を横切つて移動する
(例えば矢印15の方向)ことによつて電気的リ
ード線13のそれぞれに一時的に結合される。プ
ローブ14は線16を介して電圧源17に電気的
に接続されることにより、例えば0.3ボルトの電
圧に付勢される。プローブ14が各リード線13
に接触している第1周期の時間に、電気的リード
線13の各リード線は0.3ボルトに上昇される。
IC素子12のリード線13を横切つて移動する
(例えば矢印15の方向)ことによつて電気的リ
ード線13のそれぞれに一時的に結合される。プ
ローブ14は線16を介して電圧源17に電気的
に接続されることにより、例えば0.3ボルトの電
圧に付勢される。プローブ14が各リード線13
に接触している第1周期の時間に、電気的リード
線13の各リード線は0.3ボルトに上昇される。
もし、接触ピン21の第1接触ピンが電気的リ
ード線13の第1リード線に電気的に接触し、そ
して第1周期の間プローブ14がその第1リード
線に接触したとき、増幅器36は入力端34を論
理1に上昇させる。クロツク源35は、この第1
周期中に少なくとも一つのクロツクパルスがフリ
ツプフロツプ30に到達するのを確実にするのに
十分な周波数(例えば2MHz)のクロツクパルス
を発生する。この第1周期中でフリツプフロツプ
30がクロツクパルスを受信すると、フリツプフ
ロツプ30はそのJ入力端34上の論理1信号を
検出し、そして出力端31上に論理1信号を送り
だす。出力31はその後回路テスタ20または操
作者によつて再初期化されるまで論理1信号に保
持される。もし、第1の接触ピンが第1リード線
に電気的に結合していないときには、増幅器36
は入力端を論理1信号に上昇させず、そして出力
端31は論理0信号に残つたままである。
ード線13の第1リード線に電気的に接触し、そ
して第1周期の間プローブ14がその第1リード
線に接触したとき、増幅器36は入力端34を論
理1に上昇させる。クロツク源35は、この第1
周期中に少なくとも一つのクロツクパルスがフリ
ツプフロツプ30に到達するのを確実にするのに
十分な周波数(例えば2MHz)のクロツクパルス
を発生する。この第1周期中でフリツプフロツプ
30がクロツクパルスを受信すると、フリツプフ
ロツプ30はそのJ入力端34上の論理1信号を
検出し、そして出力端31上に論理1信号を送り
だす。出力31はその後回路テスタ20または操
作者によつて再初期化されるまで論理1信号に保
持される。もし、第1の接触ピンが第1リード線
に電気的に結合していないときには、増幅器36
は入力端を論理1信号に上昇させず、そして出力
端31は論理0信号に残つたままである。
前述のようにサンプルおよびホールド回路に対
しての“1”の捕獲器を使用した場合を仮定し
た。なお、サンプルおよびホールド回路としては
他の形例えば“0”の捕獲器を使用してもよく、
そのとき第1電圧信号が論理1信号で、第2、第
3の電圧信号は論理0信号である。
しての“1”の捕獲器を使用した場合を仮定し
た。なお、サンプルおよびホールド回路としては
他の形例えば“0”の捕獲器を使用してもよく、
そのとき第1電圧信号が論理1信号で、第2、第
3の電圧信号は論理0信号である。
更には、サンプルおよびホールド回路の複数個
を一度に使用することもできる。例えば、接触ピ
ン21の第2接触ピンが第2捕獲器に結合されて
もよい。この場合には、プローブ14が電気的リ
ード線13を横切つて移動したとき、第2捕獲器
は第2接触ピンが電気的リード線13の第2リー
ド線に電気的に結合しているかどうかを同時に確
認する。
を一度に使用することもできる。例えば、接触ピ
ン21の第2接触ピンが第2捕獲器に結合されて
もよい。この場合には、プローブ14が電気的リ
ード線13を横切つて移動したとき、第2捕獲器
は第2接触ピンが電気的リード線13の第2リー
ド線に電気的に結合しているかどうかを同時に確
認する。
第1図は回路基板と、その上のIC素子と、本
考案に含まれる電気的プローブとを示す概略図、
第2図は第1図の側面図で、回路基板と、該回路
基板のIC素子と、IC素子の電気的リード線と、
本考案に含まれる回路テスタと、該回路テスタの
“針のベツド”を形成する一連の接触ピンとを示
す側面図、第3図は本考案に含まれる、“1”の
捕獲器(キヤツチヤー)として使用されるJKフ
リツプフロツプの電気的回路図である。 10……回路板、12……IC素子、13……
リード線、14……プローブ、17……電圧源、
20……回路テスター、21……接触ピン、30
……サンプルおよびホールド回路、34……増幅
器、35……クロツク源。
考案に含まれる電気的プローブとを示す概略図、
第2図は第1図の側面図で、回路基板と、該回路
基板のIC素子と、IC素子の電気的リード線と、
本考案に含まれる回路テスタと、該回路テスタの
“針のベツド”を形成する一連の接触ピンとを示
す側面図、第3図は本考案に含まれる、“1”の
捕獲器(キヤツチヤー)として使用されるJKフ
リツプフロツプの電気的回路図である。 10……回路板、12……IC素子、13……
リード線、14……プローブ、17……電圧源、
20……回路テスター、21……接触ピン、30
……サンプルおよびホールド回路、34……増幅
器、35……クロツク源。
Claims (1)
- 【実用新案登録請求の範囲】 (1) スプリングで支持された複数個の接触ピンが
配列された接続表面を有する回路テスタと、前
記接続表面に回路板を載置して、前記回路板に
おける特定の接触点と前記接触ピンとを一時的
に接触させる接触手段と、電圧源に接続される
と共に、前記接触点に接触され、前記接触され
た接触点と接触ピンにおける電圧を一時的に変
更するプローブ手段と、前記回路テスタ内で前
記接触ピンに接続されて前記接触ピンにおける
電圧を検出すると共に、前記接触点と接触ピン
とが電気的に接触しているときには第1電圧を
記憶し、非接触のときには第2電圧を記憶する
記憶手段とより成り、前記第1、第2電圧の区
別により回路板の特定接触点と回路テスタとの
接続を確認する装置。 (2) 前記記憶手段は各接触ピンにそれぞれ接続さ
れている実用新案登録請求の範囲第1項に記載
の装置。 (3) 前記記憶手段はJKフリツプフロツプで構成
される実用新案登録請求の範囲第1項に記載の
装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US560474 | 1983-12-12 | ||
US06/560,474 US4563636A (en) | 1983-12-12 | 1983-12-12 | Connection verification between circuit board and circuit tester |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60107773U JPS60107773U (ja) | 1985-07-22 |
JPH0547418Y2 true JPH0547418Y2 (ja) | 1993-12-14 |
Family
ID=24237968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1984188363U Granted JPS60107773U (ja) | 1983-12-12 | 1984-12-12 | 回路板と回路テスターとの接続確認装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4563636A (ja) |
JP (1) | JPS60107773U (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2676282A1 (fr) * | 1991-05-06 | 1992-11-13 | Neill Andre O | Testeur operatoire de controle de cablage manuel. |
US5436554A (en) * | 1992-09-04 | 1995-07-25 | Decker, Jr.; Harold J. | Computer controlled cable tester |
KR0131389B1 (ko) * | 1994-09-27 | 1998-04-14 | 황인길 | 비지에이 반도체패키지의 와이어본딩 검사방법 |
US6160405A (en) * | 1998-03-30 | 2000-12-12 | Jovial Test Equipment, Inc. | Method and apparatus for remotely changing signal characteristics of a signal generator |
US6204677B1 (en) * | 1998-09-22 | 2001-03-20 | Mosel Vitelic, Inc. | Contact pressure jig for signal analysis |
JP2002033363A (ja) * | 2000-07-19 | 2002-01-31 | Hitachi Ltd | 半導体ウエハ、半導体チップ、および半導体装置の製造方法 |
CN100489549C (zh) * | 2005-08-26 | 2009-05-20 | 鸿富锦精密工业(深圳)有限公司 | 导线短/开路测试装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5746877B2 (ja) * | 1976-01-20 | 1982-10-06 | ||
JPS5752673B2 (ja) * | 1973-09-24 | 1982-11-09 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3792349A (en) * | 1972-10-25 | 1974-02-12 | Honeywell Inf Systems | Dual channel, dual potential open-circuit test apparatus |
US3867692A (en) * | 1973-08-02 | 1975-02-18 | Henry Esch | Multiple cable conductor identification apparatus |
US4074188A (en) * | 1975-08-01 | 1978-02-14 | Testline Instruments, Inc. | Low impedance fault detection system and method |
JPS5746877U (ja) * | 1980-08-29 | 1982-03-16 | ||
JPS5752673U (ja) * | 1980-09-10 | 1982-03-26 |
-
1983
- 1983-12-12 US US06/560,474 patent/US4563636A/en not_active Expired - Lifetime
-
1984
- 1984-12-12 JP JP1984188363U patent/JPS60107773U/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5752673B2 (ja) * | 1973-09-24 | 1982-11-09 | ||
JPS5746877B2 (ja) * | 1976-01-20 | 1982-10-06 |
Also Published As
Publication number | Publication date |
---|---|
US4563636A (en) | 1986-01-07 |
JPS60107773U (ja) | 1985-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1235527A (en) | Circuit testing apparatus | |
US5266901A (en) | Apparatus and method for resistive detection and waveform analysis of interconenction networks | |
EP0573159A2 (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
KR100512218B1 (ko) | 검사 장치 | |
KR20030001420A (ko) | 집적 회로 웨이퍼와 웨이퍼 테스터 사이의 신호 경로를테스트하기 위한 방법 및 장치 | |
US5625292A (en) | System for measuring the integrity of an electrical contact | |
DE10350859A1 (de) | Sondenbasierten Informationsspeicher für Sonden, die zur Leerlauferfassung bei einem schaltungsinternen Testen verwendet werden | |
EP0342784A2 (en) | Program controlled in-circuit test of analog to digital converters | |
JPH0547418Y2 (ja) | ||
US5399975A (en) | Method of testing continuity of a connection between an integrated circuit and a printed circuit board by current probing integrated circuit | |
US5019771A (en) | Contact sensing for integrated circuit testing | |
US4290015A (en) | Electrical validator for a printed circuit board test fixture and a method of validation thereof | |
US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
EP0431034B1 (en) | Circuit testing | |
KR100311955B1 (ko) | 전자회로의기능테스트장치및방법 | |
JPH01501968A (ja) | 3状態回路試験能力を備えたコンピュータ援用プローブ | |
JP2767291B2 (ja) | 検査装置 | |
JPS61209361A (ja) | 静電容量の測定方法 | |
JPH0475469B2 (ja) | ||
JP4490005B2 (ja) | プリント回路板の試験方法及び試験装置 | |
JP3271605B2 (ja) | プリント基板の半田付け不良検出装置 | |
JPS5855766Y2 (ja) | プロ−ブカ−ド | |
JPH1082U (ja) | ピンカードデータ自動取得装置用パフォーマンスボード。 | |
JP2526252B2 (ja) | 半導体素子の信頼性試験方法 |