JPH054522U - Ｍｏｓ型ｆｅｔのゲート構造 - Google Patents

Ｍｏｓ型ｆｅｔのゲート構造

Info

Publication number
JPH054522U
JPH054522U JP4947891U JP4947891U JPH054522U JP H054522 U JPH054522 U JP H054522U JP 4947891 U JP4947891 U JP 4947891U JP 4947891 U JP4947891 U JP 4947891U JP H054522 U JPH054522 U JP H054522U
Authority
JP
Japan
Prior art keywords
refractory metal
layer
gate structure
insulating film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4947891U
Other languages
English (en)
Inventor
和徳 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP4947891U priority Critical patent/JPH054522U/ja
Publication of JPH054522U publication Critical patent/JPH054522U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 高周波で動作させるために高融点金属層（１
４）を使用するＭＯＳ型ＦＥＴのゲート構造において、
耐薬品性、耐熱性、耐酸化性を向上させ、高信頼性のＭ
ＯＳ型ＦＥＴを製造する。 【構成】 シリコン半導体基板（１１）上に形成された
ゲート絶縁膜（１２）と、該ゲート絶縁膜（１２）上に
多結晶シリコン層（１３）、高融点金属層（１４）、高
融点金属シリサイド層（１５）を積層し、高融点金属層
（１４）の側壁部を高融点金属シリサイド層（１６）で
被覆する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、ＭＯＳ型ＦＥＴのゲート構造に関し、特に高周波帯域で動作するＭ ＯＳ型ＦＥＴのゲート構造に関する。
【０００２】
【従来の技術】
図４は従来例に係るＭＯＳ型ＦＥＴのゲート構造を示す断面図である。同図に おいて、（１）はシリコン半導体基板であり、シリコン半導体基板（１）上には 、酸化膜からなるゲート絶縁膜（２）が設けられている。シリコン半導体基板（ １）上のゲート領域となる部分の上方のゲート絶縁膜（２）上には、多結晶シリ コン層（３）、高融点金属層（４）、高融点金属シリサイド層（５）をこの順に 積層してなるゲート電極（６）が設けられている。
【０００３】 このＭＯＳ型ＦＥＴのゲート構造によれば、ゲート電極（６）の材質に高融点 金属層（４）を使用しているので、ゲート抵抗を低減し、ＶＨＦ帯域以上の高周 波帯域での良好な高周波特性を得ることができる。また、ゲート絶縁膜（２）上 には多結晶シリコン層（３）が設けられているので、製造時の熱処理工程におい て高融点金属がゲート絶縁膜（２）中に拡散するのを抑制し、ゲート絶縁膜（２ ）の耐圧向上を画ることができる。
【０００４】 さらに、高融点金属（３）上には高融点金属シリサイド層（４）が設けられて いるので耐薬品性、耐熱性、耐酸化性を向上させることができる。 なお斯上したＭＯＳ型ＦＥＴのゲート構造は特開昭６２−４７１６０号公報（ Ｈ０１Ｌ ２９／７８）等で公知である。
【０００５】
【考案が解決しようとする課題】
しかしながら、高融点金属（４）の側壁部が露出しているために、この部分に おいては耐薬品性、耐熱性、耐酸化性が劣るという欠点があった。 このため、ＭＯＳ型ＦＥＴの信頼性を向上することができなかった。
【０００６】
【課題を解決するための手段】
本考案は、斯上した従来の問題点に鑑みてなされたものであり、一導電型の半 導体基板上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に少なくとも多結晶 シリコン層、高融点金属層、高融点金属シリサイド層をこの順に積層してなるゲ ート電極を具備するＭＯＳ型ＦＥＴのゲート構造において、前記高融点金属層の 側壁部を高融点金属シリサイド層または多結晶シリコン層で被覆することにより 、従来の問題点を解決したＭＯＳ型ＦＥＴのゲート構造を提供するものである。
【０００７】
【作用】
上述した手段によれば、高融点金属層の側壁部は高融点金属シリサイド層また は多結晶シリコン層で被覆されているので、ゲート電極全体として耐薬品性、耐 熱性、耐酸化性を向上することができ、信頼性を大幅に高めた高周波ＭＯＳ型Ｆ ＥＴの構造が可能となる。
【０００８】
【実施例】
次に本考案の実施例に係るＭＯＳ型ＦＥＴのゲート構造について説明する。 図１は本考案の第１の実施例に係るＭＯＳ型ＦＥＴのゲート構造を示す断面図 である。同図において、（１１）はシリコン半導体基板であり、シリコン半導体 基板（１１）上には、酸化膜からなるゲート絶縁膜（１２）が設けられている。 シリコン半導体基板（１１）上のゲート領域となる部分の上方のゲート絶縁膜（ １２）上には、多結晶シリコン層（１３）、高融点金属層（１４）、高融点金属 シリサイド層（１５）をこの順に積層し、さらに高融点金属層（１４）の側壁部 を被覆する高融点金属シリサイド層（１６）を設けたゲート電極（１７）が形成 されている。
【０００９】 高融点金属層（１４）は、例えばモリブデン（Ｍｏ）、チタン（Ｔｉ）、タン タル（Ｔａ）、タングステン（Ｗ）のような低抵抗の高融点金属で形成される。 高融点金属シリサイド層（１５）（１６）は例えばモリブデンシリサイド（Ｍ ｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2 ）、タングステンシリサイド（ＷＳｉ2）によって形成される。
【００１０】 このＭＯＳ型ＦＥＴのゲート構造によれば、高融点金属層（１４）の側壁部は 高融点金属シリサイド層（１６）で被覆されているので耐薬品性、耐熱性、耐酸 化性の向上を画ることが可能となる。 また、この高融点金属シリサイド層（１６）はゲート絶縁膜（１２）上に多結 晶シリコン層（１３）を介して設けることにより、その後の熱処理工程において 高融点金属シリサイド層（１６）中の高融点金属がゲート絶縁膜（１２）中に拡 散して種々の悪影響を及ぼすことを防止することができる。
【００１１】 なお高融点金属シリサイド層（１６）は、例えば以下の方法によって形成する ことができる。 まず図４に示す従来のゲート構造を形成した後に、高融点金属シリサイド層（ １５）上のレジストパターンを除去しない状態で、高融点金属シリサイド層（１ ５）及び高融点金属（１４）を選択的にエッチングして多結晶シリコン層（１３ ）よりも内側に後退させる。そして、レジストパターンを除去した後に高融点金 属シリサイドをスパッタリング法等によって全面に堆積し、かかる高融点金属シ リサイドを等方性エッチングすることにより高融点金属（１４）の側壁部に高融 点金属シリサイド層（１６）を形成する。
【００１２】 図２は本考案の第２の実施例に係るＭＯＳ型ＦＥＴのゲート構造を示す断面図 である。同図に示すゲート構造は、多結晶シリコン層（１３）と高融点金属層（ １４）の間に高融点金属シリサイド層（１８）を介在させることにより、さらに 高周波特製の向上を画るものであるが、この構造においても高融点金属（１４） の側壁部を高融点金属シリサイド層（１６）で被覆することにより、同様な効果 を得ることができることは明らかである。
【００１３】 図３は本考案の第３の実施例に係るＭＯＳ型ＦＥＴのゲート構造を示す断面図 である。この構造の特徴は、高融点金属（１４）の側壁部を多結晶シリコン層（ １９）で被覆している点であり、耐薬品性、耐熱性、耐酸化性について高融点金 属シリサイド層（１８）で被覆する場合と同様な効果が得られるものである。も っとも、多結晶シリコン層（１９）にはリンが多量にドープされて低抵抗化がな されてはいるが、高融点金属シリサイド層（１８）と比べると比抵抗は高い。
【００１４】 しかし、この多結晶シリコン層（１９）は高融点金属シリサイド層（１８）と は異なり、ゲート絶縁膜（１２）上に接して形成されているので、図１又は図２ に示す構造に比べて容易に製造できる利点がある。すなわち、図４に示す従来の ゲート構造を形成した後に、高融点金属シリサイド層（１５）上のレジストパタ ーンを除去し、多結晶シリコンを減圧ＣＶＤ法等によって堆積し、かかる多結晶 シリコンに異方性エッチング処理を施し、高融点金属（１４）の側壁部に多結晶 シリコン層（１９）を形成する。
【００１５】
【考案の効果】
以上説明したように、本考案に係るＭＯＳ型ＦＥＴのゲート構造によれば高融 点金属層（１４）の側壁部を高融点金属シリサイド層（１８）又は多結晶シリコ ン層（１９）で被覆しているので、耐薬品性、耐熱性、耐酸化性を大幅に向上さ せ、その結果高信頼性のＭＯＳ型ＦＥＴを製造することが可能となる。
【図面の簡単な説明】
【図１】本考案の第１の実施例に係るＭＯＳ型ＦＥＴの
ゲート構造を示す断面図である。
【図２】本考案の第２の実施例に係るＭＯＳ型ＦＥＴの
ゲート構造を示す断面図である。
【図３】本考案の第３の実施例に係るＭＯＳ型ＦＥＴの
ゲート構造を示す断面図である。
【図４】従来例に係るＭＯＳ型ＦＥＴのゲート構造を示
す断面図である。

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項１】 一導電型の半導体基板上に形成されたゲ
    ート絶縁膜と、該ゲート絶縁膜上に少なくとも多結晶シ
    リコン層、高融点金属層、高融点金属シリサイド層をこ
    の順に積層してなるゲート電極を具備するＭＯＳ型ＦＥ
    Ｔのゲート構造において、前記高融点金属層の側壁部を
    高融点金属シリサイド層で被覆することを特徴とするＭ
    ＯＳ型ＦＥＴのゲート構造。
  2. 【請求項２】 一導電型の半導体基板上に形成されたゲ
    ート絶縁膜と、該ゲート絶縁膜上に少なくとも多結晶シ
    リコン層、高融点金属層、高融点金属シリサイド層をこ
    の順に積層してなるゲート電極を具備するＭＯＳ型ＦＥ
    Ｔのゲート構造において、前記高融点金属層の側壁部を
    多結晶シリコン層で被覆することを特徴とするＭＯＳ型
    ＦＥＴのゲート構造。
JP4947891U 1991-06-27 1991-06-27 Ｍｏｓ型ｆｅｔのゲート構造 Pending JPH054522U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4947891U JPH054522U (ja) 1991-06-27 1991-06-27 Ｍｏｓ型ｆｅｔのゲート構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4947891U JPH054522U (ja) 1991-06-27 1991-06-27 Ｍｏｓ型ｆｅｔのゲート構造

Publications (1)

Publication Number Publication Date
JPH054522U true JPH054522U (ja) 1993-01-22

Family

ID=12832268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4947891U Pending JPH054522U (ja) 1991-06-27 1991-06-27 Ｍｏｓ型ｆｅｔのゲート構造

Country Status (1)

Country Link
JP (1) JPH054522U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177316A (ja) * 2007-01-18 2008-07-31 Toshiba Corp 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61134072A (ja) * 1984-12-05 1986-06-21 Toshiba Corp Ｍｏｓ型ｆｅｔのゲ−ト構造
JPH0230184A (ja) * 1988-07-19 1990-01-31 Seiko Epson Corp Ｍｉｓ型半導体集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61134072A (ja) * 1984-12-05 1986-06-21 Toshiba Corp Ｍｏｓ型ｆｅｔのゲ−ト構造
JPH0230184A (ja) * 1988-07-19 1990-01-31 Seiko Epson Corp Ｍｉｓ型半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008177316A (ja) * 2007-01-18 2008-07-31 Toshiba Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US5753546A (en) Method for fabricating metal oxide field effect transistors
JP3219909B2 (ja) 半導体装置の製造方法
JPH02273934A (ja) 半導体素子およびその製造方法
JPH05206451A (ja) Ｍｏｓｆｅｔおよびその製造方法
JP2944903B2 (ja) 電界効果型トランジスタの製造方法
JP2684978B2 (ja) 半導体装置
JP2695014B2 (ja) Ｍｏｓ型半導体装置
JPH06318562A (ja) 半導体装置およびその製造方法
JPH0697693B2 (ja) Ｍｏｓ型ｆｅｔのゲート構造の製造方法
JPH11251527A (ja) 半導体装置及びその製造方法
JP2000021985A (ja) 半導体装置のコンタクトホ―ル製造方法
JPH054522U (ja) Ｍｏｓ型ｆｅｔのゲート構造
JP3163761B2 (ja) 集積回路装置
JPH0254960A (ja) 半導体装置の製造方法
JP2550590B2 (ja) 半導体装置の製造方法
JPH02194554A (ja) 半導体装置の製造方法
JP3123995B2 (ja) 半導体装置およびその製造方法
US5817570A (en) Semiconductor structure for an MOS transistor and method for fabricating the semiconductor structure
JP3271090B2 (ja) 半導体装置の製法
JP2000340645A (ja) 半導体装置及びその製造方法
JPH11111921A (ja) 半導体装置
JP3216279B2 (ja) 半導体記憶装置及びその製造方法
JP2709200B2 (ja) 半導体装置の製造方法
JPS5823745B2 (ja) Ｍｏｓ ガタシユウセキカイロソウチノ セイゾウホウホウ
JP3182168B2 (ja) 半導体装置の製造方法及び半導体装置