JPH0540510A

JPH0540510A - 制御装置

Info

Publication number: JPH0540510A
Application number: JP19812091A
Authority: JP
Inventors: Sadahiro Kimura; 禎宏木村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-08-07
Filing date: 1991-08-07
Publication date: 1993-02-19

Abstract

(57)【要約】【目的】実行用ＣＰＵが誤動作すると極力短い時間内
に制御対象を停止でき、誤動作の検出が不要なときは実
行用ＣＰＵの演算処理を高速に行なえるようにする。【構成】プログラムを実行する実行用ＣＰＵ（１１
Ａ）と、第１モード、第２モードで動作可能な監視用Ｃ
ＰＵ（１１Ｂ）と、監視用ＣＰＵ（１１Ｂ）の動作を第
１モードと第２モードの間で切り換える制御回路（１
５）を設ける。監視用ＣＰＵ（１１Ｂ）は、第１モード
では実行用ＣＰＵ（１１Ａ）を監視し、誤動作を検出す
ると実行用ＣＰＵ（１１Ａ）の動作を停止させる。第２
モードでは、共有メモリ（１９）を介して実行用ＣＰＵ
（１１Ａ）の演算処理を補助する。【効果】実行用ＣＰＵが誤動作すると極力短い時間内
に制御対象を停止できる。誤動作の検出が不要なとき
は、実行用ＣＰＵの演算処理を高速に行なえる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、制御装置に関し、さ
らに詳しく言えば、実行用ＣＰＵの動作を監視する監視
用ＣＰＵを備えた制御装置に関する。

【０００２】

【従来の技術】図７は、従来の工作機械用の数値制御装
置の一例のＣＰＵバスを示すブロック図である。従来の
数値制御装置（６０）は、プログラムを実行し数値制御
装置（６０）全体を制御する実行用ＣＰＵ（６１）と、
プログラムやデータを記憶するメモリ（６２）と、実行
用ＣＰＵ（６１）により制御されるＩ／Ｏ装置の一つで
あるウォッチドッグタイマ（６３）と、実行用ＣＰＵ
（６１）がアドレス線に出力するアドレス信号に応じて
アクセスする対象を振り分けるアドレスデコーダ（６
４）とを備えている。

【０００３】ウォッチドッグタイマ（６３）は、実行用
ＣＰＵ（６１）の動作の異常を検出するために、所定の
スキャンタイム毎にフラグの状態をハードウェアで監視
する装置である。実行用ＣＰＵ（６１）は、ウォッチド
ッグタイマ（６３）のフラグを１スキャンが終了する毎
にリセットする。実行用ＣＰＵ（６１）が何らかの外部
または内部の異常により誤動作して、所定のスキャンタ
イム内にウォッチドッグタイマ（６３）のフラグがリセ
ットされないと、ウォッチドッグタイマ（６３）は実行
用ＣＰＵ（６１）の動作が異常であると判定する。

【０００４】したがって、上記従来の数値制御装置（６
０）では、実行用ＣＰＵ（６１）が誤動作した時のスキ
ャンが終了するまでその誤動作を検出することができ
ず、誤動作の検出が遅れる問題がある。

【０００５】実行用ＣＰＵの誤動作を迅速に検出する技
術として、特開昭６３−５４３９号公報に開示された技
術がある。この技術は、実行用ＣＰＵと２台以上の監視
用ＣＰＵからなる多重化システムにおいて、監視用ＣＰ
Ｕの出力信号と実行用ＣＰＵの出力信号を比較すること
によりこれらのＣＰＵを常に監視し、いずれかのＣＰＵ
が誤動作したことを検出すると、誤動作したＣＰＵを切
り放して処理を続行するようにしたものである。

【０００６】この技術によれば、ＣＰＵによって他のＣ
ＰＵの動作を常に監視するので、誤動作があればその時
点で直ちに検出される。このため、ウォッチドッグタイ
マ（６３）により誤動作を検出する場合よりも短い時間
でＣＰＵの誤動作を検出することができる。

【０００７】

【発明が解決しようとする課題】ウォッチドッグタイマ
（６３）を用いた従来の数値制御装置（６０）では、上
述したように、実行用ＣＰＵ（６１）の誤動作を即座に
検出できず、最悪の場合、１スキャンタイムだけ検出が
遅れる。このため、制御対象である工作機械が誤動作す
る恐れがあり、さらに、場合によってはオペレータに危
害を及ぼす恐れがある問題がある。

【０００８】また、誤動作検出のために実行用ＣＰＵ
（６１）のソフトウェア資源を使用するため、実行用Ｃ
ＰＵ（６１）が工作機械の制御に必要な演算処理に専念
できず、演算処理が遅くなる問題がある。

【０００９】特開昭６３−５４３９号公報に記載の多重
化システムは、一つのＣＰＵに故障が生じてもシステム
ダウンしないようにするものであり、数値制御装置やプ
ログラマブルコントローラなどの工作機械用の制御装置
とは性格が異なっている。これらの制御装置では、誤動
作を引き起こした原因を取り除かないまま処理を続行す
ることは却って危険であり、誤動作を検出した場合は処
理を停止してオペレータに報告する方が好ましい。

【００１０】また、この多重化システムは、多くのＣＰ
Ｕを使用するので高価であり、この点でも前記の工作機
械用の制御装置には適用が困難である。

【００１１】そこで、この発明の目的は、実行用ＣＰＵ
が誤動作すると極力短い時間内に制御対象を停止するこ
とができるとともに、誤動作の検出が不要なときは実行
用ＣＰＵの演算処理を高速に行なえる制御装置を提供す
ることにある。

【００１２】この発明の他の目的は、廉価であり、数値
制御装置やプログラマブルコントローラなどの工作機械
用の制御装置として好適な制御装置を提供することにあ
る。

【００１３】

【課題を解決するための手段】この発明の制御装置は、
プログラムを実行する実行用ＣＰＵと、第１モードおよ
び第２モードで動作可能な監視用ＣＰＵと、その監視用
ＣＰＵの動作を第１モードと第２モードの間で切り換え
る切換手段とを具備してなり、前記監視用ＣＰＵは、前
記第１モードでは前記実行用ＣＰＵを監視して誤動作を
検出するとその実行用ＣＰＵの動作を停止させ、前記第
２モードでは前記実行用ＣＰＵの演算処理を補助するこ
とを特徴とする。

【００１４】この発明の制御装置では、前記実行用ＣＰ
Ｕを実行用モジュールに設け、また前記監視用ＣＰＵを
監視用モジュールに設けて、その監視用モジュールを前
記実行用モジュールに取り外し可能に取り付けることが
できる。

【００１５】

【作用】この発明の制御装置は、第１モードでは、監視
用ＣＰＵが実行用ＣＰＵの動作を常に監視しその誤動作
を検出するので、誤動作が生じると直ちに検出され、ウ
ォッチドッグタイマのようにスキャンタイムの終了を待
つ必要がない。そこで、実行用ＣＰＵに誤動作が生じる
と直ちに実行用ＣＰＵの動作を停止して、制御対象を停
止させることができる。

【００１６】第２モードでは、誤動作の検出をしないの
で、実行用ＣＰＵは制御用の演算処理に専念でき、さら
に、監視用ＣＰＵの補助を受けることができる。このた
め、実行用ＣＰＵの演算処理が高速化される。

【００１７】また、この発明の制御装置は、実行用ＣＰ
Ｕに監視用ＣＰＵを付加するだけでよいので、廉価に製
造することができる。

【００１８】さらに、数値制御装置やプログラマブルコ
ントローラなどの工作機械用の制御装置では、夜間や無
人運転時には誤動作の監視が必要であるが、オペレータ
が付いている時や加工シミュレーションを行なっている
時には監視は必要でない。そこで、前者の時には第１モ
ードを選択し、後者の時には第２モードを選択すれば、
これらの制御装置に好適に使用できる。

【００１９】

【実施例】以下、添付図面に基づいてこの発明の実施例
を説明する。なお、これにより、この発明が限定される
ものではない。

【００２０】（実施例１）図３は、この発明の制御装置
を工作機械用の数値制御装置に適用した実施例を示すハ
ードウェア構成図である。図３において、数値制御装置
（１０）は、プログラムを実行し数値制御装置（１０）
全体を制御する実行用ＣＰＵ（１１Ａ）と、実行用ＣＰ
Ｕ（１１Ａ）の動作を監視する監視用ＣＰＵ（１１Ｂ）
とを備えている。

【００２１】監視用ＣＰＵ（１１Ｂ）は、第１モードと
第２モードで異なる動作を行なう。第１モードでは、実
行用ＣＰＵ（１１Ａ）を監視し、実行用ＣＰＵ（１１
Ａ）が誤動作すると実行用ＣＰＵ（１１Ａ）の動作を停
止させる。第２モードでは、実行用ＣＰＵ（１１Ａ）の
演算処理を補助する。

【００２２】制御回路（１５）は、監視用ＣＰＵ（１１
Ｂ）から実行用ＣＰＵ（１１Ａ）の誤動作を検出した旨
の信号を受け取り、実行用ＣＰＵ（１１Ａ）に停止信号
を送って動作を停止させる。また、監視用ＣＰＵ（１１
Ｂ）の動作モードを第１モードと第２モードの間で切り
換える。

【００２３】メモリ（１２）は、プログラムやデータを
格納する。表示制御回路（２１）は、デジタル信号を映
像信号に変換してＣＲＴなどの表示装置（２１）に表示
する。キーボード（２２）は、監視用ＣＰＵ（１１Ｂ）
の動作モードを選択する場合など、数値制御装置（１
０）に各種データを入力するために使用する。

【００２４】位置制御回路（２３）は、実行用ＣＰＵ
（１１Ａ）からの制御信号に応じてサーボアンプ（２
４）に制御信号を出力する。サーボアンプ（２４）は、
位置制御回路（２３）が出力する制御信号を受けてサー
ボモータ（２５）の速度制御を行なう。タコジェネレー
タ（２６）は、サーボモータ（２５）の速度を計測し得
られた速度データをサーボアンプ（２４）に帰還させ
る。位置検出器（２７）は、パルスコーダなどからな
り、タコジェネレータ（２６）の出力を受け取って位置
制御回路（２３）に位置データを帰還させる。なお、位
置制御回路（２３）などの要素は工作機械の制御軸数分
だけ必要であるが、ここでは１軸分のみ示してある。

【００２５】入出力回路（２８）は、外部とデジタル信
号の授受を行う。手動パルス発生器（２９）は、各制御
軸を手動でデジタル的に移動させるために使用する。

【００２６】次に、上記数値制御装置（１０）の実行用
ＣＰＵ（１１Ａ）と監視用ＣＰＵ（１１Ｂ）の動作を説
明する。図１は、監視用ＣＰＵ（１１Ｂ）が第１モード
すなわち監視モードにある場合のＣＰＵバスを示すブロ
ック図であり、図２は、監視用ＣＰＵ（１１Ｂ）が第２
モードすなわち演算補助モードにある場合のＣＰＵバス
を示すブロック図である。

【００２７】まず最初に、監視用ＣＰＵ（１１Ｂ）が第
１モード（監視モード）にある場合の動作について説明
する。図１において、（１３）は表示制御回路（２
１）、位置制御回路（２３）、入出力回路（２８）など
のＩ／Ｏ装置、（１４）は実行用ＣＰＵ（１１Ａ）がア
ドレス線に出力するアドレス信号に応じてアクセスする
対象を振り分けるアドレスデコーダである。

【００２８】監視用ＣＰＵ（１１Ｂ）は、第１モードで
は、実行用ＣＰＵ（１１Ａ）と同様にプログラムから命
令を解読するが、その命令を実行しないで、解読した内
容を内部にある比較回路で、実行用ＣＰＵ（１１Ａ）が
アドレス線とデータ線に出力する内容と比較する。すな
わち、実行用ＣＰＵ（１１Ａ）がアドレス線とデータ線
にそれぞれアドレス信号とデータ信号を出力すると、監
視用ＣＰＵ（１１Ｂ）はそれらの信号を受け取り、それ
らの信号を監視用ＣＰＵ（１１Ｂ）自身がプログラムを
解読して得た内容と比較し、両者が一致していれば実行
用ＣＰＵ（１１Ａ）の動作は正常であり、不一致であれ
ば異常すなわち誤動作をしていると判定する。

【００２９】監視用ＣＰＵ（１１Ｂ）は、このようにし
て、実行用ＣＰＵ（１１Ａ）の行うメモリ（１２）、Ｉ
／Ｏ（１３）へのアクセスを各命令毎にすべて監視し、
実行用ＣＰＵ（１１Ａ）が実行すべき命令を正しく実行
しないと、実行用ＣＰＵ（１１Ａ）が誤動作したと判定
し、誤動作検出信号を制御回路（１５）に出力する。そ
の誤動作の検出は、プログラムの一つの命令の実行時間
内に行なわれる。誤動作検出信号を受け取った制御回路
（１５）は、実行用ＣＰＵ（１１Ａ）に停止信号を送
り、それによって実行用ＣＰＵ（１１Ａ）は動作を停止
する。

【００３０】監視用ＣＰＵ（１１Ｂ）のこの動作を図４
のフローチャートに従って説明すると、次の通りであ
る。ステップＳ１では、監視用ＣＰＵ（１１Ｂ）は、実
行用ＣＰＵ（１１Ａ）がアドレス線およびデータ線に出
力したアドレス信号およびデータ信号、または実行用Ｃ
ＰＵ（１１Ａ）に入力されるデータ線のデータ信号を受
け取る。

【００３１】ステップＳ２では、受け取った信号をプロ
グラムの命令の解読を行なって得た内容と比較する。

【００３２】ステップＳ３では、実行用ＣＰＵ（１１
Ａ）の信号と解読した内容とが一致しているか否かを判
定する。一致していると判定すると、ステップＳ１に戻
り、ステップＳ１〜Ｓ３の動作を繰り返す。

【００３３】一致していないと判定すると、ステップＳ
４に進み、誤動作検出信号を制御回路（１５）に出力す
る。誤動作検出信号を受け取った制御回路（１５）は、
実行用ＣＰＵ（１１Ａ）に停止信号を出力し、これを受
けて実行用ＣＰＵ（１１Ａ）は動作を停止する。

【００３４】次に、図２に基づいて、監視用ＣＰＵ（１
１Ｂ）が第２モード（演算補助モード）にある場合の動
作について説明する。図２において、（１９）は、実行
用ＣＰＵ（１１Ａ）および監視用ＣＰＵ（１１Ｂ）が読
み出し／書き込み可能な共有メモリ、（１８Ａ）（１８
Ｂ）は、実行用ＣＰＵ（１１Ａ）と監視用ＣＰＵ（１１
Ｂ）が排他的に共有メモリ（１９）にアクセスできるよ
うに制御するアービタ（調停回路）である。アービタ
（１８Ａ）（１８Ｂ）の有効、無効は、制御回路（１
５）によって切り換えられる。アービタ（１８Ａ）（１
８Ｂ）は、第２モードを選択すると有効になり、第１モ
ードを選択すると無効になる。

【００３５】第２モードでは、アービタ（１８Ａ）（１
８Ｂ）が有効になっており、また、実行用ＣＰＵ（１１
Ａ）と監視用ＣＰＵ（１１Ｂ）はいずれも、アービタ
（１８Ａ）（１８Ｂ）を介して共有メモリ（１９）にア
クセスが可能である。実行用ＣＰＵ（１１Ａ）と監視用
ＣＰＵ（１１Ｂ）の共有メモリ（１９）へのアクセスの
タイミングは、アービタ（１８Ａ）（１８Ｂ）によって
調整される。実行用ＣＰＵ（１１Ａ）が演算処理してい
る間、監視用ＣＰＵ（１１Ｂ）は適宜共有メモリ（１
９）にアクセスしてデータの読み出し／書き込みを行な
い、実行用ＣＰＵ（１１Ａ）の演算を補助する。このた
め、実行用ＣＰＵ（１１Ａ）の演算が高速化される。

【００３６】第２モードでは、監視用ＣＰＵ（１１Ｂ）
は、通常の実行用のＣＰＵとして動作しており、このと
きは実行用ＣＰＵ（１１Ａ）を監視できない。監視が必
要な場合には、第１モードに切り換えれば直ちに監視用
のＣＰＵとして機能し、実行用ＣＰＵ（１１Ａ）の誤動
作を検出できる。

【００３７】（実施例２）図５は、この発明の制御装置
を工作機械用の数値制御装置に適用した他の実施例のＣ
ＰＵバスを示すブロック図である。図５において、数値
制御装置（３０）は、実行用モジュール（３０ａ）と監
視用モジュール（３０ｂ）を備えて構成されている。実
行用モジュール（３０ａ）は、実行用ＣＰＵ（３１
Ａ）、メモリ（３２）、Ｉ／Ｏ装置（３３）、アドレス
デコーダ（３４）およびバッファ（４０）を備えてい
る。監視用モジュール（３０ｂ）は、監視用ＣＰＵ（３
１Ｂ）および制御回路（３５）を備えている。

【００３８】監視用モジュール（３０ｂ）は、回路基板
上に構成されており、実行用モジュール（３０ａ）に設
けた接続部（４１）に取り外し可能に取り付けてある。
こうすると、監視用モジュール（３０ｂ）が必要でない
時には取り外して、実行用モジュール（３０ａ）だけで
使用することができる。

【００３９】（実施例３）図６は、この発明の制御装置
を工作機械用の数値制御装置に適用したさらに他の実施
例のＣＰＵバスを示すブロック図である。この実施例で
は、１個の実行用ＣＰＵ（５１Ａ）と２個の監視用ＣＰ
Ｕ（５１Ｂ）（５１Ｃ）を設け、各ＣＰＵ（５１Ａ）
（５１Ｂ）（５１Ｃ）に対してそれぞれ別の安定化電源
（５２Ａ）（５２Ｂ）（５２Ｃ）から電源を供給するよ
うにしている。図示しない他の構成は、実施例１の構成
と同じである。

【００４０】実行用ＣＰＵ１（５１Ａ）の誤動作が監視
用ＣＰＵ（５１Ｂ）（５１Ｃ）のいずれかによって検出
されると、実施例１と同様にして実行用ＣＰＵ（５１
Ａ）の動作が停止される。一般に、ＣＰＵの誤動作は安
定化電源の不安定動作に起因することがほとんどである
ので、この実施例によればこれに起因する誤動作が解消
される。

【００４１】なお、上記実施例１〜３では監視用ＣＰＵ
を一つあるいは二つ設けているが、三つ以上設けてもよ
い。また、上記実施例１ではウォッチドッグタイマを設
けていないが、Ｉ／Ｏ装置（１３）にウォッチドッグタ
イマを備え、監視用ＣＰＵ（１１Ｂ）が実行用ＣＰＵと
して動作しているとき（第２モード）は、そのウォッチ
ドッグタイマによって実行用ＣＰＵ（１１Ａ）を監視す
るようにしてもよい。さらに、上記実施例２において、
実行用モジュール（３０ａ）にウォッチドッグタイマを
設け、そのウォッチドッグタイマによって実行用ＣＰＵ
（１１Ａ）を監視するようにしてもよい。

【００４２】上記実施例１〜３では、工作機械用の数値
制御装置について説明したが、この発明は、プログラマ
ブルコントローラなどのシーケンス制御装置にも適用が
可能である。要は、実行用ＣＰＵを有する制御装置であ
れば、任意の装置に適用できるものである。

【００４３】

【発明の効果】以上説明したように、この発明の制御装
置によれば、実行用ＣＰＵが誤動作すると、極力短い時
間内にその制御対象を停止することができる。また、誤
動作の検出が不要なときには、実行用ＣＰＵの演算処理
を高速で行なうことができる。さらに、この発明の制御
装置は、廉価であり、しかも、数値制御装置やプログラ
マブルコントローラなどの工作機械用の制御装置として
好適である。

【００４４】実行用ＣＰＵを実行用モジュールに設け、
監視用ＣＰＵを監視用モジュールに設けて、その監視用
モジュールを実行用モジュールに取り外し可能に取り付
けた場合は、実行用ＣＰＵの監視を必要とする使用者の
みが監視用ＣＰＵを利用するようにすることができて、
経済的であり、さらに、実行用モジュールに監視用モジ
ュールを追加することにより、簡単に制御装置の信頼性
を上げることができる効果がある。

【図面の簡単な説明】

【図１】この発明の制御装置を工作機械用の数値制御装
置に適用した実施例のＣＰＵバスを示すブロック図で、
監視用ＣＰＵが第１モード（監視モード）にある場合を
示す。

【図２】この発明の制御装置を工作機械用の数値制御装
置に適用した実施例のＣＰＵバスを示すブロック図で、
監視用ＣＰＵが第２モード（演算補助モード）にある場
合を示す。

【図３】この発明の制御装置を工作機械用の数値制御装
置に適用した実施例を示すハードウェア構成図である。

【図４】この発明の制御装置を工作機械用の数値制御装
置に適用した実施例の監視用ＣＰＵの動作を示すフロー
チャートである。

【図５】この発明の制御装置を工作機械用の数値制御装
置に適用した他の実施例のＣＰＵバスを示すブロック図
である。

【図６】この発明の制御装置を工作機械用の数値制御装
置に適用したさらに他の実施例のＣＰＵバスを示すブロ
ック図である。

【図７】従来の数値制御装置の一例のＣＰＵバスを示す
ブロック図である。

【符号の説明】

１０数値制御装置１１Ａ実行用ＣＰＵ１１Ｂ監視用ＣＰＵ１２メモリ１３Ｉ／Ｏ装置１４アドレスデコーダ１５制御回路１８Ａ、１８Ｂアービタ１９共有メモリ２１表示制御回路２１Ａ表示装置２２キーボード２３位置制御回路２４サーボアンプ２５サーボモータ２６タコジェネレータ２７位置検出器２８入出力回路２９手動パルス発生器３０数値制御装置３０ａ実行用モジュール３０ｂ監視用モジュール３１Ａ実行用ＣＰＵ３１Ｂ監視用ＣＰＵ３２メモリ３３Ｉ／Ｏ装置３４アドレスデコーダ３５制御回路４０バッファ４１接続部５０数値制御装置５１Ａ実行用ＣＰＵ５１Ｂ、５１Ｃ監視用ＣＰＵ５２Ａ、５２Ｂ、５２Ｃ安定化電源

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年１１月１９日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００２

【補正方法】変更

【補正内容】

【０００２】

【従来の技術】図７は、従来の制御装置の中の工作機械
用の数値制御装置の一例のＣＰＵバスを示すブロック図
である。従来の数値制御装置（６０）は、プログラムを
実行し数値制御装置（６０）全体を制御する実行用ＣＰ
Ｕ（６１）と、プログラムやデータを記憶するメモリ
（６２）と、実行用ＣＰＵ（６１）により制御されるＩ
／Ｏ装置の一つであるウォッチドッグタイマ（６３）
と、実行用ＣＰＵ（６１）がアドレス線に出力するアド
レス信号に応じてアクセスする対象を振り分けるアドレ
スデコーダ（６４）とを備えている。

Claims

【特許請求の範囲】

【請求項１】プログラムを実行する実行用ＣＰＵと、
第１モードおよび第２モードで動作可能な監視用ＣＰＵ
と、その監視用ＣＰＵの動作を第１モードと第２モード
の間で切り換える切換手段とを具備してなり、前記監視
用ＣＰＵは、前記第１モードでは前記実行用ＣＰＵを監
視して誤動作を検出するとその実行用ＣＰＵの動作を停
止させ、前記第２モードでは前記実行用ＣＰＵの演算処
理を補助することを特徴とする制御装置。
【請求項２】前記実行用ＣＰＵが実行用モジュールに
設けてあり、また前記監視用ＣＰＵが監視用モジュール
に設けてあって、その監視用モジュールが前記実行用モ
ジュールに取り外し可能に取り付けてある請求項１に記
載の制御装置。