JPH0535522A - エミユレータ及びその故障診断方法 - Google Patents
エミユレータ及びその故障診断方法Info
- Publication number
- JPH0535522A JPH0535522A JP3188646A JP18864691A JPH0535522A JP H0535522 A JPH0535522 A JP H0535522A JP 3188646 A JP3188646 A JP 3188646A JP 18864691 A JP18864691 A JP 18864691A JP H0535522 A JPH0535522 A JP H0535522A
- Authority
- JP
- Japan
- Prior art keywords
- emulator
- input
- failure
- diagnosis
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 本発明はエミュレータ,特に、マイクロプロ
セッサ等の被開発対象物のプログラムソフトを開発する
システム開発支援装置の改善に関し、該被開発対象物と
故障検出用の擬似ターゲットシステムの切換え処理の簡
略化を図り、少なくとも、システム開発側に故障原因が
存在するか否かの自己診断をすること、及び、該対象物
の早期製品化を図ることを目的とする。 【構成】 被開発対象物13のプログラムソフトの開発
をする制御手段11と、前記制御手段11と被開発対象
物13との間のデータの入出力を制御する入出力手段1
2とを具備するエミュレータにおいて、少なくとも、前
記被開発対象物13以外の故障診断を補助する故障診断
手段12Aと、前記故障診断手段12A又は被開発対象物1
3と入出力手段12との間の接続制御をする入出力補助
制御手段12Bとが設けられることを含み構成する。
セッサ等の被開発対象物のプログラムソフトを開発する
システム開発支援装置の改善に関し、該被開発対象物と
故障検出用の擬似ターゲットシステムの切換え処理の簡
略化を図り、少なくとも、システム開発側に故障原因が
存在するか否かの自己診断をすること、及び、該対象物
の早期製品化を図ることを目的とする。 【構成】 被開発対象物13のプログラムソフトの開発
をする制御手段11と、前記制御手段11と被開発対象
物13との間のデータの入出力を制御する入出力手段1
2とを具備するエミュレータにおいて、少なくとも、前
記被開発対象物13以外の故障診断を補助する故障診断
手段12Aと、前記故障診断手段12A又は被開発対象物1
3と入出力手段12との間の接続制御をする入出力補助
制御手段12Bとが設けられることを含み構成する。
Description
【0001】〔目次〕
産業上の利用分野
従来の技術(図6)
発明が解決しようとする課題
課題を解決するための手段(図1)
作用
実施例(図2〜5)
発明の効果
【0002】
【産業上の利用分野】本発明は、エミュレータ及びその
故障診断方法に関するものであり、更に詳しく言えば、
マイクロプロセッサ等のプログラムソフトを開発するシ
ステム開発支援装置及びその故障診断をする方法に関す
るものである。
故障診断方法に関するものであり、更に詳しく言えば、
マイクロプロセッサ等のプログラムソフトを開発するシ
ステム開発支援装置及びその故障診断をする方法に関す
るものである。
【0003】近年、ユーザの使用態様により高性能,高
機能のマイクロプロセッサ等の要求があり、そのハード
ウエア試作に並行して短期間に、そのシステム開発を行
う必要がある。このため、該システム開発にはマイクロ
コンピュータを利用したインサーキットエミュレータ等
のシステム開発支援装置が使用されている。
機能のマイクロプロセッサ等の要求があり、そのハード
ウエア試作に並行して短期間に、そのシステム開発を行
う必要がある。このため、該システム開発にはマイクロ
コンピュータを利用したインサーキットエミュレータ等
のシステム開発支援装置が使用されている。
【0004】これによれば、開発中のマイクロプロセッ
サ等のデバッグ処理の際に、システム開発側又は開発中
のプロセッサ側のどちらかに故障原因が生じた場合に、
ターゲットシステムがターゲットインタフェース装置か
ら取り外され、それに替わり、故障検出用の擬似ターゲ
ットシステムが取付けられている。
サ等のデバッグ処理の際に、システム開発側又は開発中
のプロセッサ側のどちらかに故障原因が生じた場合に、
ターゲットシステムがターゲットインタフェース装置か
ら取り外され、それに替わり、故障検出用の擬似ターゲ
ットシステムが取付けられている。
【0005】このため、両ターゲットシステムの付け替
え処理に多くの時間が費やされ、故障検出に至るまでの
時間が多くなる。また、システム開発側に存在する故障
に気付くまでの無駄な開発時間や期間が徒過されてい
る。
え処理に多くの時間が費やされ、故障検出に至るまでの
時間が多くなる。また、システム開発側に存在する故障
に気付くまでの無駄な開発時間や期間が徒過されてい
る。
【0006】そこで、ターゲットシステムと故障検出用
の擬似ターゲットシステムの切換え処理の簡略化を図
り、少なくとも、システム開発側に故障原因が存在する
か否かの自己診断をすること、及び、被開発対象物の早
期製品化を図ることができる装置及び方法が望まれてい
る。
の擬似ターゲットシステムの切換え処理の簡略化を図
り、少なくとも、システム開発側に故障原因が存在する
か否かの自己診断をすること、及び、被開発対象物の早
期製品化を図ることができる装置及び方法が望まれてい
る。
【0007】
【従来の技術】図6(a),(b)は、従来例に係るエ
ミュレータの構成図及びその処理フローチャートを示し
ている。例えば、マイクロプロセッサ等のシステム開発
をするインサーキットエミュレータ(ICE,In Circu
it Emulator )は、図6(a)において、制御装置1及
びターゲットインタフェース回路2から成る。
ミュレータの構成図及びその処理フローチャートを示し
ている。例えば、マイクロプロセッサ等のシステム開発
をするインサーキットエミュレータ(ICE,In Circu
it Emulator )は、図6(a)において、制御装置1及
びターゲットインタフェース回路2から成る。
【0008】当該エミュレータの機能は、開発中のマイ
クロプロセッサ等の実機(以下単にターゲットシステム
という)又は擬似ターゲットシステム3がターゲットイ
ンタフェース回路2に接続されると、該インタフェース
回路2を介して開発用に書かれたプログラムが制御装置
1からターゲットシステム3等に出力される。
クロプロセッサ等の実機(以下単にターゲットシステム
という)又は擬似ターゲットシステム3がターゲットイ
ンタフェース回路2に接続されると、該インタフェース
回路2を介して開発用に書かれたプログラムが制御装置
1からターゲットシステム3等に出力される。
【0009】これにより、該ターゲットシステム3で演
算処理されたデータが制御装置1に出力され、該データ
を制御装置1において評価することにより、マイクロプ
ログラム等の開発をするものである。
算処理されたデータが制御装置1に出力され、該データ
を制御装置1において評価することにより、マイクロプ
ログラム等の開発をするものである。
【0010】例えば、開発中のマイクロプロセッサ等の
ターゲットシステム3が試作されると、そのマイクロプ
ログラムのデバッグ処理が行われる。すなわち、図6
(b)の当該エミュレータの故障検出を含めた処理フロ
ーチャートに示すように、まず、ステップP1で評価/
故障のモード切換え処理に基づいて、ターゲットシステ
ム3のマイクロプログラム等のデバッグ処理をする場合
(YES)には、ステップP2でターゲットシステム3を
当該エミュレータのターゲットインタフェース回路2に
接続する。その後、ステップP3でシステム開発処理を
する。
ターゲットシステム3が試作されると、そのマイクロプ
ログラムのデバッグ処理が行われる。すなわち、図6
(b)の当該エミュレータの故障検出を含めた処理フロ
ーチャートに示すように、まず、ステップP1で評価/
故障のモード切換え処理に基づいて、ターゲットシステ
ム3のマイクロプログラム等のデバッグ処理をする場合
(YES)には、ステップP2でターゲットシステム3を
当該エミュレータのターゲットインタフェース回路2に
接続する。その後、ステップP3でシステム開発処理を
する。
【0011】なお、ターゲットインタフェース回路2の
故障等によりステップP1で故障モードを実行する場合
(NO)には、ステップP4でターゲットシステム3を
該ターゲットインタフェース回路2から取り外して、故
障検出用の擬似ターゲットシステムを該インタフェース
回路2に付け替え、その後、ステップP5で故障検出処
理を実行する。
故障等によりステップP1で故障モードを実行する場合
(NO)には、ステップP4でターゲットシステム3を
該ターゲットインタフェース回路2から取り外して、故
障検出用の擬似ターゲットシステムを該インタフェース
回路2に付け替え、その後、ステップP5で故障検出処
理を実行する。
【0012】
【発明が解決しようとする課題】ところで従来例によれ
ば、開発中のマイクロプロセッサ等のデバッグ処理の際
に、図6(a)に示すように、システム開発側(エミュ
レータ側)A又は開発中のプロセッサ側Bのどちらかに
故障原因が生じ、その判別が付かない場合に、ステップ
P4でターゲットシステム(以後被開発対象物ともい
う)3をターゲットインタフェース回路2から取り外し
て、故障検出用の擬似ターゲットシステムを該インタフ
ェース回路2に付け替えている。
ば、開発中のマイクロプロセッサ等のデバッグ処理の際
に、図6(a)に示すように、システム開発側(エミュ
レータ側)A又は開発中のプロセッサ側Bのどちらかに
故障原因が生じ、その判別が付かない場合に、ステップ
P4でターゲットシステム(以後被開発対象物ともい
う)3をターゲットインタフェース回路2から取り外し
て、故障検出用の擬似ターゲットシステムを該インタフ
ェース回路2に付け替えている。
【0013】このため、両ターゲットシステムの付け替
え処理に多くの時間が費やされ、また、システム規模に
もよるが数百本ものプローブピンと当該ターゲットシス
テム3の外部端子との位置合わせ処理に熟練者の高度な
位置合わせ技術が必要となる。このことで、故障検出に
至るまでの時間が多くなる。
え処理に多くの時間が費やされ、また、システム規模に
もよるが数百本ものプローブピンと当該ターゲットシス
テム3の外部端子との位置合わせ処理に熟練者の高度な
位置合わせ技術が必要となる。このことで、故障検出に
至るまでの時間が多くなる。
【0014】また、本来、開発中のプロセッサ側Bに故
障原因が無く、システム開発側Aに存在する場合であっ
ても、該開発中のプロセッサ側Bに故障原因があるもの
として誤って開発を進めることがある。
障原因が無く、システム開発側Aに存在する場合であっ
ても、該開発中のプロセッサ側Bに故障原因があるもの
として誤って開発を進めることがある。
【0015】これにより、システム開発側Aに存在する
故障に気付くまでの無駄な開発時間や期間を徒過した
り、マイクロプロセッサ等の新製品の早期開発の妨げと
なるという問題がある。
故障に気付くまでの無駄な開発時間や期間を徒過した
り、マイクロプロセッサ等の新製品の早期開発の妨げと
なるという問題がある。
【0016】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、被開発対象物と故障検出用の擬似
ターゲットシステムの切換え処理の簡略化を図り、少な
くとも、システム開発側に故障原因が存在するか否かの
自己診断をすること、及び、該被開発対象物の早期製品
化を図ることが可能となるエミュレータ及びその故障診
断方法の提供を目的とする。
作されたものであり、被開発対象物と故障検出用の擬似
ターゲットシステムの切換え処理の簡略化を図り、少な
くとも、システム開発側に故障原因が存在するか否かの
自己診断をすること、及び、該被開発対象物の早期製品
化を図ることが可能となるエミュレータ及びその故障診
断方法の提供を目的とする。
【0017】
【課題を解決するための手段】図1(a),(b)は、
本発明に係るエミュレータ及びその故障診断方法の原理
図を示している。
本発明に係るエミュレータ及びその故障診断方法の原理
図を示している。
【0018】本発明のエミュレータは、図1(a)に示
すように、被開発対象物13のプログラムソフトの開発
をする制御手段11と、前記制御手段11と被開発対象
物13との間のデータの入出力を制御する入出力手段1
2とを具備するエミュレータにおいて、少なくとも、前
記被開発対象物13以外の故障診断を補助する故障診断
手段12Aと、前記故障診断手段12A又は被開発対象物1
3と入出力手段12との間の接続制御をする入出力補助
制御手段12Bとが設けられることを特徴とする。
すように、被開発対象物13のプログラムソフトの開発
をする制御手段11と、前記制御手段11と被開発対象
物13との間のデータの入出力を制御する入出力手段1
2とを具備するエミュレータにおいて、少なくとも、前
記被開発対象物13以外の故障診断を補助する故障診断
手段12Aと、前記故障診断手段12A又は被開発対象物1
3と入出力手段12との間の接続制御をする入出力補助
制御手段12Bとが設けられることを特徴とする。
【0019】なお、前記エミュレータにおいて、前記被
開発対象物13には、実際に試作されたデータ処理装置
及び擬似的に構成された擬似データ処理装置が含まれる
ことを特徴とする。
開発対象物13には、実際に試作されたデータ処理装置
及び擬似的に構成された擬似データ処理装置が含まれる
ことを特徴とする。
【0020】また、前記エミュレータにおいて、前記故
障診断手段12Aが擬似的に構成された擬似データ処理装
置を兼用することを特徴とする。さらに、本発明のエミ
ュレータの故障診断方法は、前記エミュレータの故障診
断方法において、図1(b)に示すように、少なくと
も、ステップP1で前記被開発対象物13以外の故障診
断をする際に、まず、ステップP2で前記被開発対象物
13と入出力手段12との間の電気的な接続状態の解除
処理をし、次いで、ステップP3で前記エミュレータに
内蔵された故障診断手段12Aと前記入出力手段12との
間の電気的な接続処理をし、その後、ステップP4で前
記接続処理に基づいて当該エミュレータの自己診断処理
をすることを特徴とし、上記目的を達成する。
障診断手段12Aが擬似的に構成された擬似データ処理装
置を兼用することを特徴とする。さらに、本発明のエミ
ュレータの故障診断方法は、前記エミュレータの故障診
断方法において、図1(b)に示すように、少なくと
も、ステップP1で前記被開発対象物13以外の故障診
断をする際に、まず、ステップP2で前記被開発対象物
13と入出力手段12との間の電気的な接続状態の解除
処理をし、次いで、ステップP3で前記エミュレータに
内蔵された故障診断手段12Aと前記入出力手段12との
間の電気的な接続処理をし、その後、ステップP4で前
記接続処理に基づいて当該エミュレータの自己診断処理
をすることを特徴とし、上記目的を達成する。
【0021】
【作 用】本発明のエミュレータによれば、図1(a)
に示すように制御手段11と入出力手段12とが具備さ
れたエミュレータにおいて、故障診断手段12Aと入出力
補助制御手段12Bとが設けられている。
に示すように制御手段11と入出力手段12とが具備さ
れたエミュレータにおいて、故障診断手段12Aと入出力
補助制御手段12Bとが設けられている。
【0022】例えば、実際に試作されたデータ処理装置
又は擬似的に構成された擬似データ処理装置等の被開発
対象物13のシステム評価時には、入出力手段12に設
けられた入出力補助制御手段12Bにより制御手段11と
被開発対象物13との間が電気的に接続され、その間の
データの入出力が該入出力手段12により制御され、被
開発対象物13のプログラムソフトが制御手段11によ
り評価される。
又は擬似的に構成された擬似データ処理装置等の被開発
対象物13のシステム評価時には、入出力手段12に設
けられた入出力補助制御手段12Bにより制御手段11と
被開発対象物13との間が電気的に接続され、その間の
データの入出力が該入出力手段12により制御され、被
開発対象物13のプログラムソフトが制御手段11によ
り評価される。
【0023】また、被開発対象物13以外の故障診断時
には、制御手段11と被開発対象物13との間の電気的
な接続状態が入出力補助制御手段12Bにより解除され、
該制御手段11と故障診断手段12Aとの間が入出力補助
制御手段12Bにより電気的に接続され、その間のデータ
の入出力が該入出力手段12により制御される。
には、制御手段11と被開発対象物13との間の電気的
な接続状態が入出力補助制御手段12Bにより解除され、
該制御手段11と故障診断手段12Aとの間が入出力補助
制御手段12Bにより電気的に接続され、その間のデータ
の入出力が該入出力手段12により制御される。
【0024】このため、従来例のような被開発対象物と
故障検出用の擬似ターゲットシステムとの物理的な切換
え処理に比べて、その評価/故障検出の切換え処理の簡
略化が図られる。また、故障診断手段12Aが、例えば、
入出力手段12に予め設置されることから従来例のよう
なプローブピン等の熟練者による高度な位置合わせ技術
が不要となる。このことで、故障検出に至るまでの時間
が短縮される。
故障検出用の擬似ターゲットシステムとの物理的な切換
え処理に比べて、その評価/故障検出の切換え処理の簡
略化が図られる。また、故障診断手段12Aが、例えば、
入出力手段12に予め設置されることから従来例のよう
なプローブピン等の熟練者による高度な位置合わせ技術
が不要となる。このことで、故障検出に至るまでの時間
が短縮される。
【0025】これにより、システム開発側に故障原因が
存在するか否かの自己診断を必要に応じて適宜に実行す
ることが可能となる。このことで、当該エミュレータ側
の故障に気付くまでの無駄な時間や期間を従来例に比べ
て極力低減することが可能となる。
存在するか否かの自己診断を必要に応じて適宜に実行す
ることが可能となる。このことで、当該エミュレータ側
の故障に気付くまでの無駄な時間や期間を従来例に比べ
て極力低減することが可能となる。
【0026】さらに、本発明のエミュレータの故障診断
方法によれば、図1(b)に示すように、ステップP2
で被開発対象物13と入出力手段12との間の接続が解
除処理され、次いで、ステップP3でエミュレータに内
蔵された故障診断手段12Aと入出力手段12との間が接
続処理されている。
方法によれば、図1(b)に示すように、ステップP2
で被開発対象物13と入出力手段12との間の接続が解
除処理され、次いで、ステップP3でエミュレータに内
蔵された故障診断手段12Aと入出力手段12との間が接
続処理されている。
【0027】このため、ステップP4で,例えば、擬似
的に構成された擬似データ処理装置を兼用する故障診断
手段12Aに基づいて、当該エミュレータに故障原因が存
在するか否かの自己診断処理に適宜に実行することが可
能となる。このことで、本来、開発中のマイクロプロセ
ッサ等の被開発対象物に故障原因が無く、それが当該エ
ミュレータ側に存在する場合に、従来例のように被開発
対象物に故障原因があるものとして誤って開発を進める
ことが極力回避される。
的に構成された擬似データ処理装置を兼用する故障診断
手段12Aに基づいて、当該エミュレータに故障原因が存
在するか否かの自己診断処理に適宜に実行することが可
能となる。このことで、本来、開発中のマイクロプロセ
ッサ等の被開発対象物に故障原因が無く、それが当該エ
ミュレータ側に存在する場合に、従来例のように被開発
対象物に故障原因があるものとして誤って開発を進める
ことが極力回避される。
【0028】これにより、当該エミュレータ側の故障の
早期発見をすることができ、被開発対象物の早期製品化
を図ることが可能となる。
早期発見をすることができ、被開発対象物の早期製品化
を図ることが可能となる。
【0029】
【実施例】次に図を参照しながら本発明の実施例につい
て説明をする。図2〜4は、本発明の実施例に係るエミ
ュレータ及びその故障診断方法を説明する図であり、図
2は、本発明の実施例に係るエミュレータの全体構成図
を示している。
て説明をする。図2〜4は、本発明の実施例に係るエミ
ュレータ及びその故障診断方法を説明する図であり、図
2は、本発明の実施例に係るエミュレータの全体構成図
を示している。
【0030】例えば、マイクロプロセッサ等のシステム
開発に適用可能なインサーキットエミュレータ(IC
E,In Circuit Emulator )は、図2において、コント
ローラ部21及びターゲットインタフェース装置22か
ら成る。
開発に適用可能なインサーキットエミュレータ(IC
E,In Circuit Emulator )は、図2において、コント
ローラ部21及びターゲットインタフェース装置22か
ら成る。
【0031】すなわち、コントローラ部21は制御手段
11の一実施例であり、実際に試作されたマイクロプロ
セッサ(以下単にターゲットシステムという)や擬似的
に構成された擬似マイクロプロセッサ(以下単に擬似タ
ーゲットシステムという)等の被開発対象物13に基づ
いて、そのプログラムソフトの開発をするものである。
11の一実施例であり、実際に試作されたマイクロプロ
セッサ(以下単にターゲットシステムという)や擬似的
に構成された擬似マイクロプロセッサ(以下単に擬似タ
ーゲットシステムという)等の被開発対象物13に基づ
いて、そのプログラムソフトの開発をするものである。
【0032】ターゲットインタフェース装置22は入出
力手段12の一実施例であり、自己診断・スタンドアロ
ン回路22A,I/O端子接続回路22B及びターゲットイ
ンタフェース回路22Cから成る。また、自己診断・スタ
ンドアロン回路22Aは故障診断手段12Aの一例であり、
従来例の装置には無く、本発明の実施例により設けられ
る。該回路22Aの機能は、ターゲットシステム23以外
に生じた故障の診断処理を補助するものである。なお、
自己診断・スタンドアロン回路22Aは擬似的に構成され
た擬似ターゲットシステムを兼用することを特徴とし、
該回路22Aについては、図3において詳述する。
力手段12の一実施例であり、自己診断・スタンドアロ
ン回路22A,I/O端子接続回路22B及びターゲットイ
ンタフェース回路22Cから成る。また、自己診断・スタ
ンドアロン回路22Aは故障診断手段12Aの一例であり、
従来例の装置には無く、本発明の実施例により設けられ
る。該回路22Aの機能は、ターゲットシステム23以外
に生じた故障の診断処理を補助するものである。なお、
自己診断・スタンドアロン回路22Aは擬似的に構成され
た擬似ターゲットシステムを兼用することを特徴とし、
該回路22Aについては、図3において詳述する。
【0033】I/O端子接続回路22Bは入出力補助制御
手段12Bの一例であり、回路22Aと同様に従来例の装置
には無く、本発明の実施例により設けられる。該回路22
Bの機能は、自己診断・スタンドアロン回路22A又はタ
ーゲットシステム23とターゲットインタフェース回路
22Cとの間の接続制御をするものである。なお、該回路
22Bについては、図4において詳述する。
手段12Bの一例であり、回路22Aと同様に従来例の装置
には無く、本発明の実施例により設けられる。該回路22
Bの機能は、自己診断・スタンドアロン回路22A又はタ
ーゲットシステム23とターゲットインタフェース回路
22Cとの間の接続制御をするものである。なお、該回路
22Bについては、図4において詳述する。
【0034】また、ターゲットインタフェース回路22C
は、開発用に書かれたプログラムをターゲットシステム
23に出力したり、該ターゲットシステム23で演算処
理されたデータをコントローラ部21に転送するもので
ある。
は、開発用に書かれたプログラムをターゲットシステム
23に出力したり、該ターゲットシステム23で演算処
理されたデータをコントローラ部21に転送するもので
ある。
【0035】図3は、本発明の実施例に係る自己診断・
スタンドアロン回路の構成図を示している。図3におい
て、ターゲットシステム23以外に生じた故障の診断処
理を補助する自己診断・スタンドアロン回路22Aは、S
RAM(スタティックメモリ)24,アドレスデコード
部25,ラッチ回路26,双方向性バッファ27,アド
レスバス28,データバス29,入力ポート部PORT1及
び出力ポート部PORT0から成る。
スタンドアロン回路の構成図を示している。図3におい
て、ターゲットシステム23以外に生じた故障の診断処
理を補助する自己診断・スタンドアロン回路22Aは、S
RAM(スタティックメモリ)24,アドレスデコード
部25,ラッチ回路26,双方向性バッファ27,アド
レスバス28,データバス29,入力ポート部PORT1及
び出力ポート部PORT0から成る。
【0036】SRAM24はアドレスバス28及びデー
タバス29に接続され、書込み/読出し制御信号RD/WR
に基づいて故障診断用のデータやプログラム開発用のデ
ータを記憶するものである。これにより、アドレスバス
28及びデータバス29の自己診断をすることができ
る。
タバス29に接続され、書込み/読出し制御信号RD/WR
に基づいて故障診断用のデータやプログラム開発用のデ
ータを記憶するものである。これにより、アドレスバス
28及びデータバス29の自己診断をすることができ
る。
【0037】アドレスデコード部25はアドレスバス2
8に接続され、コントローラ部21から転送されるアド
レスのデコード処理をし、それをラッチ回路26及びS
RAM24に出力するものである。
8に接続され、コントローラ部21から転送されるアド
レスのデコード処理をし、それをラッチ回路26及びS
RAM24に出力するものである。
【0038】ラッチ回路26は、アドレス及びデータに
基づいて選択信号DIRを双方向性バッファ27に出力す
るものである。双方向性バッファ27は入力ポート部P
ORT1及び出力ポート部PORT0に接続され、選択信号DIR
に基づいてデータ転送方向を変えるものである。
基づいて選択信号DIRを双方向性バッファ27に出力す
るものである。双方向性バッファ27は入力ポート部P
ORT1及び出力ポート部PORT0に接続され、選択信号DIR
に基づいてデータ転送方向を変えるものである。
【0039】アドレスバス28及びデータバス29はI
/O端子接続回路22Bに接続され、コントローラ部21
から転送されるアドレスやデータを伝送するものであ
る。入力ポート部PORT1及び出力ポート部PORT0はI/
O端子接続回路22Bに接続される。
/O端子接続回路22Bに接続され、コントローラ部21
から転送されるアドレスやデータを伝送するものであ
る。入力ポート部PORT1及び出力ポート部PORT0はI/
O端子接続回路22Bに接続される。
【0040】図4は、本発明の実施例に係るI/O端子
接続回路の構成図であり、その単線結線図を示してい
る。図4において、自己診断・スタンドアロン回路22A
又はターゲットシステム23とターゲットインタフェー
ス回路22Cとの間の接続制御をする一単位の信号線に係
るI/O端子接続回路22Bは、インバータ30,第1,
第2のスイッチング素子31,32から成る。インバー
タ30はコントローラ部21から出力される制御信号
(以下I/OSET信号という) を反転して、それを第1
のスイッチング素子(以下単にSW1ともいう)31に
出力するものである。
接続回路の構成図であり、その単線結線図を示してい
る。図4において、自己診断・スタンドアロン回路22A
又はターゲットシステム23とターゲットインタフェー
ス回路22Cとの間の接続制御をする一単位の信号線に係
るI/O端子接続回路22Bは、インバータ30,第1,
第2のスイッチング素子31,32から成る。インバー
タ30はコントローラ部21から出力される制御信号
(以下I/OSET信号という) を反転して、それを第1
のスイッチング素子(以下単にSW1ともいう)31に
出力するものである。
【0041】第1のスイッチング素子31はI/OSET
信号に基づいてターゲットシステム23とターゲットイ
ンタフェース回路22Cとの間の接続制御をするものであ
る。また、第2のスイッチング素子(以下単にSW2と
もいう)32は非反転I/OSET信号に基づいて自己診
断・スタンドアロン回路22Aとターゲットインタフェー
ス回路22Cとの間の接続制御をするものである。
信号に基づいてターゲットシステム23とターゲットイ
ンタフェース回路22Cとの間の接続制御をするものであ
る。また、第2のスイッチング素子(以下単にSW2と
もいう)32は非反転I/OSET信号に基づいて自己診
断・スタンドアロン回路22Aとターゲットインタフェー
ス回路22Cとの間の接続制御をするものである。
【0042】このようにして、本発明の実施例に係るエ
ミュレータによれば、図2〜4に示すようにコントロー
ラ部21,ターゲットインタフェース装置22が具備さ
れ、該インタフェース装置22に、自己診断・スタンド
アロン回路22A,I/O端子接続回路22B及びターゲッ
トインタフェース回路22Cが設けられている。
ミュレータによれば、図2〜4に示すようにコントロー
ラ部21,ターゲットインタフェース装置22が具備さ
れ、該インタフェース装置22に、自己診断・スタンド
アロン回路22A,I/O端子接続回路22B及びターゲッ
トインタフェース回路22Cが設けられている。
【0043】例えば、実際に試作されたターゲットシス
テム又は擬似的に構成された擬似ターゲットシステムの
評価時には、ターゲットインタフェース装置22に設け
られたI/O端子接続回路22B〔SW1=ON,SW2
=OFF動作〕により、コントローラ部21とターゲット
システム23との間が電気的に接続され、その間のデー
タの入出力がターゲットインタフェース回路22Cにより
制御され、該ターゲットシステム23のマイクロプログ
ラム等がコントローラ部21によりデバッグ処理され
る。
テム又は擬似的に構成された擬似ターゲットシステムの
評価時には、ターゲットインタフェース装置22に設け
られたI/O端子接続回路22B〔SW1=ON,SW2
=OFF動作〕により、コントローラ部21とターゲット
システム23との間が電気的に接続され、その間のデー
タの入出力がターゲットインタフェース回路22Cにより
制御され、該ターゲットシステム23のマイクロプログ
ラム等がコントローラ部21によりデバッグ処理され
る。
【0044】また、ターゲットシステム23以外の故障
診断時には、コントローラ部21と該ターゲットシステ
ム23との間の電気的な接続状態がI/O端子接続回路
22B〔SW1=OFF動作〕により解除され、該コントロ
ーラ部21と自己診断・スタンドアロン回路22Aとの間
がI/O端子接続回路22B〔SW1=OFF,SW2=O
N動作〕により電気的に接続され、その間のデータの入
出力がターゲットインタフェース回路22Cにより制御さ
れる。
診断時には、コントローラ部21と該ターゲットシステ
ム23との間の電気的な接続状態がI/O端子接続回路
22B〔SW1=OFF動作〕により解除され、該コントロ
ーラ部21と自己診断・スタンドアロン回路22Aとの間
がI/O端子接続回路22B〔SW1=OFF,SW2=O
N動作〕により電気的に接続され、その間のデータの入
出力がターゲットインタフェース回路22Cにより制御さ
れる。
【0045】このため、従来例のようなターゲットシス
テム23と故障検出用の擬似ターゲットシステムとの物
理的な切換え処理に比べて、その評価/故障検出の切換
え処理の簡略化が図られる。また、自己診断・スタンド
アロン回路22Aがターゲットインタフェース装置22に
予め設置されることから従来例のような熟練者によるプ
ローブピンとパッド電極との間の高度な位置合わせ技術
が不要となる。このことで、システムの取扱いが容易に
なり、故障検出に至るまでの時間が短縮される。
テム23と故障検出用の擬似ターゲットシステムとの物
理的な切換え処理に比べて、その評価/故障検出の切換
え処理の簡略化が図られる。また、自己診断・スタンド
アロン回路22Aがターゲットインタフェース装置22に
予め設置されることから従来例のような熟練者によるプ
ローブピンとパッド電極との間の高度な位置合わせ技術
が不要となる。このことで、システムの取扱いが容易に
なり、故障検出に至るまでの時間が短縮される。
【0046】これにより、システム開発側に故障原因が
存在するか否かの早期自己診断をすることが可能とな
る。このことで、当該エミュレータ側の故障に気付くま
での無駄な時間や期間を従来例に比べて極力低減するこ
とが可能となる。
存在するか否かの早期自己診断をすることが可能とな
る。このことで、当該エミュレータ側の故障に気付くま
での無駄な時間や期間を従来例に比べて極力低減するこ
とが可能となる。
【0047】次に、本発明の実施例に係るエミュレータ
の故障診断方法について当該装置の動作を補足しながら
説明をする。図5は本発明の実施例に係るエミュレータ
の故障診断方法を含めた処理フローチャートを示してい
る。
の故障診断方法について当該装置の動作を補足しながら
説明をする。図5は本発明の実施例に係るエミュレータ
の故障診断方法を含めた処理フローチャートを示してい
る。
【0048】例えば、開発中のマイクロプロセッサ等の
ターゲットシステム23のマイクロプログラムのデバッ
グ処理をする場合、図5において、まず、ステップP1
で当該エミュレータの初期設定処理をする。この際に、
自己診断・スタンドアロン回路22A及びI/O端子接続
回路22Bが予めコントローラ部21により初期化され
る。例えば、自己診断・スタンドアロン回路22A内のS
RAM24やラッチ回路26がクリア処理される。
ターゲットシステム23のマイクロプログラムのデバッ
グ処理をする場合、図5において、まず、ステップP1
で当該エミュレータの初期設定処理をする。この際に、
自己診断・スタンドアロン回路22A及びI/O端子接続
回路22Bが予めコントローラ部21により初期化され
る。例えば、自己診断・スタンドアロン回路22A内のS
RAM24やラッチ回路26がクリア処理される。
【0049】次に、ステップP2で評価/故障のモード
切換え処理をする。ここで、ターゲットシステム23の
マイクロプログラム等のデバッグ処理をする場合(YE
S)には、ステップP3に移行する。また、当該エミュ
レータの故障モードを実行する場合(NO)には、ステ
ップP5に移行する。
切換え処理をする。ここで、ターゲットシステム23の
マイクロプログラム等のデバッグ処理をする場合(YE
S)には、ステップP3に移行する。また、当該エミュ
レータの故障モードを実行する場合(NO)には、ステ
ップP5に移行する。
【0050】例えば、ステップP2でターゲットシステ
ム23のマイクロプログラム等のデバッグ処理をする場
合(YES)には、ステップP3でターゲットシステム2
3を当該エミュレータのI/O端子接続回路22Bに接続
する。この際に、I/O端子接続回路22Bの第1,第2
のスイッチング素子31,32がI/OSET信号に基づ
いてそれぞれSW1=ON,SW2=OFF動作をするこ
とにより、コントローラ部21とターゲットシステム2
3との間が電気的に接続される。
ム23のマイクロプログラム等のデバッグ処理をする場
合(YES)には、ステップP3でターゲットシステム2
3を当該エミュレータのI/O端子接続回路22Bに接続
する。この際に、I/O端子接続回路22Bの第1,第2
のスイッチング素子31,32がI/OSET信号に基づ
いてそれぞれSW1=ON,SW2=OFF動作をするこ
とにより、コントローラ部21とターゲットシステム2
3との間が電気的に接続される。
【0051】その後、ステップP4でターゲットシステ
ム23のプログラムシステム開発処理をする。この際
に、コントローラ部21とターゲットシステム23との
間のデータがターゲットインタフェース回路22Cにより
入出力制御され、該ターゲットシステム23のマイクロ
プログラム等がコントローラ部21によりデバッグ処理
される。
ム23のプログラムシステム開発処理をする。この際
に、コントローラ部21とターゲットシステム23との
間のデータがターゲットインタフェース回路22Cにより
入出力制御され、該ターゲットシステム23のマイクロ
プログラム等がコントローラ部21によりデバッグ処理
される。
【0052】また、ステップP2でターゲットインタフ
ェース回路22Cの故障等により故障モードを実行する場
合(NO)には、ステップP5でターゲットシステム2
3とターゲットインタフェース回路22Cとの間の電気的
な接続状態の解除処理をする。この際に、I/O端子接
続回路22Bの第1のスイッチング素子31がI/OSET
信号に基づいてSW1=OFFをすることにより、コント
ローラ部21と該ターゲットシステム23との間の電気
的な接続状態が解除される。
ェース回路22Cの故障等により故障モードを実行する場
合(NO)には、ステップP5でターゲットシステム2
3とターゲットインタフェース回路22Cとの間の電気的
な接続状態の解除処理をする。この際に、I/O端子接
続回路22Bの第1のスイッチング素子31がI/OSET
信号に基づいてSW1=OFFをすることにより、コント
ローラ部21と該ターゲットシステム23との間の電気
的な接続状態が解除される。
【0053】その後、ステップP6で当該エミュレータ
に内蔵された自己診断・スタンドアロン回路22Aとター
ゲットインタフェース回路22Cとの間の電気的な接続処
理をする。この際に、I/O端子接続回路22Bの第1,
第2のスイッチング素子31,32がI/OSET信号に
基づいてSW1=OFF,,SW2=ON動作をすること
により、該コントローラ部21と自己診断・スタンドア
ロン回路22Aとの間が電気的に接続される。
に内蔵された自己診断・スタンドアロン回路22Aとター
ゲットインタフェース回路22Cとの間の電気的な接続処
理をする。この際に、I/O端子接続回路22Bの第1,
第2のスイッチング素子31,32がI/OSET信号に
基づいてSW1=OFF,,SW2=ON動作をすること
により、該コントローラ部21と自己診断・スタンドア
ロン回路22Aとの間が電気的に接続される。
【0054】ステップP7で接続処理に基づいて当該エ
ミュレータの自己診断処理をする。この際に、コントロ
ーラ部21と自己診断・スタンドアロン回路22Aとの間
のデータがターゲットインタフェース回路22Cにより入
出力制御される。
ミュレータの自己診断処理をする。この際に、コントロ
ーラ部21と自己診断・スタンドアロン回路22Aとの間
のデータがターゲットインタフェース回路22Cにより入
出力制御される。
【0055】例えば、書込み/読出し制御信号RD/WRに
基づいて故障診断用のデータをSRAM24に書込み/
読出し処理をすることにより、アドレスバス28及びデ
ータバス29の自己診断をすることができる。
基づいて故障診断用のデータをSRAM24に書込み/
読出し処理をすることにより、アドレスバス28及びデ
ータバス29の自己診断をすることができる。
【0056】また、コントローラ部21から故障診断用
のデータ及びアドレスがラッチ回路26に出力され、例
えば、ラッチ回路26に「1」が設定された場合であっ
て、入力ポート部PORT1のデータと出力ポート部PORT0
のデータとが一致すれば、入出力ポートの機能は正常状
態として診断される。また、逆に、ラッチ回路26に、
「0」が設定されるとデータ転送方向が変わることから
出力ポート部PORT1のデータと入力ポート部PORT0のデ
ータとが一致すれば、入出力ポートの機能は正常状態と
して診断される。
のデータ及びアドレスがラッチ回路26に出力され、例
えば、ラッチ回路26に「1」が設定された場合であっ
て、入力ポート部PORT1のデータと出力ポート部PORT0
のデータとが一致すれば、入出力ポートの機能は正常状
態として診断される。また、逆に、ラッチ回路26に、
「0」が設定されるとデータ転送方向が変わることから
出力ポート部PORT1のデータと入力ポート部PORT0のデ
ータとが一致すれば、入出力ポートの機能は正常状態と
して診断される。
【0057】このようにして、本発明の実施例に係るエ
ミュレータの故障診断方法によれば、図5に示すよう
に、ステップP5でターゲットシステム23とターゲッ
トインタフェース回路22Cとの間の電気的な接続状態が
解除処理され、次いで、ステップP6でエミュレータに
内蔵された自己診断・スタンドアロン回路22Aとターゲ
ットインタフェース回路22Cとの間が接続処理されてい
る。
ミュレータの故障診断方法によれば、図5に示すよう
に、ステップP5でターゲットシステム23とターゲッ
トインタフェース回路22Cとの間の電気的な接続状態が
解除処理され、次いで、ステップP6でエミュレータに
内蔵された自己診断・スタンドアロン回路22Aとターゲ
ットインタフェース回路22Cとの間が接続処理されてい
る。
【0058】このため、ステップP7で,例えば、擬似
的に構成された擬似ターゲットシステムを兼用する自己
診断・スタンドアロン回路22Aに基づいて、当該エミュ
レータに故障原因が存在するか否かの自己診断処理に適
宜に実行することが可能となる。このことで、本来、開
発中のマイクロプロセッサ等のターゲットシステム23
に故障原因が無く、それが当該エミュレータ側に存在す
る場合に、従来例のように該ターゲットシステム23に
故障原因があるものとして誤って開発を進めることが極
力回避される。
的に構成された擬似ターゲットシステムを兼用する自己
診断・スタンドアロン回路22Aに基づいて、当該エミュ
レータに故障原因が存在するか否かの自己診断処理に適
宜に実行することが可能となる。このことで、本来、開
発中のマイクロプロセッサ等のターゲットシステム23
に故障原因が無く、それが当該エミュレータ側に存在す
る場合に、従来例のように該ターゲットシステム23に
故障原因があるものとして誤って開発を進めることが極
力回避される。
【0059】これにより、当該エミュレータ側の故障の
早期発見をすることができ、新規マイクロプロセッサ等
の早期製品化を図ることが可能となる。
早期発見をすることができ、新規マイクロプロセッサ等
の早期製品化を図ることが可能となる。
【0060】
【発明の効果】以上説明したように、本発明のエミュレ
ータによれば制御手段,入出力手段が具備され、該入出
力手段に故障診断手段と入出力補助制御手段とが設けら
れている。
ータによれば制御手段,入出力手段が具備され、該入出
力手段に故障診断手段と入出力補助制御手段とが設けら
れている。
【0061】このため、システム評価時には、入出力補
助制御手段により制御手段と被開発対象物との間が電気
的に接続され、そのプログラムソフトが制御手段により
評価される。また、故障診断時には、制御手段と被開発
対象物との間の電気的な接続状態が入出力補助制御手段
により解除され、該制御手段と故障診断手段との間が電
気的に接続される。このことで、従来例のような被開発
対象物と故障検出用の擬似ターゲットシステムとの物理
的な切換え処理に比べて、その簡略化が図られる。ま
た、その故障検出に至るまでの時間が短縮される。
助制御手段により制御手段と被開発対象物との間が電気
的に接続され、そのプログラムソフトが制御手段により
評価される。また、故障診断時には、制御手段と被開発
対象物との間の電気的な接続状態が入出力補助制御手段
により解除され、該制御手段と故障診断手段との間が電
気的に接続される。このことで、従来例のような被開発
対象物と故障検出用の擬似ターゲットシステムとの物理
的な切換え処理に比べて、その簡略化が図られる。ま
た、その故障検出に至るまでの時間が短縮される。
【0062】さらに、本発明のエミュレータの故障診断
方法によれば、被開発対象物と入出力手段との間の接続
が解除処理され、その後、エミュレータに内蔵された故
障診断手段と入出力手段との間が接続処理されている。
方法によれば、被開発対象物と入出力手段との間の接続
が解除処理され、その後、エミュレータに内蔵された故
障診断手段と入出力手段との間が接続処理されている。
【0063】このため、擬似的に構成された擬似データ
処理装置を兼用する故障診断手段に基づいて、被開発対
象物の有無に係わらず当該エミュレータの故障の有無の
自己診断処理やソフト開発を適宜に実行することが可能
となる。このことで、当該エミュレータ側の故障に迅速
に対処することができる。
処理装置を兼用する故障診断手段に基づいて、被開発対
象物の有無に係わらず当該エミュレータの故障の有無の
自己診断処理やソフト開発を適宜に実行することが可能
となる。このことで、当該エミュレータ側の故障に迅速
に対処することができる。
【0064】これにより、当該エミュレータの信頼度の
向上を図ること、及びマイクロプロセッサ等の新規なデ
ータ処理装置の早期製品化を図ることが可能となる。
向上を図ること、及びマイクロプロセッサ等の新規なデ
ータ処理装置の早期製品化を図ることが可能となる。
【図1】本発明に係るエミュレータ及びその故障診断方
法の原理図である。
法の原理図である。
【図2】本発明の実施例に係るエミュレータの全体構成
図である。
図である。
【図3】本発明の実施例に係る自己診断・スタンドアロ
ン回路の構成図である。
ン回路の構成図である。
【図4】本発明の実施例に係るI/O接続制御回路の構
成図である。
成図である。
【図5】本発明の実施例に係るエミュレータの故障診断
方法を含めた処理フローチャートである。
方法を含めた処理フローチャートである。
【図6】従来例に係るエミュレータの構成図及びその処
理フローチャートである。
理フローチャートである。
11…制御手段、
12…入出力手段、
12A…故障診断手段、
12B…入出力補助制御手段、
D…データ。
Claims (4)
- 【請求項1】 被開発対象物(13)のプログラムソフ
トの開発をする制御手段(11)と、前記制御手段(1
1)と被開発対象物(13)との間のデータの入出力を
制御する入出力手段(12)とを具備するエミュレータ
において、少なくとも、前記被開発対象物(13)以外
の故障診断を補助する故障診断手段(12A)と、前記故
障診断手段(12A)又は被開発対象物(13)と入出力
手段(12)との間の接続制御をする入出力補助制御手
段(12B)とが設けられることを特徴とするエミュレー
タ。 - 【請求項2】 請求項1記載のエミュレータにおいて、
前記被開発対象物(13)には、実際に試作されたデー
タ処理装置及び擬似的に構成された擬似データ処理装置
が含まれることを特徴とするエミュレータ。 - 【請求項3】 請求項1記載のエミュレータにおいて、
前記故障診断手段(12A)が擬似的に構成された擬似デ
ータ処理装置を兼用することを特徴とするエミュレー
タ。 - 【請求項4】 請求項1記載のエミュレータの故障診断
方法において、少なくとも、前記被開発対象物(13)
以外の故障診断をする際に、前記被開発対象物(13)
と入出力手段(12)との間の電気的な接続状態の解除
処理をし、前記エミュレータに内蔵された故障診断手段
(12A)と前記入出力手段(12)との間の電気的な接
続処理をし、前記接続処理に基づいて当該エミュレータ
の自己診断処理をすることを特徴とするエミュレータの
故障診断方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3188646A JPH0535522A (ja) | 1991-07-29 | 1991-07-29 | エミユレータ及びその故障診断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3188646A JPH0535522A (ja) | 1991-07-29 | 1991-07-29 | エミユレータ及びその故障診断方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0535522A true JPH0535522A (ja) | 1993-02-12 |
Family
ID=16227364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3188646A Withdrawn JPH0535522A (ja) | 1991-07-29 | 1991-07-29 | エミユレータ及びその故障診断方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0535522A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011191975A (ja) * | 2010-03-15 | 2011-09-29 | Toshiba Corp | 計算機の機能検証方法 |
-
1991
- 1991-07-29 JP JP3188646A patent/JPH0535522A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011191975A (ja) * | 2010-03-15 | 2011-09-29 | Toshiba Corp | 計算機の機能検証方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0535522A (ja) | エミユレータ及びその故障診断方法 | |
JPS59114648A (ja) | 診断装置 | |
JPS5833579B2 (ja) | 情報処理装置 | |
JP2503980B2 (ja) | メモリ診断回路 | |
JP2002132534A (ja) | 入出力試験システム | |
JPS59206951A (ja) | 制御記憶誤り検出回路の診断方式 | |
JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
JPS61182107A (ja) | デイジタル制御装置 | |
JP2000076093A (ja) | マイクロコンピュータのエミュレータ | |
JP2605440B2 (ja) | データ処理装置 | |
JPS59121552A (ja) | 障害検出方式 | |
JPS60222936A (ja) | チエツク回路診断方式 | |
JPH0612292A (ja) | マイクロコンピュータ | |
JPH05297901A (ja) | プロセス制御装置 | |
JPS60251438A (ja) | 制御メモリ自己診断方式 | |
JPH05342076A (ja) | 二重書構成のファイル装置 | |
JPS60101649A (ja) | 電子計算機の診断装置 | |
JPH07182203A (ja) | マイクロコンピュータ開発支援装置 | |
JPH03142503A (ja) | プログラマブルコントローラ | |
JPH01166140A (ja) | 情報処理装置診断方式 | |
JPS62210551A (ja) | マイクロプログラム追跡装置 | |
JPS6269344A (ja) | 入出力装置制御方式 | |
JPH02144645A (ja) | バスモニター装置 | |
JPS63111547A (ja) | メモリ制御方式 | |
JPH05189256A (ja) | マイクロプログラム方式のエラー検出機構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |