JPH0535522A - エミユレータ及びその故障診断方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はエミュレータ，特に、マイクロプロ
セッサ等の被開発対象物のプログラムソフトを開発する
システム開発支援装置の改善に関し、該被開発対象物と
故障検出用の擬似ターゲットシステムの切換え処理の簡
略化を図り、少なくとも、システム開発側に故障原因が
存在するか否かの自己診断をすること、及び、該対象物
の早期製品化を図ることを目的とする。 【構成】 被開発対象物１３のプログラムソフトの開発
をする制御手段１１と、前記制御手段１１と被開発対象
物１３との間のデータの入出力を制御する入出力手段１
２とを具備するエミュレータにおいて、少なくとも、前
記被開発対象物１３以外の故障診断を補助する故障診断
手段12Ａと、前記故障診断手段12Ａ又は被開発対象物１
３と入出力手段１２との間の接続制御をする入出力補助
制御手段12Ｂとが設けられることを含み構成する。

Description

【発明の詳細な説明】

【０００１】〔目次〕 産業上の利用分野 従来の技術（図６） 発明が解決しようとする課題 課題を解決するための手段（図１） 作用 実施例（図２〜５） 発明の効果

【０００２】

【産業上の利用分野】本発明は、エミュレータ及びその
故障診断方法に関するものであり、更に詳しく言えば、
マイクロプロセッサ等のプログラムソフトを開発するシ
ステム開発支援装置及びその故障診断をする方法に関す
るものである。

【０００３】近年、ユーザの使用態様により高性能，高
機能のマイクロプロセッサ等の要求があり、そのハード
ウエア試作に並行して短期間に、そのシステム開発を行
う必要がある。このため、該システム開発にはマイクロ
コンピュータを利用したインサーキットエミュレータ等
のシステム開発支援装置が使用されている。

【０００４】これによれば、開発中のマイクロプロセッ
サ等のデバッグ処理の際に、システム開発側又は開発中
のプロセッサ側のどちらかに故障原因が生じた場合に、
ターゲットシステムがターゲットインタフェース装置か
ら取り外され、それに替わり、故障検出用の擬似ターゲ
ットシステムが取付けられている。

【０００５】このため、両ターゲットシステムの付け替
え処理に多くの時間が費やされ、故障検出に至るまでの
時間が多くなる。また、システム開発側に存在する故障
に気付くまでの無駄な開発時間や期間が徒過されてい
る。

【０００６】そこで、ターゲットシステムと故障検出用
の擬似ターゲットシステムの切換え処理の簡略化を図
り、少なくとも、システム開発側に故障原因が存在する
か否かの自己診断をすること、及び、被開発対象物の早
期製品化を図ることができる装置及び方法が望まれてい
る。

【０００７】

【従来の技術】図６（ａ），（ｂ）は、従来例に係るエ
ミュレータの構成図及びその処理フローチャートを示し
ている。例えば、マイクロプロセッサ等のシステム開発
をするインサーキットエミュレータ（ＩＣＥ，In Circu
it Emulator ）は、図６（ａ）において、制御装置１及
びターゲットインタフェース回路２から成る。

【０００８】当該エミュレータの機能は、開発中のマイ
クロプロセッサ等の実機（以下単にターゲットシステム
という）又は擬似ターゲットシステム３がターゲットイ
ンタフェース回路２に接続されると、該インタフェース
回路２を介して開発用に書かれたプログラムが制御装置
１からターゲットシステム３等に出力される。

【０００９】これにより、該ターゲットシステム３で演
算処理されたデータが制御装置１に出力され、該データ
を制御装置１において評価することにより、マイクロプ
ログラム等の開発をするものである。

【００１０】例えば、開発中のマイクロプロセッサ等の
ターゲットシステム３が試作されると、そのマイクロプ
ログラムのデバッグ処理が行われる。すなわち、図６
（ｂ）の当該エミュレータの故障検出を含めた処理フロ
ーチャートに示すように、まず、ステップＰ１で評価／
故障のモード切換え処理に基づいて、ターゲットシステ
ム３のマイクロプログラム等のデバッグ処理をする場合
（ＹES）には、ステップＰ２でターゲットシステム３を
当該エミュレータのターゲットインタフェース回路２に
接続する。その後、ステップＰ３でシステム開発処理を
する。

【００１１】なお、ターゲットインタフェース回路２の
故障等によりステップＰ１で故障モードを実行する場合
（ＮＯ）には、ステップＰ４でターゲットシステム３を
該ターゲットインタフェース回路２から取り外して、故
障検出用の擬似ターゲットシステムを該インタフェース
回路２に付け替え、その後、ステップＰ５で故障検出処
理を実行する。

【００１２】

【発明が解決しようとする課題】ところで従来例によれ
ば、開発中のマイクロプロセッサ等のデバッグ処理の際
に、図６（ａ）に示すように、システム開発側（エミュ
レータ側）Ａ又は開発中のプロセッサ側Ｂのどちらかに
故障原因が生じ、その判別が付かない場合に、ステップ
Ｐ４でターゲットシステム（以後被開発対象物ともい
う）３をターゲットインタフェース回路２から取り外し
て、故障検出用の擬似ターゲットシステムを該インタフ
ェース回路２に付け替えている。

【００１３】このため、両ターゲットシステムの付け替
え処理に多くの時間が費やされ、また、システム規模に
もよるが数百本ものプローブピンと当該ターゲットシス
テム３の外部端子との位置合わせ処理に熟練者の高度な
位置合わせ技術が必要となる。このことで、故障検出に
至るまでの時間が多くなる。

【００１４】また、本来、開発中のプロセッサ側Ｂに故
障原因が無く、システム開発側Ａに存在する場合であっ
ても、該開発中のプロセッサ側Ｂに故障原因があるもの
として誤って開発を進めることがある。

【００１５】これにより、システム開発側Ａに存在する
故障に気付くまでの無駄な開発時間や期間を徒過した
り、マイクロプロセッサ等の新製品の早期開発の妨げと
なるという問題がある。

【００１６】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、被開発対象物と故障検出用の擬似
ターゲットシステムの切換え処理の簡略化を図り、少な
くとも、システム開発側に故障原因が存在するか否かの
自己診断をすること、及び、該被開発対象物の早期製品
化を図ることが可能となるエミュレータ及びその故障診
断方法の提供を目的とする。

【００１７】

【課題を解決するための手段】図１（ａ），（ｂ）は、
本発明に係るエミュレータ及びその故障診断方法の原理
図を示している。

【００１８】本発明のエミュレータは、図１（ａ）に示
すように、被開発対象物１３のプログラムソフトの開発
をする制御手段１１と、前記制御手段１１と被開発対象
物１３との間のデータの入出力を制御する入出力手段１
２とを具備するエミュレータにおいて、少なくとも、前
記被開発対象物１３以外の故障診断を補助する故障診断
手段12Ａと、前記故障診断手段12Ａ又は被開発対象物１
３と入出力手段１２との間の接続制御をする入出力補助
制御手段12Ｂとが設けられることを特徴とする。

【００１９】なお、前記エミュレータにおいて、前記被
開発対象物１３には、実際に試作されたデータ処理装置
及び擬似的に構成された擬似データ処理装置が含まれる
ことを特徴とする。

【００２０】また、前記エミュレータにおいて、前記故
障診断手段12Ａが擬似的に構成された擬似データ処理装
置を兼用することを特徴とする。さらに、本発明のエミ
ュレータの故障診断方法は、前記エミュレータの故障診
断方法において、図１（ｂ）に示すように、少なくと
も、ステップＰ１で前記被開発対象物１３以外の故障診
断をする際に、まず、ステップＰ２で前記被開発対象物
１３と入出力手段１２との間の電気的な接続状態の解除
処理をし、次いで、ステップＰ３で前記エミュレータに
内蔵された故障診断手段12Ａと前記入出力手段１２との
間の電気的な接続処理をし、その後、ステップＰ４で前
記接続処理に基づいて当該エミュレータの自己診断処理
をすることを特徴とし、上記目的を達成する。

【００２１】

【作 用】本発明のエミュレータによれば、図１（ａ）
に示すように制御手段１１と入出力手段１２とが具備さ
れたエミュレータにおいて、故障診断手段12Ａと入出力
補助制御手段12Ｂとが設けられている。

【００２２】例えば、実際に試作されたデータ処理装置
又は擬似的に構成された擬似データ処理装置等の被開発
対象物１３のシステム評価時には、入出力手段１２に設
けられた入出力補助制御手段12Ｂにより制御手段１１と
被開発対象物１３との間が電気的に接続され、その間の
データの入出力が該入出力手段１２により制御され、被
開発対象物１３のプログラムソフトが制御手段１１によ
り評価される。

【００２３】また、被開発対象物１３以外の故障診断時
には、制御手段１１と被開発対象物１３との間の電気的
な接続状態が入出力補助制御手段12Ｂにより解除され、
該制御手段１１と故障診断手段12Ａとの間が入出力補助
制御手段12Ｂにより電気的に接続され、その間のデータ
の入出力が該入出力手段１２により制御される。

【００２４】このため、従来例のような被開発対象物と
故障検出用の擬似ターゲットシステムとの物理的な切換
え処理に比べて、その評価／故障検出の切換え処理の簡
略化が図られる。また、故障診断手段12Ａが、例えば、
入出力手段１２に予め設置されることから従来例のよう
なプローブピン等の熟練者による高度な位置合わせ技術
が不要となる。このことで、故障検出に至るまでの時間
が短縮される。

【００２５】これにより、システム開発側に故障原因が
存在するか否かの自己診断を必要に応じて適宜に実行す
ることが可能となる。このことで、当該エミュレータ側
の故障に気付くまでの無駄な時間や期間を従来例に比べ
て極力低減することが可能となる。

【００２６】さらに、本発明のエミュレータの故障診断
方法によれば、図１（ｂ）に示すように、ステップＰ２
で被開発対象物１３と入出力手段１２との間の接続が解
除処理され、次いで、ステップＰ３でエミュレータに内
蔵された故障診断手段12Ａと入出力手段１２との間が接
続処理されている。

【００２７】このため、ステップＰ４で，例えば、擬似
的に構成された擬似データ処理装置を兼用する故障診断
手段12Ａに基づいて、当該エミュレータに故障原因が存
在するか否かの自己診断処理に適宜に実行することが可
能となる。このことで、本来、開発中のマイクロプロセ
ッサ等の被開発対象物に故障原因が無く、それが当該エ
ミュレータ側に存在する場合に、従来例のように被開発
対象物に故障原因があるものとして誤って開発を進める
ことが極力回避される。

【００２８】これにより、当該エミュレータ側の故障の
早期発見をすることができ、被開発対象物の早期製品化
を図ることが可能となる。

【００２９】

【実施例】次に図を参照しながら本発明の実施例につい
て説明をする。図２〜４は、本発明の実施例に係るエミ
ュレータ及びその故障診断方法を説明する図であり、図
２は、本発明の実施例に係るエミュレータの全体構成図
を示している。

【００３０】例えば、マイクロプロセッサ等のシステム
開発に適用可能なインサーキットエミュレータ（ＩＣ
Ｅ，In Circuit Emulator ）は、図２において、コント
ローラ部２１及びターゲットインタフェース装置２２か
ら成る。

【００３１】すなわち、コントローラ部２１は制御手段
１１の一実施例であり、実際に試作されたマイクロプロ
セッサ（以下単にターゲットシステムという）や擬似的
に構成された擬似マイクロプロセッサ（以下単に擬似タ
ーゲットシステムという）等の被開発対象物１３に基づ
いて、そのプログラムソフトの開発をするものである。

【００３２】ターゲットインタフェース装置２２は入出
力手段１２の一実施例であり、自己診断・スタンドアロ
ン回路22Ａ，Ｉ／Ｏ端子接続回路22Ｂ及びターゲットイ
ンタフェース回路22Ｃから成る。また、自己診断・スタ
ンドアロン回路22Ａは故障診断手段12Ａの一例であり、
従来例の装置には無く、本発明の実施例により設けられ
る。該回路22Ａの機能は、ターゲットシステム２３以外
に生じた故障の診断処理を補助するものである。なお、
自己診断・スタンドアロン回路22Ａは擬似的に構成され
た擬似ターゲットシステムを兼用することを特徴とし、
該回路22Ａについては、図３において詳述する。

【００３３】Ｉ／Ｏ端子接続回路22Ｂは入出力補助制御
手段12Ｂの一例であり、回路22Ａと同様に従来例の装置
には無く、本発明の実施例により設けられる。該回路22
Ｂの機能は、自己診断・スタンドアロン回路22Ａ又はタ
ーゲットシステム２３とターゲットインタフェース回路
22Ｃとの間の接続制御をするものである。なお、該回路
22Ｂについては、図４において詳述する。

【００３４】また、ターゲットインタフェース回路22Ｃ
は、開発用に書かれたプログラムをターゲットシステム
２３に出力したり、該ターゲットシステム２３で演算処
理されたデータをコントローラ部２１に転送するもので
ある。

【００３５】図３は、本発明の実施例に係る自己診断・
スタンドアロン回路の構成図を示している。図３におい
て、ターゲットシステム２３以外に生じた故障の診断処
理を補助する自己診断・スタンドアロン回路22Ａは、Ｓ
ＲＡＭ（スタティックメモリ）２４，アドレスデコード
部２５，ラッチ回路２６，双方向性バッファ２７，アド
レスバス２８，データバス２９，入力ポート部ＰORT1及
び出力ポート部ＰORT0から成る。

【００３６】ＳＲＡＭ２４はアドレスバス２８及びデー
タバス２９に接続され、書込み／読出し制御信号RD／WR
に基づいて故障診断用のデータやプログラム開発用のデ
ータを記憶するものである。これにより、アドレスバス
２８及びデータバス２９の自己診断をすることができ
る。

【００３７】アドレスデコード部２５はアドレスバス２
８に接続され、コントローラ部２１から転送されるアド
レスのデコード処理をし、それをラッチ回路２６及びＳ
ＲＡＭ２４に出力するものである。

【００３８】ラッチ回路２６は、アドレス及びデータに
基づいて選択信号ＤIRを双方向性バッファ２７に出力す
るものである。双方向性バッファ２７は入力ポート部Ｐ
ORT1及び出力ポート部ＰORT0に接続され、選択信号ＤIR
に基づいてデータ転送方向を変えるものである。

【００３９】アドレスバス２８及びデータバス２９はＩ
／Ｏ端子接続回路22Ｂに接続され、コントローラ部２１
から転送されるアドレスやデータを伝送するものであ
る。入力ポート部ＰORT1及び出力ポート部ＰORT0はＩ／
Ｏ端子接続回路22Ｂに接続される。

【００４０】図４は、本発明の実施例に係るＩ／Ｏ端子
接続回路の構成図であり、その単線結線図を示してい
る。図４において、自己診断・スタンドアロン回路22Ａ
又はターゲットシステム２３とターゲットインタフェー
ス回路22Ｃとの間の接続制御をする一単位の信号線に係
るＩ／Ｏ端子接続回路22Ｂは、インバータ３０，第１，
第２のスイッチング素子３１，３２から成る。インバー
タ３０はコントローラ部２１から出力される制御信号
（以下Ｉ／ＯＳET信号という) を反転して、それを第１
のスイッチング素子（以下単にＳＷ１ともいう）３１に
出力するものである。

【００４１】第１のスイッチング素子３１はＩ／ＯＳET
信号に基づいてターゲットシステム２３とターゲットイ
ンタフェース回路22Ｃとの間の接続制御をするものであ
る。また、第２のスイッチング素子（以下単にＳＷ２と
もいう）３２は非反転Ｉ／ＯＳET信号に基づいて自己診
断・スタンドアロン回路22Ａとターゲットインタフェー
ス回路22Ｃとの間の接続制御をするものである。

【００４２】このようにして、本発明の実施例に係るエ
ミュレータによれば、図２〜４に示すようにコントロー
ラ部２１，ターゲットインタフェース装置２２が具備さ
れ、該インタフェース装置２２に、自己診断・スタンド
アロン回路22Ａ，Ｉ／Ｏ端子接続回路22Ｂ及びターゲッ
トインタフェース回路22Ｃが設けられている。

【００４３】例えば、実際に試作されたターゲットシス
テム又は擬似的に構成された擬似ターゲットシステムの
評価時には、ターゲットインタフェース装置２２に設け
られたＩ／Ｏ端子接続回路22Ｂ〔ＳＷ１＝ＯＮ，ＳＷ２
＝ＯFF動作〕により、コントローラ部２１とターゲット
システム２３との間が電気的に接続され、その間のデー
タの入出力がターゲットインタフェース回路22Ｃにより
制御され、該ターゲットシステム２３のマイクロプログ
ラム等がコントローラ部２１によりデバッグ処理され
る。

【００４４】また、ターゲットシステム２３以外の故障
診断時には、コントローラ部２１と該ターゲットシステ
ム２３との間の電気的な接続状態がＩ／Ｏ端子接続回路
22Ｂ〔ＳＷ１＝ＯFF動作〕により解除され、該コントロ
ーラ部２１と自己診断・スタンドアロン回路22Ａとの間
がＩ／Ｏ端子接続回路22Ｂ〔ＳＷ１＝ＯFF，ＳＷ２＝Ｏ
Ｎ動作〕により電気的に接続され、その間のデータの入
出力がターゲットインタフェース回路22Ｃにより制御さ
れる。

【００４５】このため、従来例のようなターゲットシス
テム２３と故障検出用の擬似ターゲットシステムとの物
理的な切換え処理に比べて、その評価／故障検出の切換
え処理の簡略化が図られる。また、自己診断・スタンド
アロン回路22Ａがターゲットインタフェース装置２２に
予め設置されることから従来例のような熟練者によるプ
ローブピンとパッド電極との間の高度な位置合わせ技術
が不要となる。このことで、システムの取扱いが容易に
なり、故障検出に至るまでの時間が短縮される。

【００４６】これにより、システム開発側に故障原因が
存在するか否かの早期自己診断をすることが可能とな
る。このことで、当該エミュレータ側の故障に気付くま
での無駄な時間や期間を従来例に比べて極力低減するこ
とが可能となる。

【００４７】次に、本発明の実施例に係るエミュレータ
の故障診断方法について当該装置の動作を補足しながら
説明をする。図５は本発明の実施例に係るエミュレータ
の故障診断方法を含めた処理フローチャートを示してい
る。

【００４８】例えば、開発中のマイクロプロセッサ等の
ターゲットシステム２３のマイクロプログラムのデバッ
グ処理をする場合、図５において、まず、ステップＰ１
で当該エミュレータの初期設定処理をする。この際に、
自己診断・スタンドアロン回路22Ａ及びＩ／Ｏ端子接続
回路22Ｂが予めコントローラ部２１により初期化され
る。例えば、自己診断・スタンドアロン回路22Ａ内のＳ
ＲＡＭ２４やラッチ回路２６がクリア処理される。

【００４９】次に、ステップＰ２で評価／故障のモード
切換え処理をする。ここで、ターゲットシステム２３の
マイクロプログラム等のデバッグ処理をする場合（ＹE
S）には、ステップＰ３に移行する。また、当該エミュ
レータの故障モードを実行する場合（ＮＯ）には、ステ
ップＰ５に移行する。

【００５０】例えば、ステップＰ２でターゲットシステ
ム２３のマイクロプログラム等のデバッグ処理をする場
合（ＹES）には、ステップＰ３でターゲットシステム２
３を当該エミュレータのＩ／Ｏ端子接続回路22Ｂに接続
する。この際に、Ｉ／Ｏ端子接続回路22Ｂの第１，第２
のスイッチング素子３１，３２がＩ／ＯＳET信号に基づ
いてそれぞれＳＷ１＝ＯＮ，ＳＷ２＝ＯFF動作をするこ
とにより、コントローラ部２１とターゲットシステム２
３との間が電気的に接続される。

【００５１】その後、ステップＰ４でターゲットシステ
ム２３のプログラムシステム開発処理をする。この際
に、コントローラ部２１とターゲットシステム２３との
間のデータがターゲットインタフェース回路22Ｃにより
入出力制御され、該ターゲットシステム２３のマイクロ
プログラム等がコントローラ部２１によりデバッグ処理
される。

【００５２】また、ステップＰ２でターゲットインタフ
ェース回路22Ｃの故障等により故障モードを実行する場
合（ＮＯ）には、ステップＰ５でターゲットシステム２
３とターゲットインタフェース回路22Ｃとの間の電気的
な接続状態の解除処理をする。この際に、Ｉ／Ｏ端子接
続回路22Ｂの第１のスイッチング素子３１がＩ／ＯＳET
信号に基づいてＳＷ１＝ＯFFをすることにより、コント
ローラ部２１と該ターゲットシステム２３との間の電気
的な接続状態が解除される。

【００５３】その後、ステップＰ６で当該エミュレータ
に内蔵された自己診断・スタンドアロン回路22Ａとター
ゲットインタフェース回路22Ｃとの間の電気的な接続処
理をする。この際に、Ｉ／Ｏ端子接続回路22Ｂの第１，
第２のスイッチング素子３１，３２がＩ／ＯＳET信号に
基づいてＳＷ１＝ＯFF，，ＳＷ２＝ＯＮ動作をすること
により、該コントローラ部２１と自己診断・スタンドア
ロン回路22Ａとの間が電気的に接続される。

【００５４】ステップＰ７で接続処理に基づいて当該エ
ミュレータの自己診断処理をする。この際に、コントロ
ーラ部２１と自己診断・スタンドアロン回路22Ａとの間
のデータがターゲットインタフェース回路22Ｃにより入
出力制御される。

【００５５】例えば、書込み／読出し制御信号RD／WRに
基づいて故障診断用のデータをＳＲＡＭ２４に書込み／
読出し処理をすることにより、アドレスバス２８及びデ
ータバス２９の自己診断をすることができる。

【００５６】また、コントローラ部２１から故障診断用
のデータ及びアドレスがラッチ回路２６に出力され、例
えば、ラッチ回路２６に「１」が設定された場合であっ
て、入力ポート部ＰORT1のデータと出力ポート部ＰORT0
のデータとが一致すれば、入出力ポートの機能は正常状
態として診断される。また、逆に、ラッチ回路２６に、
「０」が設定されるとデータ転送方向が変わることから
出力ポート部ＰORT1のデータと入力ポート部ＰORT0のデ
ータとが一致すれば、入出力ポートの機能は正常状態と
して診断される。

【００５７】このようにして、本発明の実施例に係るエ
ミュレータの故障診断方法によれば、図５に示すよう
に、ステップＰ５でターゲットシステム２３とターゲッ
トインタフェース回路22Ｃとの間の電気的な接続状態が
解除処理され、次いで、ステップＰ６でエミュレータに
内蔵された自己診断・スタンドアロン回路22Ａとターゲ
ットインタフェース回路22Ｃとの間が接続処理されてい
る。

【００５８】このため、ステップＰ７で，例えば、擬似
的に構成された擬似ターゲットシステムを兼用する自己
診断・スタンドアロン回路22Ａに基づいて、当該エミュ
レータに故障原因が存在するか否かの自己診断処理に適
宜に実行することが可能となる。このことで、本来、開
発中のマイクロプロセッサ等のターゲットシステム２３
に故障原因が無く、それが当該エミュレータ側に存在す
る場合に、従来例のように該ターゲットシステム２３に
故障原因があるものとして誤って開発を進めることが極
力回避される。

【００５９】これにより、当該エミュレータ側の故障の
早期発見をすることができ、新規マイクロプロセッサ等
の早期製品化を図ることが可能となる。

【００６０】

【発明の効果】以上説明したように、本発明のエミュレ
ータによれば制御手段，入出力手段が具備され、該入出
力手段に故障診断手段と入出力補助制御手段とが設けら
れている。

【００６１】このため、システム評価時には、入出力補
助制御手段により制御手段と被開発対象物との間が電気
的に接続され、そのプログラムソフトが制御手段により
評価される。また、故障診断時には、制御手段と被開発
対象物との間の電気的な接続状態が入出力補助制御手段
により解除され、該制御手段と故障診断手段との間が電
気的に接続される。このことで、従来例のような被開発
対象物と故障検出用の擬似ターゲットシステムとの物理
的な切換え処理に比べて、その簡略化が図られる。ま
た、その故障検出に至るまでの時間が短縮される。

【００６２】さらに、本発明のエミュレータの故障診断
方法によれば、被開発対象物と入出力手段との間の接続
が解除処理され、その後、エミュレータに内蔵された故
障診断手段と入出力手段との間が接続処理されている。

【００６３】このため、擬似的に構成された擬似データ
処理装置を兼用する故障診断手段に基づいて、被開発対
象物の有無に係わらず当該エミュレータの故障の有無の
自己診断処理やソフト開発を適宜に実行することが可能
となる。このことで、当該エミュレータ側の故障に迅速
に対処することができる。

【００６４】これにより、当該エミュレータの信頼度の
向上を図ること、及びマイクロプロセッサ等の新規なデ
ータ処理装置の早期製品化を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明に係るエミュレータ及びその故障診断方
法の原理図である。

【図２】本発明の実施例に係るエミュレータの全体構成
図である。

【図３】本発明の実施例に係る自己診断・スタンドアロ
ン回路の構成図である。

【図４】本発明の実施例に係るＩ／Ｏ接続制御回路の構
成図である。

【図５】本発明の実施例に係るエミュレータの故障診断
方法を含めた処理フローチャートである。

【図６】従来例に係るエミュレータの構成図及びその処
理フローチャートである。

【符号の説明】

１１…制御手段、 １２…入出力手段、 12Ａ…故障診断手段、 12Ｂ…入出力補助制御手段、 Ｄ…データ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 被開発対象物（１３）のプログラムソフ
   トの開発をする制御手段（１１）と、前記制御手段（１
   １）と被開発対象物（１３）との間のデータの入出力を
   制御する入出力手段（１２）とを具備するエミュレータ
   において、少なくとも、前記被開発対象物（１３）以外
   の故障診断を補助する故障診断手段（12Ａ）と、前記故
   障診断手段（12Ａ）又は被開発対象物（１３）と入出力
   手段（１２）との間の接続制御をする入出力補助制御手
   段（12Ｂ）とが設けられることを特徴とするエミュレー
   タ。
2. 【請求項２】 請求項１記載のエミュレータにおいて、
   前記被開発対象物（１３）には、実際に試作されたデー
   タ処理装置及び擬似的に構成された擬似データ処理装置
   が含まれることを特徴とするエミュレータ。
3. 【請求項３】 請求項１記載のエミュレータにおいて、
   前記故障診断手段（12Ａ）が擬似的に構成された擬似デ
   ータ処理装置を兼用することを特徴とするエミュレー
   タ。
4. 【請求項４】 請求項１記載のエミュレータの故障診断
   方法において、少なくとも、前記被開発対象物（１３）
   以外の故障診断をする際に、前記被開発対象物（１３）
   と入出力手段（１２）との間の電気的な接続状態の解除
   処理をし、前記エミュレータに内蔵された故障診断手段
   （12Ａ）と前記入出力手段（１２）との間の電気的な接
   続処理をし、前記接続処理に基づいて当該エミュレータ
   の自己診断処理をすることを特徴とするエミュレータの
   故障診断方法。