JPH03142503A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、制御対象の制御動作と平行してリアルタイ
ムに制御対象の故障診断を行なうプログラマブルコント
ローラに関するものである。

〔従来の技術） 第５図は制御対象等の外部故障診断機能を有した従来の
プログラマブルコントローラの全体構成図である。図に
おいて、（１）は図示しない制御対象をシーケンスプロ
グラムに従って制御するｃｐｕ　、　（２）はｃｐｕ　
（ｔ）によって制御対象へ入出力される入出力データを
記憶する入出力メモリ、（３）はプログラマブルコント
ローラのシステム制御を行なうＯ／Ｓプログラムが記憶
されているＯ／Ｓプログラムメモリ、（４）は制御対象
を実際に制御するためのシーケンスプログラムを記憶し
たユーザーシーケンスプログラムメモリ、（５）は制御
対象が故障時に入出力される入出力プログラムを予め土
蔵して記憶した故障ステータスメモリ、（６）はこれら
プログラマブルコントローラの構成要素を相互接続する
内部バスである。

上記故障ステータスメモリ（５）には故障データとして
第６図に示す如く、人力データ（ＸＯ）〜（Ｘｎ−１）
及び出力データ（Ｙｏ）〜（Ｙ、−１）分の２ｎビ・ン
ト構成の故障データがｍ個記憶されている。

次に、動作について第５図及び第７図のフローチャート
を用いて説明する。

プログラマブルコントローラでは、ＣＰＩＪ　（１）が
電源ＯＮ後、予め周辺機器により作成された入出力エラ
ーとなる入出力データのパターンを故障データとして故
障ステータスメモリ（６）に書き込む（５７１）。弓１
き糸売いて、ユーザーシーケンスプログラムメモリ（５
）に格納されているシーケンスプログラムを逐次解読し
ては、それぞれの命令処理ルーチンへ分岐しく５７２）
　　それぞれの命令を処理することでシーケンスプログ
ラムの実行を繰り返す。シーケンスプログラムを実行す
るに当り、故障診断命令を実行するとき、その処理ルー
チン（５７３）では、故障診断用のマイコンプログラム
へプログラム実行を切り換え、故障ステータスメモリ（
６）より、故障データを読み出す（Ｓ７４）。そして、
その故障データと、入出力メモリ（２）内の実際の入出
力データとを比較し、一致していれば、故障とみなし、
エラー処理を行ない（５７６）　　リターンする。一致
していなければ、正常とみなし、リターンすることで、
故障診断命令を終了する、以上の様にシーケンスプログ
ラム内の故障診断命令を実行することで、外部故障診断
を終了する。

又、他の従来技術としては、特開昭６１−１６１５１９
号公報に示されるよう、各チエツク項目をチエツクパー
タン別に記憶する第１記憶手段と、各パターンのチエツ
ク項目に対応する基準値を制御状態別に記憶する第２記
憶手段と、ユーザプログラムの実行中に、故障診断命令
起動条件の成立が確認されるたびに、前記第１記憶手段
を参照して、当該故障診断命令で指定されるパターンの
各チエツク項目をチエツクし、そのチエツク結果を前記
第２記憶手段の当該制御状態における基準値と照合して
、故障有無を判定する判定手段とを備えたものである。

或は、特開昭８１−９７３２号公報に示されるよう、予
め設定されたシーケンス演算ユニットの検査プログラム
をシーケンス演算ユニットに実行させ、この実行後に得
られるデータを基準データと照合してその照合結果から
シーケンス演算ユニットの動作状態を判定する手段を設
け、かつ入出力ニニットの入力回路と出力回路とを接続
する切換接続手段を設けるとともに上記入出力ニニット
の動作状態判定手段を設け、この手段により予め設定さ
れた入出力ニニット用の検査プログラムに従って上記切
換接続手段で入力回路と出力回路とを接続させ、この状
態で上記出力回路に所定のデータを出力してこの回路か
ら上記切換接続手段により接続された入力回路を介して
入力されるデータを上記出力データと照合し、この照合
結果から入出力ニニットの動作状態を判定するようにし
たものがある。

〔発明が解決しようとする課題） 従来の各プログラムコントローラは以上のような方式で
、故障診断、或は検査プログラムを実行していたので、
所定の周期でシーケンスプログラムより故障診断プログ
ラムへ切り換わったり、或は故障検出時に初めて故障診
断プログラムへ切り換わり故障内容特定することになる
。このため、シーケンスプログラム実行中に発生した故
障検出に時間がかかったり、または、故障状態が進行し
た後に故障検出がなされる等、故障診断並びに故障検出
を迅速に行なうことができないといった問題点があった
。

この発明は、上記のような問題点を解消するためなにな
されたもので、シーケンスプログラムの実行と同時に、
リアルタイムで故障診断が行なえるプログラマブルコン
トローラを得ることを目的とする。

〔課題を解決するための手段〕 この発明に係るプログラマブルコントローラはシーケン
スプログラムに従い制御対象を制御するマイクロプロセ
ッサを備えたものにおいて、前記マイクロプロセッサよ
り入出力される入出力データを記憶する入出力メモリと
、制御対象の故障時における前記入出力データの状態を
設定し記憶した故障ステータスメモリと、制御対象の制
御時に前記入出力メモリに逐次記憶される入出力データ
と該入出力データに該当する前記故障ステータスメモリ
中の故障時入出力データとを比較し、データ一致判定時
に前記マイクロプロセッサへ割込み信号を出力する比較
器とを備えたものである。

〔作用〕

この発明によれば、シーケンスプログラムの実行と同時
に入出力メモリに書き込まれる入出力データと故障ステ
ータスメモリに書き込まれている故障データと比較器に
おいて上記シーケンスプログラムの実行とは非同期で比
較し、−敷料定時には故障を判定し、シーケンスプログ
ラム実行用のマイクロプロセッサへ割込み信号を発生す
る。

〔実施例） 以下、この発明の一実施例を図について説明する。第１
図において、（１）〜（６）まで、第３図と同一番号の
ものは同一のものを示す。

（７）は比較回路であり、故障ステータスメモリ（６）
の内容と、入出力メモリ（２）の内容を比較し、割込み
を発生させる。又、故障ステータスメモリ（６）内のデ
ータの具体例を第６図同様第２図に示す。

第１図中の比較回路（７）の詳細を第３図に示す。同図
（８）は故障ステータスメモリ（６）内のデータ及び入
出力メモリ（２）内の入出力データを比較し、割込みを
発生させるかどうかを決定する割込み可否レジスタ。（
９）は故障ステータスメモリ（６）内のデータ及び入出
力メモリ（２）内の入出力データを比較し、発生した割
込みが、どの故障データによるものかを判別する割込み
状態フラグ、（ｌＯ）は割込み信号発生及び故障データ
を特定するための論理回路である。

次に動作について第１図及び第２図、第３図、第４図フ
ローチャートを用いて説明する。

電源ＯＮ後、ＣＰＵ　（１）は予め周辺機器によって作
成された故障データ１，２．・・・ｍを故障ステータス
メモリ（６）に格納し、割込み状態レジスタを全てＯと
し、割込み可否レジスタを可にしておく（Ｓ４１）。続
いて、ユーザシーケンスプログラムメモリ（５）からシ
ーケンスプログラムを逐次解読しては、それぞれの命令
処理ルーチンへ分岐しく５４２）　、それぞれの命令を
処理することで、実行を繰り返す（Ｓ４３）。比較回路
（７）は、上記命令実行とは非同期に、故障ステータス
メモリ内の故障データ１，２．・・・ｍｌそれぞれ（２
ｎビツト）と入出力メモリ（２）内の入出力データ（２
ｎビツト）を同時に比較する。

この比較動作としては、２０個あるＥｘＮＯＲ回路の一
方入力端子には２ｎビツトの故障データが入力され、他
方入力端子には同じ＜２ｎビツトの入出力データが人力
される。この時、制御対象に故障が発生し、故障データ
と同様なビット構成からなる２ｎビツトの入出力データ
か人力されたならば、該入出力データを人力したＥＸＮ
ＯＲ回路は”　１　”レベル信号をＡＮＤ回路へ一方の
入力端子へ出力する。このＡＮＤ回路の他方の入力端子
には上記故障が発生した場合にｃｐｕ　（１）へ割込信
号を出力するか否かを示す１″、又は“Ｏ″のビット信
号を割込可否レジスタ（８）より入力している。

例えばＥｘＮＯＲ回路出力が１”であり、割込可否信号
“１”が設定されていたならば、ＡＮＤ回路は１”レベ
ル信号をＯＲ回路を通してＣＰＩＪ　（１）へ出力し、
割込信号とする。また、上記ＡＮＤ回路の入力を受ける
割込状態レジスタ（９）はどの故障データによるものか
の情報として“１”を書き込む。

このときＣＰＵ　（ｉ）は、割込処理ルーチンに分岐す
る。本ルーチンでは、割込状態レジスタ（９）より、ど
の故障データによる故障かを診断しく５４４）。

次にその情報をバス（４）経由で周辺機器又はＬＥＤに
伝達する（Ｓ４５） 又、上記実施例では、故障診断のみについて説明したが
、状態の変化する中で特定の状態をとらえようとするデ
バッガ−等であってもよく、上記実施例と同様の効果を
奏する。又、故障ステータスレジスタに故障データを与
えたが、正常データとしてデータを与え、かつ不一致に
よる割込発生にて故障検出を行なってもよく、上記実施
例と同様の効果を奏する。

〔発明の効果） 以上のように、この発明によれば、外部故１ｍ診断をシ
ーケンス命令実行とは非同期に常に行なえるように構成
したので、故障診断がリアルタイムに行なえ、且つ故障
検出が早期に行なうことができるため診断機能が向上し
、更に故障検出の信頼性を高められる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるプログラマブルコン
トローラの構成図、第２図、第３図はプログラマブルコ
ントローラの部分的な詳細説明図、第４図は本実施例に
おける故障診断機能を説明するための動作フローチャー
ト、第５図は従来技術によるプログラマブルコントロー
ラの構成図、第６図はその部分的な詳細説明図、第７図
はその動作フローチャート。 図において、（１）はＣＰＵ　、　（２）は入出力メモ
リ、（６）は故障ステータスメモリ、（７）は比較回路
。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. シーケンスプログラムに従い制御対象を制御するマイク
   ロプロセッサを備えたプログラマブルコントローラにお
   いて、前記制御対象の制御に伴ないマイクロプロセッサ
   より入出力される入出力データを記憶する入出力メモリ
   と、制御対象の故障時における前記入出力データの状態
   を設定し記憶した故障ステータスメモリと、制御対象の
   制御時に前記入出力メモリに逐次記憶される入出力デー
   タと該入出力データに該当する前記故障ステータスメモ
   リ中の故障時入出力データとを比較し、データ一致判定
   時に前記マイクロプロセッサへ割込み信号を出力する比
   較器とを備えたことを特徴とするプログラマブルコント
   ローラ。