JPH0532915B2 - - Google Patents
Info
- Publication number
- JPH0532915B2 JPH0532915B2 JP62325530A JP32553087A JPH0532915B2 JP H0532915 B2 JPH0532915 B2 JP H0532915B2 JP 62325530 A JP62325530 A JP 62325530A JP 32553087 A JP32553087 A JP 32553087A JP H0532915 B2 JPH0532915 B2 JP H0532915B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- upper electrode
- layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 21
- 229910017107 AlOx Inorganic materials 0.000 claims description 18
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 claims 9
- 239000010409 thin film Substances 0.000 claims 4
- 229910003087 TiOx Inorganic materials 0.000 claims 1
- 239000002904 solvent Substances 0.000 claims 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 36
- 239000000758 substrate Substances 0.000 description 15
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 14
- 238000001020 plasma etching Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- 238000000992 sputter etching Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000010884 ion-beam technique Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、極低温において動作するNb系ジヨ
セフソン接合素子の作製方法に係り、特に下部電
極、トンネル障壁層、上部電極の三層膜加工後に
おける絶縁膜の埋戻し方法に関する。
セフソン接合素子の作製方法に係り、特に下部電
極、トンネル障壁層、上部電極の三層膜加工後に
おける絶縁膜の埋戻し方法に関する。
従来のNb／AlOx／Nb膜から成るジヨセフソ
ン接合素子の作製方法は、特開昭58−176983号公
報に記載されている様に下部電極、トンネル障壁
層、上部電極を連結的に形成し、しかる後にドラ
イエツチング法によつて所望の接合および配線パ
ターンを形成するという方法がとられていた。し
かし、従来の三層膜のエツチングは、上部電極の
Nb膜をCF4ガスによる反応性イオンエツチング
でパターン加工し、次いでトンネル障壁層の
AlOxをArイオンビームを用いたイオンエツチン
グで加工し、再び下部電極をCF4ガスによる反応
性イオンエツチングでパターン加工していた。こ
の結果、下部電極のパターンエツジにはAlOxが
マスクとなつてアンダーカツトが形成されてい
た。さらに、接合寸法を規定する際のCF4ガスの
反応性イオンエツチングによつて下地の絶縁膜が
オーバエツチングによつて深く堀られ、また、下
部電極のパターンエツジのアンダーカツト部分は
より進行していた。このために、接合パターン加
工後の絶縁膜の埋戻しでは充分に下部電極のパタ
ーンエツジが被覆されず下部電極と上部電極接続
配線間でしばしば短絡するという問題が発生し回
路動作に支障を来たすという問題があつた。
ン接合素子の作製方法は、特開昭58−176983号公
報に記載されている様に下部電極、トンネル障壁
層、上部電極を連結的に形成し、しかる後にドラ
イエツチング法によつて所望の接合および配線パ
ターンを形成するという方法がとられていた。し
かし、従来の三層膜のエツチングは、上部電極の
Nb膜をCF4ガスによる反応性イオンエツチング
でパターン加工し、次いでトンネル障壁層の
AlOxをArイオンビームを用いたイオンエツチン
グで加工し、再び下部電極をCF4ガスによる反応
性イオンエツチングでパターン加工していた。こ
の結果、下部電極のパターンエツジにはAlOxが
マスクとなつてアンダーカツトが形成されてい
た。さらに、接合寸法を規定する際のCF4ガスの
反応性イオンエツチングによつて下地の絶縁膜が
オーバエツチングによつて深く堀られ、また、下
部電極のパターンエツジのアンダーカツト部分は
より進行していた。このために、接合パターン加
工後の絶縁膜の埋戻しでは充分に下部電極のパタ
ーンエツジが被覆されず下部電極と上部電極接続
配線間でしばしば短絡するという問題が発生し回
路動作に支障を来たすという問題があつた。
第３図は従来のジヨセフソン接合素子の作製工
程を示したものである。すなわち、第３図ａにお
いて、基板３１上にNb膜より成る下部電極３２、
トンネル障壁層となるAlOx３３、Nb膜よりなる
上部電極３４のNb／AlOx／Nbの三層膜をスパ
ツタ法で被着する。第３図ｂにおいてAZ1350Jレ
ジスト（米国ヘキスト社製商品名）を用いて上部
電極３４上に接合部分と配線を含むレジストパタ
ーン３５を形成する。第５ｃにおいて、まず、上
部電極３４をAlOx３３が露出するまでCF4ガス
を用いた反応性イオンエツチングで加工し、次い
で、トンネル障壁層のAlOx３３をArイオンビー
ムを用いたイオンエツチングで加工し、下部電極
３２が露出した時点で再びCF4ガスを用いた反応
性イオンエツチングにより下部電極３２のNb膜
が完全に除去されるまで加工を行なう。この際、
図中点線丸印Ｃ１，Ｃ２内に示す様にAlOx３３
が下部電極３２のマスクとなつてオーバハング状
に形成される。第３図ｄはレジストを除去した後
の断面図である。下部電極３２のパターンエツジ
面はAlOx３３層を境界としてアンダーカツト状
に仕上つている。第３図ｅにおいて前述と同様の
AZ1350Jレジストを用いて接合面積規定用のレジ
ストパターン３６を形成する。第３図ｆにおいて
再びCF4ガスを用いた反応性イオンエツチングに
より上部電極３４をAlOx３３面が露出するまで
加工して接合部以外の上部電極３４をエツチング
除去する。この際、図中点線丸印Ｃ３，Ｃ４内で
示す様に基板３１の表面および下部電極３２のパ
ターンエツジ面はエツチング直前から露出してい
るためにオーバエツチングを避けることが出来な
い。第３図ｇにおいて、上部電極３４のNbパタ
ーン上のレジスト３６をリフトオフマスクとして
下部電極３２のパターンエツジ面が完全に被覆す
る様に絶縁膜Si３７を用いてエツチング部分の埋
戻しを行なう。第３図ｈにおいて、アセトンで不
要レジストとその上絶縁膜Siをリフトオフによ
り、エツチング部分の埋戻しを行なう。しかし、
図中点線丸印Ｃ５，Ｃ６内で示す様にAlOx３３
がエツチングマスクとなるために下部電極３２の
パターンエツジはさらにアンダーカツトが進行す
る。このために埋戻し用絶縁膜Si３７では充分に
被覆することが困難である。一方被覆性を改善す
るために絶縁膜Si３７を厚くした場合、リフトオ
フが困難となりバリが残存する等の問題が生ず
る。
程を示したものである。すなわち、第３図ａにお
いて、基板３１上にNb膜より成る下部電極３２、
トンネル障壁層となるAlOx３３、Nb膜よりなる
上部電極３４のNb／AlOx／Nbの三層膜をスパ
ツタ法で被着する。第３図ｂにおいてAZ1350Jレ
ジスト（米国ヘキスト社製商品名）を用いて上部
電極３４上に接合部分と配線を含むレジストパタ
ーン３５を形成する。第５ｃにおいて、まず、上
部電極３４をAlOx３３が露出するまでCF4ガス
を用いた反応性イオンエツチングで加工し、次い
で、トンネル障壁層のAlOx３３をArイオンビー
ムを用いたイオンエツチングで加工し、下部電極
３２が露出した時点で再びCF4ガスを用いた反応
性イオンエツチングにより下部電極３２のNb膜
が完全に除去されるまで加工を行なう。この際、
図中点線丸印Ｃ１，Ｃ２内に示す様にAlOx３３
が下部電極３２のマスクとなつてオーバハング状
に形成される。第３図ｄはレジストを除去した後
の断面図である。下部電極３２のパターンエツジ
面はAlOx３３層を境界としてアンダーカツト状
に仕上つている。第３図ｅにおいて前述と同様の
AZ1350Jレジストを用いて接合面積規定用のレジ
ストパターン３６を形成する。第３図ｆにおいて
再びCF4ガスを用いた反応性イオンエツチングに
より上部電極３４をAlOx３３面が露出するまで
加工して接合部以外の上部電極３４をエツチング
除去する。この際、図中点線丸印Ｃ３，Ｃ４内で
示す様に基板３１の表面および下部電極３２のパ
ターンエツジ面はエツチング直前から露出してい
るためにオーバエツチングを避けることが出来な
い。第３図ｇにおいて、上部電極３４のNbパタ
ーン上のレジスト３６をリフトオフマスクとして
下部電極３２のパターンエツジ面が完全に被覆す
る様に絶縁膜Si３７を用いてエツチング部分の埋
戻しを行なう。第３図ｈにおいて、アセトンで不
要レジストとその上絶縁膜Siをリフトオフによ
り、エツチング部分の埋戻しを行なう。しかし、
図中点線丸印Ｃ５，Ｃ６内で示す様にAlOx３３
がエツチングマスクとなるために下部電極３２の
パターンエツジはさらにアンダーカツトが進行す
る。このために埋戻し用絶縁膜Si３７では充分に
被覆することが困難である。一方被覆性を改善す
るために絶縁膜Si３７を厚くした場合、リフトオ
フが困難となりバリが残存する等の問題が生ず
る。
この様に、第４図に示す様にNb／AlOx／Nb
三層膜パターンのエツジカバーが不完全であるた
めに次の様な問題がしばしば発生していた。すな
わち、上部電極４４と配線電極４８の接続を行な
う際、Nbパターン上の酸化膜を完全除去をしな
いと接続が不充分で接触抵抗を持ち回路動作に支
障を来たす。このために、Arスパツタクリーニ
ングで酸化膜を完全に除去する必要がある。ま
た、下部電極４２のパターンエツジの絶縁膜Si４
７による被覆性が不完全であるとAr粒子がその
部分を破壊して下部電極４２の一部が露出する。
このために図中、点線丸印Ｃ７，Ｃ８内に示した
様に上部電極接続用の配線電極膜４８を被着した
際に下部電極４２との間で局部的に短絡が生じた
信頼性の高いジヨセフソン接合素子を作製するこ
とが出来ずプロセス上の問題となつていた。した
がつて、埋戻し絶縁膜４７はArスパツタクリー
ニングにも充分に耐え得る様な構造が強く要望さ
れていた。
三層膜パターンのエツジカバーが不完全であるた
めに次の様な問題がしばしば発生していた。すな
わち、上部電極４４と配線電極４８の接続を行な
う際、Nbパターン上の酸化膜を完全除去をしな
いと接続が不充分で接触抵抗を持ち回路動作に支
障を来たす。このために、Arスパツタクリーニ
ングで酸化膜を完全に除去する必要がある。ま
た、下部電極４２のパターンエツジの絶縁膜Si４
７による被覆性が不完全であるとAr粒子がその
部分を破壊して下部電極４２の一部が露出する。
このために図中、点線丸印Ｃ７，Ｃ８内に示した
様に上部電極接続用の配線電極膜４８を被着した
際に下部電極４２との間で局部的に短絡が生じた
信頼性の高いジヨセフソン接合素子を作製するこ
とが出来ずプロセス上の問題となつていた。した
がつて、埋戻し絶縁膜４７はArスパツタクリー
ニングにも充分に耐え得る様な構造が強く要望さ
れていた。
本発明の目的は、層間絶縁膜を介して下部電極
と上部電極との接続配線電極間で短絡が生じ得な
い構造のジヨセフソン接合素子の作製方法を提供
することにある。
と上部電極との接続配線電極間で短絡が生じ得な
い構造のジヨセフソン接合素子の作製方法を提供
することにある。
本発明においては、上記目的を実現するために
三層膜のパターン加工に用いるレジストパターン
に過度のオーバハングを持たせてマスクとする。
三層膜のパターン加工に用いるレジストパターン
に過度のオーバハングを持たせてマスクとする。
また、三層膜のパターン加工は全てArイオン
ビームによるイオンエツチングで行なう。さら
に、エツチング部分には三層膜上のレジストパタ
ーンをリフトオフマスクとして絶縁膜を２回に分
けて埋戻しを行なう。
ビームによるイオンエツチングで行なう。さら
に、エツチング部分には三層膜上のレジストパタ
ーンをリフトオフマスクとして絶縁膜を２回に分
けて埋戻しを行なう。
１回目は蒸着法でSiを三層膜と同じ高さとなる
様に埋戻をして平坦化にし、２回目はストツパ材
としてストツタ法でAl2O3を２〜20nmを上乗せ
をし形成する。この方法によつて三層膜のパター
ンエツジと上部電極上の一部は完全に二層絶縁膜
で被覆することが可能となり層間絶縁膜を介して
下部電極と上部電極の接続配線電極間との短絡の
問題が解決できる。
様に埋戻をして平坦化にし、２回目はストツパ材
としてストツタ法でAl2O3を２〜20nmを上乗せ
をし形成する。この方法によつて三層膜のパター
ンエツジと上部電極上の一部は完全に二層絶縁膜
で被覆することが可能となり層間絶縁膜を介して
下部電極と上部電極の接続配線電極間との短絡の
問題が解決できる。
以下、本発明の一実施例を図面により説明す
る。
る。
第１図は本発明のジヨセフソン接合素子の作製
工程を示したものである。第１図ａにおいて、基
板１１上にNb膜より成る下部電極１２と、トン
ネル障壁層となるAlOx１３と、Nb膜よりなる上
部電極１４とからなるNb／AlOx／Nbの三層膜
をスパツタ法で連続被着した後に、ポジ型、
AZ1350Jレジスト（米国ヘキスト社製商品名）を
上部電極１４上に接合部分と配線をオーバハング
の断面形状から成るレジストパターン１５を形成
する。パターン露光後クロルベンゼン液に一定時
間浸漬した後に現像処理を行なうことによつて、
図中点線丸印Ａ１，Ａ２内に示す様なレジストパ
ターン１５のオーバーハング形成する。第１図ｂ
において上部電極１４、トンネル障壁層AlOx１
３、下部電極１２の順にArイオンビームを用い
たイオンエツチングで連続加工を行なう。この
際、レジストパターン１５の側壁には、予じめ、
過度のオーバハングを形成しているために、エツ
チングによつて弾き出されたNbやAlの粒子はレ
ジストパターン１５の側壁底部には再付着しな
い。図中点線丸印Ａ３，Ａ４内に示す様にオーバ
ハング部分のみに再付着物１６が形成される。第
１図ｃにおいて、上部電極１４上のレジストパタ
ーン１５をリフトオフマスクにしてエツチング部
分を真空蒸着法により絶縁膜Si１７を三層膜と同
じ高さになる様に埋戻しを行なう。さらに、この
絶縁膜Si１７の上にスパツタ法によりストツパ材
絶縁膜Al2O3１８を膜厚10nm被着する。絶縁膜
Al2O3１８はスパツタ法で形成するために図中点
線丸印Ａ５，Ａ６内に示す様にレジストの側壁底
部、すなわち、アンダカツト部分にまで割り込
み、上部電極１４上の一部が被覆されているのが
分かる。次いで、第１図ｄにおいてアセトンによ
り上部電極１４上の不要レジストとその上の絶縁
膜Si１７およびストツパ材絶縁膜Al2O3１８を除
去して平坦化する。図中点線丸印Ａ７，Ａ８内の
三層膜のエツチング部分には絶縁膜Si１７で平坦
化され、また、上部電極１４の一部にはストツパ
材の絶縁膜Al2O3１８によつて被覆されているの
がわかる。次いで、第１図ｅにおいてAZレジス
トを用いて上部電極１４上に接合面積を規定する
レジストパターン１９を形成する。次いで、第１
図ｆにおいて上部電極１４をAlOx１３が露出す
るまでCF4ガスを用いた反応性イオンエツチング
でパターン加工を行なう。次いで、第１図ｇにお
いて上部電極１４上のレジストパターンをリフト
オフマスクにして上部電極１４の膜厚よりも２〜
３割増しに絶縁膜Si２０を用いてエツチング部分
の埋戻しを行なう。
工程を示したものである。第１図ａにおいて、基
板１１上にNb膜より成る下部電極１２と、トン
ネル障壁層となるAlOx１３と、Nb膜よりなる上
部電極１４とからなるNb／AlOx／Nbの三層膜
をスパツタ法で連続被着した後に、ポジ型、
AZ1350Jレジスト（米国ヘキスト社製商品名）を
上部電極１４上に接合部分と配線をオーバハング
の断面形状から成るレジストパターン１５を形成
する。パターン露光後クロルベンゼン液に一定時
間浸漬した後に現像処理を行なうことによつて、
図中点線丸印Ａ１，Ａ２内に示す様なレジストパ
ターン１５のオーバーハング形成する。第１図ｂ
において上部電極１４、トンネル障壁層AlOx１
３、下部電極１２の順にArイオンビームを用い
たイオンエツチングで連続加工を行なう。この
際、レジストパターン１５の側壁には、予じめ、
過度のオーバハングを形成しているために、エツ
チングによつて弾き出されたNbやAlの粒子はレ
ジストパターン１５の側壁底部には再付着しな
い。図中点線丸印Ａ３，Ａ４内に示す様にオーバ
ハング部分のみに再付着物１６が形成される。第
１図ｃにおいて、上部電極１４上のレジストパタ
ーン１５をリフトオフマスクにしてエツチング部
分を真空蒸着法により絶縁膜Si１７を三層膜と同
じ高さになる様に埋戻しを行なう。さらに、この
絶縁膜Si１７の上にスパツタ法によりストツパ材
絶縁膜Al2O3１８を膜厚10nm被着する。絶縁膜
Al2O3１８はスパツタ法で形成するために図中点
線丸印Ａ５，Ａ６内に示す様にレジストの側壁底
部、すなわち、アンダカツト部分にまで割り込
み、上部電極１４上の一部が被覆されているのが
分かる。次いで、第１図ｄにおいてアセトンによ
り上部電極１４上の不要レジストとその上の絶縁
膜Si１７およびストツパ材絶縁膜Al2O3１８を除
去して平坦化する。図中点線丸印Ａ７，Ａ８内の
三層膜のエツチング部分には絶縁膜Si１７で平坦
化され、また、上部電極１４の一部にはストツパ
材の絶縁膜Al2O3１８によつて被覆されているの
がわかる。次いで、第１図ｅにおいてAZレジス
トを用いて上部電極１４上に接合面積を規定する
レジストパターン１９を形成する。次いで、第１
図ｆにおいて上部電極１４をAlOx１３が露出す
るまでCF4ガスを用いた反応性イオンエツチング
でパターン加工を行なう。次いで、第１図ｇにお
いて上部電極１４上のレジストパターンをリフト
オフマスクにして上部電極１４の膜厚よりも２〜
３割増しに絶縁膜Si２０を用いてエツチング部分
の埋戻しを行なう。
次いで、第１図ｈにおいてアセトンで上部電極
１３上の不要レジスト１９とその上の絶縁膜Si２
０をリフトオフによりエツチング部分の埋戻しを
行なう。図中点線丸印Ａ９，Ａ１０内で示す様に
三層膜のパターンエツジは絶縁膜Si１７とストツ
パ材絶縁膜１８の二層膜により平坦化されている
ためにオーバエツチングは、まつたく見られず接
合パターン加工後の埋戻し絶縁膜Si２０の被覆性
の良好なのが良くわかる。
１３上の不要レジスト１９とその上の絶縁膜Si２
０をリフトオフによりエツチング部分の埋戻しを
行なう。図中点線丸印Ａ９，Ａ１０内で示す様に
三層膜のパターンエツジは絶縁膜Si１７とストツ
パ材絶縁膜１８の二層膜により平坦化されている
ためにオーバエツチングは、まつたく見られず接
合パターン加工後の埋戻し絶縁膜Si２０の被覆性
の良好なのが良くわかる。
第２図に示す様にNb／AlOx／Nb三層膜パタ
ーンのエツジカバーが充分であると上部電極２４
との接続配線電極３０′を行う際、Nbパターン上
のArスパツタクリーニングも充分に行なうこと
が可能となり接続不良という問題が皆無となる。
ーンのエツジカバーが充分であると上部電極２４
との接続配線電極３０′を行う際、Nbパターン上
のArスパツタクリーニングも充分に行なうこと
が可能となり接続不良という問題が皆無となる。
図中点線丸印Ａ１１，Ａ１２内には、その様子
を示してたが三層膜のパターンエツジは絶縁膜Si
とAl2O3膜の二層膜によつて完全に平坦化され保
護されている。したがつて、上部電極２４との接
続配線電極３０′の段差も従来に比べて解消され
ておりプロセス上の余裕度も広くなる。これによ
り従来問題となつていた下部電極２２と接続配線
電極３０′間の短絡も皆無になつたが、これは、
三層膜のパターン加工に用いるレジストパターン
に過度のオーバハング形状を持たせた事と埋戻し
用の絶縁膜Si＋Al2O3の二層膜による平坦化が可
能となつたからである。
を示してたが三層膜のパターンエツジは絶縁膜Si
とAl2O3膜の二層膜によつて完全に平坦化され保
護されている。したがつて、上部電極２４との接
続配線電極３０′の段差も従来に比べて解消され
ておりプロセス上の余裕度も広くなる。これによ
り従来問題となつていた下部電極２２と接続配線
電極３０′間の短絡も皆無になつたが、これは、
三層膜のパターン加工に用いるレジストパターン
に過度のオーバハング形状を持たせた事と埋戻し
用の絶縁膜Si＋Al2O3の二層膜による平坦化が可
能となつたからである。
本発明により形成した線幅2μmの制御線から成
るNb系ジヨセフソン接合素子の断面図を第５図
に示す。
るNb系ジヨセフソン接合素子の断面図を第５図
に示す。
基板には、直径50mmφの厚さ350μm＜100＞の
Si基板５１を用いる。このSi基板５１には、
600nmのSiO2から成る熱酸化膜５２が形成され
ている。次にSi基板５１と熱酸化膜５２上にグラ
ンドプレーン５３と成る膜厚200nmのNb膜をDC
マグネトロンスパツタ法により被着する。被着条
件は、Ar圧力0.6Pa、堆積速度3nm／秒とする。
次に、層間絶縁膜５４としてSiOを膜厚300nm被
着する。次に、下部電極５５となる膜厚200nmの
Nb膜をグランドプレーン５３と同一条件で被着
する。次に、同一スパツタ装置内でSi基板５１を
Alのターゲツトの真下に移動してAlを膜厚5nm
被着する。Al膜形成後、スパツタ装置内にO2ガ
スを100Pa導入し、室温（24〜26℃）中で40分間
の自然酸化を行つてAlの表面酸化膜であるAlOx
層５６を形成する（本実施例ではｘ＝２）。再び、
スパツタ装置内を真空排気した後、Si基板５１を
Nbのターゲツトの真下に移動し、DCマグネトロ
ンスパツタ法によりNb膜を100nm被着する。三
層膜を連続形成した後、Si基板５１をスパツタ装
置内から取出した後、まず、トンネル接合と配線
部分を含むオーバハング形状のレジストパターン
を次の条件で形成する。AZ1350Jレジストを
1.5μmをスピン塗布した後、プリベークを70℃、
30分間の処理を行なう。次いで、光強度15mW／
cm2の紫外光により30秒間のパターン露光を行な
う。次いでAZデベロツパー：水＝１：１の組成
比で液温24℃中で180秒間の現像処理を行つた後、
スピン乾燥をしてオーバハング形状のレジストパ
ターンを形成する。この条件で形成したレジスト
パターンの断面形状は、オーバハングの厚みが
1μm、オーバハングのくい込み量は0.8μmで仕上
る。
Si基板５１を用いる。このSi基板５１には、
600nmのSiO2から成る熱酸化膜５２が形成され
ている。次にSi基板５１と熱酸化膜５２上にグラ
ンドプレーン５３と成る膜厚200nmのNb膜をDC
マグネトロンスパツタ法により被着する。被着条
件は、Ar圧力0.6Pa、堆積速度3nm／秒とする。
次に、層間絶縁膜５４としてSiOを膜厚300nm被
着する。次に、下部電極５５となる膜厚200nmの
Nb膜をグランドプレーン５３と同一条件で被着
する。次に、同一スパツタ装置内でSi基板５１を
Alのターゲツトの真下に移動してAlを膜厚5nm
被着する。Al膜形成後、スパツタ装置内にO2ガ
スを100Pa導入し、室温（24〜26℃）中で40分間
の自然酸化を行つてAlの表面酸化膜であるAlOx
層５６を形成する（本実施例ではｘ＝２）。再び、
スパツタ装置内を真空排気した後、Si基板５１を
Nbのターゲツトの真下に移動し、DCマグネトロ
ンスパツタ法によりNb膜を100nm被着する。三
層膜を連続形成した後、Si基板５１をスパツタ装
置内から取出した後、まず、トンネル接合と配線
部分を含むオーバハング形状のレジストパターン
を次の条件で形成する。AZ1350Jレジストを
1.5μmをスピン塗布した後、プリベークを70℃、
30分間の処理を行なう。次いで、光強度15mW／
cm2の紫外光により30秒間のパターン露光を行な
う。次いでAZデベロツパー：水＝１：１の組成
比で液温24℃中で180秒間の現像処理を行つた後、
スピン乾燥をしてオーバハング形状のレジストパ
ターンを形成する。この条件で形成したレジスト
パターンの断面形状は、オーバハングの厚みが
1μm、オーバハングのくい込み量は0.8μmで仕上
る。
次いで、このSi基板５１をエツチング加工をす
るために、真空装置内に挿入し、減圧した後、
Arによるイオンビームエツチングにより、Ar圧
力２×10-2Pa、加速電圧600eV、イオン電流密度
0.5mA／cm2の条件下で約18分間のイオンエツチン
グを行なう。真空装置内より取り出した後、絶縁
膜Siで埋戻しを行なうために、再び、制尉蒸着装
置へ挿入し減圧した後、三層膜と同じ高さの
300nmの膜厚に成る様に絶縁膜Si５８を被着す
る。その後、再び、真空装置内より取り出した
後、ストツパ材の絶縁膜Al2O3を絶縁膜Si５８お
よび上部電極５７の一部に上乗をするために、再
び、Al2O3スパツタ装置内に挿入し減圧した後、
前述したトンネル障壁層のAlと同条件で絶縁膜
Al2O3５９を膜厚10nm被着する。その後、再び、
スパツタ装置内より取り出しアセトンによりリフ
トオフを行つて平坦化する。この時点において上
部電極５７の上部周辺部分にはストツパ材の絶縁
膜Al2O3５９が保護膜として被覆されている。次
いで、接合面積を規定するレジストパターンを上
部電極５７上に次の条件で形成する。
るために、真空装置内に挿入し、減圧した後、
Arによるイオンビームエツチングにより、Ar圧
力２×10-2Pa、加速電圧600eV、イオン電流密度
0.5mA／cm2の条件下で約18分間のイオンエツチン
グを行なう。真空装置内より取り出した後、絶縁
膜Siで埋戻しを行なうために、再び、制尉蒸着装
置へ挿入し減圧した後、三層膜と同じ高さの
300nmの膜厚に成る様に絶縁膜Si５８を被着す
る。その後、再び、真空装置内より取り出した
後、ストツパ材の絶縁膜Al2O3を絶縁膜Si５８お
よび上部電極５７の一部に上乗をするために、再
び、Al2O3スパツタ装置内に挿入し減圧した後、
前述したトンネル障壁層のAlと同条件で絶縁膜
Al2O3５９を膜厚10nm被着する。その後、再び、
スパツタ装置内より取り出しアセトンによりリフ
トオフを行つて平坦化する。この時点において上
部電極５７の上部周辺部分にはストツパ材の絶縁
膜Al2O3５９が保護膜として被覆されている。次
いで、接合面積を規定するレジストパターンを上
部電極５７上に次の条件で形成する。
AZ1470レジスト（米国ヘキスト社製商品名）
を1.2μmをスピン塗布したと、プリベーク90℃、
20分間の処理を行なう。次に、光強度15mW／cm2
の紫外光により５秒間のパターン露光を行つた
後、AZデベロツパー：水＝１：１の組成比で液
温24℃中で60秒間の現像処理を行つた後、スピン
乾燥をしてレジストパターンを乾燥する。接合面
積は1.7μm□ である。次いで、このSi基板５１を
エツチング加工をするために、真空装置内に挿入
し、減圧した後、CF4ガスによる反応性イオンエ
ツチングにより、CF4ガス圧力26Pa、電力100W
の条件下でレジストパターン以外のNb膜部分を
除去して、トンネル障壁層AlOx５６が露出した
時点でエツチングを終了する。この後、上部電極
５７上のレジストパターンをリフトオフマスクに
し、膜厚120nmの埋戻し絶縁膜Si６０を被着した
後、真空装置内から取り出しからアセトンにより
リフトオフを行つてエツチング部分の埋戻しを行
なう。この時点でAlの酸化膜（AlOx５６）はト
ンネル障壁層としての接合面積が規定される。次
いで、上部電極５７の表面をArスパツタエツチ
ングによりクリーニング処理を行なう。この時の
条件は、Ar圧力0.8Pa、高周波電力70W、処理時
間30分で行なう。次いで、Nb膜を膜厚300nm被
着する。Nb膜のスパツタ条件は、前述のグラン
ドプレーン５３、下部電極５５、上部電極５７と
同様にDCマグネトロンスパツタ法によつて被着
する。再び、スパツタ装置内から取り出した後、
前述した同じ条件によりレジストパターンを形成
する。次いで、真空装置内に挿入し減圧してか
ら、前述した同じ条件でCF4ガスを用いた反応性
イオンエツチングを行ないレジストパターン以外
のNb膜をエツチング除去し、上部電極５７に接
続する配線電極６１を形成する。その後、真空装
置内より取り出してからアセトンによりパターン
上のレジストを除去する。次いで、層間絶縁膜６
２をSiOを用いて膜厚450nm被着し形成する。な
お、この層間絶縁膜６２の形成は、AZ1350Jレジ
ストをマスクとしたリフトオフ法を用いる。次い
て、制御線電極６３となるNb膜を前述のスパツ
タ条件で膜厚600nm被着する。再び、スパツタ装
置内より取り出して、前述した条件でレジストパ
ターンを形成した後、CF4ガスを用いた反応性イ
オンエツチングを行ないレジストパターン以外の
Nb膜をエツチングして制御線電極６３を形成す
る。その後、真空装置内より取り出してからアセ
トンによりパターン上のレジストを除去する。以
上の工程を経てNb系ジヨセフソン接合素子の作
製が完了する。
を1.2μmをスピン塗布したと、プリベーク90℃、
20分間の処理を行なう。次に、光強度15mW／cm2
の紫外光により５秒間のパターン露光を行つた
後、AZデベロツパー：水＝１：１の組成比で液
温24℃中で60秒間の現像処理を行つた後、スピン
乾燥をしてレジストパターンを乾燥する。接合面
積は1.7μm□ である。次いで、このSi基板５１を
エツチング加工をするために、真空装置内に挿入
し、減圧した後、CF4ガスによる反応性イオンエ
ツチングにより、CF4ガス圧力26Pa、電力100W
の条件下でレジストパターン以外のNb膜部分を
除去して、トンネル障壁層AlOx５６が露出した
時点でエツチングを終了する。この後、上部電極
５７上のレジストパターンをリフトオフマスクに
し、膜厚120nmの埋戻し絶縁膜Si６０を被着した
後、真空装置内から取り出しからアセトンにより
リフトオフを行つてエツチング部分の埋戻しを行
なう。この時点でAlの酸化膜（AlOx５６）はト
ンネル障壁層としての接合面積が規定される。次
いで、上部電極５７の表面をArスパツタエツチ
ングによりクリーニング処理を行なう。この時の
条件は、Ar圧力0.8Pa、高周波電力70W、処理時
間30分で行なう。次いで、Nb膜を膜厚300nm被
着する。Nb膜のスパツタ条件は、前述のグラン
ドプレーン５３、下部電極５５、上部電極５７と
同様にDCマグネトロンスパツタ法によつて被着
する。再び、スパツタ装置内から取り出した後、
前述した同じ条件によりレジストパターンを形成
する。次いで、真空装置内に挿入し減圧してか
ら、前述した同じ条件でCF4ガスを用いた反応性
イオンエツチングを行ないレジストパターン以外
のNb膜をエツチング除去し、上部電極５７に接
続する配線電極６１を形成する。その後、真空装
置内より取り出してからアセトンによりパターン
上のレジストを除去する。次いで、層間絶縁膜６
２をSiOを用いて膜厚450nm被着し形成する。な
お、この層間絶縁膜６２の形成は、AZ1350Jレジ
ストをマスクとしたリフトオフ法を用いる。次い
て、制御線電極６３となるNb膜を前述のスパツ
タ条件で膜厚600nm被着する。再び、スパツタ装
置内より取り出して、前述した条件でレジストパ
ターンを形成した後、CF4ガスを用いた反応性イ
オンエツチングを行ないレジストパターン以外の
Nb膜をエツチングして制御線電極６３を形成す
る。その後、真空装置内より取り出してからアセ
トンによりパターン上のレジストを除去する。以
上の工程を経てNb系ジヨセフソン接合素子の作
製が完了する。
なお、本実施例においては超電導膜としては
Nbを用いたが、本発明はこれに限られることな
くNbN，MoN，TaN，TiN，Pb合金等を用い
ても同様の効果が得られる。また、絶縁膜として
はSiを用いたがSiO，SiO2，Al2O3，Ge，GeO，
MgO，MgF，SnO2等を用いても同様の効果が得
られる。
Nbを用いたが、本発明はこれに限られることな
くNbN，MoN，TaN，TiN，Pb合金等を用い
ても同様の効果が得られる。また、絶縁膜として
はSiを用いたがSiO，SiO2，Al2O3，Ge，GeO，
MgO，MgF，SnO2等を用いても同様の効果が得
られる。
例えば、256個直列に接続した1.7μm□
のジヨ
セフソン接合の超電導臨界電流（Ic）の変動幅は
±６〜７％以内であつた。このため、回路の動作
マージンも大幅に向上することが可能となつた。
セフソン接合の超電導臨界電流（Ic）の変動幅は
±６〜７％以内であつた。このため、回路の動作
マージンも大幅に向上することが可能となつた。
また、本発明を用いて1.5μm□
の十字形接合を
形成し、256個直列に接続した超電導臨界電流
（Ic）のバラツキ幅は±４〜５％以内であり電極
間での短絡はまつたく見られず再現性も良い効果
が得られた。
形成し、256個直列に接続した超電導臨界電流
（Ic）のバラツキ幅は±４〜５％以内であり電極
間での短絡はまつたく見られず再現性も良い効果
が得られた。
本発明により、従来問題となつていた下部電極
と上部電極配線電極間で生じ易すかつた短絡が絶
縁膜Siによる平坦化とストツパ材Al2O3膜の二層
膜により皆無となり信頼性の高いNb系ジヨセフ
ソン接合素子が再現性良く形成出来る様になる。
と上部電極配線電極間で生じ易すかつた短絡が絶
縁膜Siによる平坦化とストツパ材Al2O3膜の二層
膜により皆無となり信頼性の高いNb系ジヨセフ
ソン接合素子が再現性良く形成出来る様になる。
第１図は本発明のジヨセフソン接合素子の作製
工程を示す図、第２図は本発明の方法を用いた接
続配線を示す断面図、第３図は従来のジヨセフソ
ン接合素子の作製工程を示す図、第４図は従来方
法の埋戻し法を用いた接続配線を示す断面図、第
５図は本発明で作製したNb系ジヨセフソン接合
素子の断面図である。 １１，２１，３１，４１……基板、５１……Si
基板、１２，２２，３２，４２，５５……下部電
極、１３，２３，３３，４３，５６……トンネル
障壁層、１４，２４，３４，４４，５７……上部
電極、１５，１９，３５，３６……レジストパタ
ーン、１６……再付着物、１７，２７，３７，４
７，５８……絶縁膜Si、１８，２８，５９……ス
トツパ材Al2O3、２０，３０，３７，４７，６０
……絶縁膜Si、３０′，４８，６１……配線電極、
５２……熱酸化膜、５３……グランドプレーン、
５４，６２……層間絶縁膜、６３……制御線電
極。
工程を示す図、第２図は本発明の方法を用いた接
続配線を示す断面図、第３図は従来のジヨセフソ
ン接合素子の作製工程を示す図、第４図は従来方
法の埋戻し法を用いた接続配線を示す断面図、第
５図は本発明で作製したNb系ジヨセフソン接合
素子の断面図である。 １１，２１，３１，４１……基板、５１……Si
基板、１２，２２，３２，４２，５５……下部電
極、１３，２３，３３，４３，５６……トンネル
障壁層、１４，２４，３４，４４，５７……上部
電極、１５，１９，３５，３６……レジストパタ
ーン、１６……再付着物、１７，２７，３７，４
７，５８……絶縁膜Si、１８，２８，５９……ス
トツパ材Al2O3、２０，３０，３７，４７，６０
……絶縁膜Si、３０′，４８，６１……配線電極、
５２……熱酸化膜、５３……グランドプレーン、
５４，６２……層間絶縁膜、６３……制御線電
極。
Claims (1)
- 【特許請求の範囲】 １ Nb膜からなる下部電極と、AlOx膜からなる
トンネル障壁層と、Nb膜からなる上部電極とで
構成される三層膜構造の薄膜を連続形成する工
程、 上記薄膜上に接合および配線を含むオーバハン
グの断面形状からなるレジストパターンを形成す
る工程、 上記薄膜をドライエツチングによりパターン加
工をする工程、 上記薄膜上に残存したレジストをマスクにして
エツチング部分をSiOもしくはSiO2の絶縁膜で埋
戻しをして三層膜構造と平坦化とする工程、 上記絶縁膜および上部電極上の一部に膜厚２〜
20nmのエツチングストツパ材としての絶縁膜を
形成する工程、 溶媒によるリフトオフにより上記三層膜のパタ
ーンエツジを完全に被覆する工程を有することを
特徴とするジヨセフソン接合素子の作製方法。 ２ 特許請求の範囲第１項において、上記エツチ
ングストツパ材の絶縁膜はAl2O3，MgO，MgF，
TiOx等の中から選ばれる少なくとも１種類を用
いることを特徴とするジヨセフソン接合素子の作
製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62325530A JPH01168080A (ja) | 1987-12-24 | 1987-12-24 | ジョセフソン接合素子の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62325530A JPH01168080A (ja) | 1987-12-24 | 1987-12-24 | ジョセフソン接合素子の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01168080A JPH01168080A (ja) | 1989-07-03 |
| JPH0532915B2 true JPH0532915B2 (ja) | 1993-05-18 |
Family
ID=18177904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62325530A Granted JPH01168080A (ja) | 1987-12-24 | 1987-12-24 | ジョセフソン接合素子の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01168080A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2756443B2 (ja) * | 1992-12-01 | 1998-05-25 | 工業技術院長 | ジョセフソン接合の作製方法 |
| DE10022660A1 (de) * | 2000-04-28 | 2001-11-08 | Infineon Technologies Ag | Optischer Sensor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196783A (ja) * | 1984-10-17 | 1986-05-15 | Agency Of Ind Science & Technol | ジヨセフソン素子用微細パタ−ンの形成方法 |
| JPS61144892A (ja) * | 1984-12-18 | 1986-07-02 | Fujitsu Ltd | シヨセフソン集積回路の製造方法 |
| JPS61278179A (ja) * | 1985-06-03 | 1986-12-09 | Agency Of Ind Science & Technol | 超電導回路形成用エッチング方法 |
-
1987
- 1987-12-24 JP JP62325530A patent/JPH01168080A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196783A (ja) * | 1984-10-17 | 1986-05-15 | Agency Of Ind Science & Technol | ジヨセフソン素子用微細パタ−ンの形成方法 |
| JPS61144892A (ja) * | 1984-12-18 | 1986-07-02 | Fujitsu Ltd | シヨセフソン集積回路の製造方法 |
| JPS61278179A (ja) * | 1985-06-03 | 1986-12-09 | Agency Of Ind Science & Technol | 超電導回路形成用エッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01168080A (ja) | 1989-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63234533A (ja) | ジヨセフソン接合素子の形成方法 | |
| EP0013130A1 (en) | Method of producing Josephson elements of the tunneling junction type | |
| US4362598A (en) | Method of patterning a thick resist layer of polymeric plastic | |
| JPH0532915B2 (ja) | ||
| JPH0530310B2 (ja) | ||
| JPH0613346A (ja) | 半導体装置の製造方法 | |
| JPS62195190A (ja) | プレ−ナ型ジヨセフソン接合素子の形成法 | |
| JPH0511432B2 (ja) | ||
| JPH02203576A (ja) | ジョセフソン接合素子の形成方法 | |
| JPH0513395B2 (ja) | ||
| KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS61263180A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH04352479A (ja) | ジョセフソン接合素子のパターン形成方法 | |
| JPH0637365A (ja) | 超電導配線の接続構造 | |
| JPH055386B2 (ja) | ||
| JPH04192383A (ja) | ジョセフソン接合素子のパターン形成方法 | |
| JPS6143488A (ja) | 超伝導コンタクトの製造方法 | |
| JPH0456252A (ja) | 半導体装置の製造方法 | |
| JPH0448788A (ja) | ジョセフソン接合素子のパターン形成方法 | |
| JPH0145218B2 (ja) | ||
| JPH0141016B2 (ja) | ||
| JPS6233444A (ja) | 多層配線の形成方法 | |
| JPH0455546B2 (ja) | ||
| JPH0376792B2 (ja) | ||
| JPH0342705B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |