JPH05326938A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH05326938A JPH05326938A JP13046192A JP13046192A JPH05326938A JP H05326938 A JPH05326938 A JP H05326938A JP 13046192 A JP13046192 A JP 13046192A JP 13046192 A JP13046192 A JP 13046192A JP H05326938 A JPH05326938 A JP H05326938A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- source
- film transistor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 水素化処理によるソース・ドレイン領域の配
線抵抗の増加とトランジスタ特性の劣化を抑制した薄膜
トランジスタおよびその製造方法を提供する。 【構成】 絶縁膜２上に形成されたゲート電極３が能動
層となるチャネル領域７の下部に位置する逆スタガ型薄
膜トランジスタにおいて、半導体薄膜のソース・ドレイ
ン領域６をシリコン酸化膜に比較して水素透過性の小さ
い絶縁体膜８で覆うことにより、または半導体薄膜のソ
ース・ドレイン領域６の膜厚を厚膜化してチャネル領域
７の膜厚のみを薄膜化することにより、水素化処理によ
るソース・ドレイン領域６における配線抵抗の増加を抑
制でき、特性の優れた薄膜トランジスタを得ることがで
きる。
線抵抗の増加とトランジスタ特性の劣化を抑制した薄膜
トランジスタおよびその製造方法を提供する。 【構成】 絶縁膜２上に形成されたゲート電極３が能動
層となるチャネル領域７の下部に位置する逆スタガ型薄
膜トランジスタにおいて、半導体薄膜のソース・ドレイ
ン領域６をシリコン酸化膜に比較して水素透過性の小さ
い絶縁体膜８で覆うことにより、または半導体薄膜のソ
ース・ドレイン領域６の膜厚を厚膜化してチャネル領域
７の膜厚のみを薄膜化することにより、水素化処理によ
るソース・ドレイン領域６における配線抵抗の増加を抑
制でき、特性の優れた薄膜トランジスタを得ることがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は、基板面に被着した絶縁
膜上に形成した薄膜トランジスタのうち、特に能動層と
なる半導体薄膜の下部にゲ−ト電極が位置する逆スタガ
型薄膜トランジスタおよびその製造方法に関する。
膜上に形成した薄膜トランジスタのうち、特に能動層と
なる半導体薄膜の下部にゲ−ト電極が位置する逆スタガ
型薄膜トランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタは、高性能ＳＲＡＭメ
モリセルの負荷素子、ラッチアップフリーのＣＭＯＳ回
路、液晶表示装置のアクティブマトリクス素子等などへ
幅広い用途の拡大をしつつある。
モリセルの負荷素子、ラッチアップフリーのＣＭＯＳ回
路、液晶表示装置のアクティブマトリクス素子等などへ
幅広い用途の拡大をしつつある。
【０００３】以下、従来の薄膜トランジスタを図８（断
面模式図）を参照しながら説明する。図８に示す薄膜ト
ランジスタはそれぞれシリコン基板１、その上にやや厚
く形成した二酸化シリコンよりなる絶縁膜２、ポリシリ
コンよりなるゲート電極３、ゲート絶縁膜４、ポリシリ
コンよりなる半導体薄膜能動層のうちのソース・ドレイ
ン領域６およびチャネル領域７、層間絶縁膜９、電極１
０およびパッシベーション膜１１より構成されている。
この薄膜トランジスタを水素を含むガス雰囲気中または
水素含有量の多い絶縁膜で覆って熱処理することによ
り、そのチャネル領域７の結晶欠陥の回復とそれに伴う
電気的特性の向上が図られている。能動層となる半導体
薄膜のうちチャネル領域７において、ゲ−ト電界の印加
により特性の優れた薄膜トランジスタ動作を得るには、
チャネル部７のポリシリコンを薄膜化する必要がある。
また、この能動層となる半導体薄膜のうちソ−ス・ドレ
イン領域においては、厚膜化するとともにボロンなどの
アクセプタ不純物の添加により高い導電性を得ることが
必要とされている。
面模式図）を参照しながら説明する。図８に示す薄膜ト
ランジスタはそれぞれシリコン基板１、その上にやや厚
く形成した二酸化シリコンよりなる絶縁膜２、ポリシリ
コンよりなるゲート電極３、ゲート絶縁膜４、ポリシリ
コンよりなる半導体薄膜能動層のうちのソース・ドレイ
ン領域６およびチャネル領域７、層間絶縁膜９、電極１
０およびパッシベーション膜１１より構成されている。
この薄膜トランジスタを水素を含むガス雰囲気中または
水素含有量の多い絶縁膜で覆って熱処理することによ
り、そのチャネル領域７の結晶欠陥の回復とそれに伴う
電気的特性の向上が図られている。能動層となる半導体
薄膜のうちチャネル領域７において、ゲ−ト電界の印加
により特性の優れた薄膜トランジスタ動作を得るには、
チャネル部７のポリシリコンを薄膜化する必要がある。
また、この能動層となる半導体薄膜のうちソ−ス・ドレ
イン領域においては、厚膜化するとともにボロンなどの
アクセプタ不純物の添加により高い導電性を得ることが
必要とされている。
【０００４】
【発明が解決しようとする課題】上記従来の薄膜トラン
ジスタの構成では、電気的特性の向上のために水素化処
理を行っているが、その際にソース・ドレイン領域に添
加したボロン等の不純物が水素と結合することによって
電気的に中性化されるため、ソース・ドレイン領域の配
線抵抗の増加が生じるためトランジスタ特性が劣化し、
特にＰチャネル型の場合には劣化が顕著になるという課
題があった。
ジスタの構成では、電気的特性の向上のために水素化処
理を行っているが、その際にソース・ドレイン領域に添
加したボロン等の不純物が水素と結合することによって
電気的に中性化されるため、ソース・ドレイン領域の配
線抵抗の増加が生じるためトランジスタ特性が劣化し、
特にＰチャネル型の場合には劣化が顕著になるという課
題があった。
【０００５】本発明は上記課題の解決を目的とし、水素
化処理によるソース・ドレイン領域の配線抵抗の増加の
抑制とそれに伴うトランジスタ特性の劣化を防止し、特
性の優れた薄膜トランジスタとその製造方法の提供を目
的とするものである。
化処理によるソース・ドレイン領域の配線抵抗の増加の
抑制とそれに伴うトランジスタ特性の劣化を防止し、特
性の優れた薄膜トランジスタとその製造方法の提供を目
的とするものである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明の薄膜トランジスタでは、半導体薄膜のソース
・ドレイン領域をシリコン酸化膜に比較して水素透過性
の小さな絶縁体膜で覆うものであり、またはソース・ド
レイン領域の半導体薄膜の膜厚を厚膜化するとともにチ
ャネル領域のみを薄膜化するものである。
に本発明の薄膜トランジスタでは、半導体薄膜のソース
・ドレイン領域をシリコン酸化膜に比較して水素透過性
の小さな絶縁体膜で覆うものであり、またはソース・ド
レイン領域の半導体薄膜の膜厚を厚膜化するとともにチ
ャネル領域のみを薄膜化するものである。
【０００７】
【作用】上記の手段によれば、薄膜トランジスタのソー
ス・ドレイン領域をシリコン酸化膜に比較して水素透過
性の小さな絶縁体膜で覆うことによりソース・ドレイン
領域への水素の侵入を抑制でき、水素化処理におけるボ
ロンなどアクセプタ不純物の電気的な中性化を抑制でき
る。すなわち、ソース・ドレイン領域の配線抵抗の増加
とそれによるトランジスタ特性の劣化を防止することが
できる。
ス・ドレイン領域をシリコン酸化膜に比較して水素透過
性の小さな絶縁体膜で覆うことによりソース・ドレイン
領域への水素の侵入を抑制でき、水素化処理におけるボ
ロンなどアクセプタ不純物の電気的な中性化を抑制でき
る。すなわち、ソース・ドレイン領域の配線抵抗の増加
とそれによるトランジスタ特性の劣化を防止することが
できる。
【０００８】またソース・ドレイン領域の半導体薄膜の
膜厚を厚膜化し、かつチャネル領域のみを薄膜化するこ
とにより、水素化処理によるソース・ドレイン領域の配
線抵抗の増加を低減し、それによりトランジスタ特性の
劣化を防止することができる。
膜厚を厚膜化し、かつチャネル領域のみを薄膜化するこ
とにより、水素化処理によるソース・ドレイン領域の配
線抵抗の増加を低減し、それによりトランジスタ特性の
劣化を防止することができる。
【０００９】さらに本発明によれば、簡単なプロセスの
変更により優れた特性を有する薄膜トランジスタを安定
して製造することができる。
変更により優れた特性を有する薄膜トランジスタを安定
して製造することができる。
【００１０】
【実施例】本発明の実施例における薄膜トランジスタを
図１（断面模式図）および図２（製造工程図）を参照に
して説明する。
図１（断面模式図）および図２（製造工程図）を参照に
して説明する。
【００１１】図１において、本発明の薄膜トランジスタ
はシリコン窒化膜８がチャネル領域７以外のポリシリコ
ン薄膜を覆っている点を除いて従来例と同じであるの
で、従来例と異なる点のみを説明する。
はシリコン窒化膜８がチャネル領域７以外のポリシリコ
ン薄膜を覆っている点を除いて従来例と同じであるの
で、従来例と異なる点のみを説明する。
【００１２】製造方法は以下の通りである。まずシリコ
ン基板１上に熱酸化によって膜厚１μｍ程度の厚いシリ
コン酸化膜よりなる絶縁膜２を形成する。次にポリシリ
コン膜を形成し、これに不純物添加を行った後パターニ
ングによりポリシリコンよりなるゲート電極３を形成す
る。さらに化学気相成長法（ＣＶＤ法ともいう）または
熱酸化法により、膜厚２０〜１００nmのシリコン酸化膜
あるいはシリコン窒化膜からなるゲ−ト絶縁膜４を形成
する。続いて、例えばシラン（ＳiＨ4）もしくはジシラ
ン（Ｓi2Ｈ6 ）をガス源として減圧ＣＶＤ法（ＬＰＣＶ
Ｄ法ともいう）により、膜厚２０〜５０nm程度のポリシ
リコン薄膜５（アモルファスシリコン膜を使ってもよ
い）を形成する。ポリシリコン薄膜５の代わりにアモル
ファスシリコン膜を使用する場合は、必要に応じて例え
ば窒素ガス雰囲気中において約６００℃程度の低温アニ
ールを行いアモルファスシリコンをポリシリコン化する
処理が必要である。
ン基板１上に熱酸化によって膜厚１μｍ程度の厚いシリ
コン酸化膜よりなる絶縁膜２を形成する。次にポリシリ
コン膜を形成し、これに不純物添加を行った後パターニ
ングによりポリシリコンよりなるゲート電極３を形成す
る。さらに化学気相成長法（ＣＶＤ法ともいう）または
熱酸化法により、膜厚２０〜１００nmのシリコン酸化膜
あるいはシリコン窒化膜からなるゲ−ト絶縁膜４を形成
する。続いて、例えばシラン（ＳiＨ4）もしくはジシラ
ン（Ｓi2Ｈ6 ）をガス源として減圧ＣＶＤ法（ＬＰＣＶ
Ｄ法ともいう）により、膜厚２０〜５０nm程度のポリシ
リコン薄膜５（アモルファスシリコン膜を使ってもよ
い）を形成する。ポリシリコン薄膜５の代わりにアモル
ファスシリコン膜を使用する場合は、必要に応じて例え
ば窒素ガス雰囲気中において約６００℃程度の低温アニ
ールを行いアモルファスシリコンをポリシリコン化する
処理が必要である。
【００１３】ポリシリコン薄膜５を形成したあと、ソー
ス・ドレイン領域６に導電性を持たせるためにボロン、
リン等の不純物を添加したのちポリシリコン薄膜５のチ
ャネル領域７、ソース・ドレイン領域６を残し、それ以
外の部分を除去する。そのあと減圧ＣＶＤ法によって、
例えば基板温度７９０℃、原料ガスの流量としてＳiＨ2
Ｃl2を８０ｓｃｃｍ、ＮＨ3を３２０ｓｃｃｍ流して化
学量論的組成を持つＳixＮ 1-x（０．４＜ｘ＜０．４
５）を満たし、かつ水素透過性がシリコン酸化膜よりも
小さな膜厚２０nm以上のシリコン窒化膜８によりウエハ
全面を被覆する。このシリコン窒化膜８のうち、薄膜ト
ランジスタのチャネル領域７を被覆している部分をパタ
−ニングにより除去する。層間絶縁膜９としては、膜厚
３００〜７００nm程度のシリコン酸化膜を常圧ＣＶＤ法
により形成し、さらに熱処理を行ったのちこの層間絶縁
膜９に対してコンタクトホ−ルを形成し、アルミニウム
のスパッタ蒸着とパタ−ニングにより電極１０を形成す
る。水素を含む雰囲気中で電極１０の合金化処理を行っ
た後、シリコン窒化膜からなるパッシベ−ション膜１１
をプラズマＣＶＤ法により堆積し、最後に水素を含む雰
囲気中で４００℃〜４５０℃で３０〜６０分間のシンタ
ー処理を行い、薄膜トランジスタを完成する。
ス・ドレイン領域６に導電性を持たせるためにボロン、
リン等の不純物を添加したのちポリシリコン薄膜５のチ
ャネル領域７、ソース・ドレイン領域６を残し、それ以
外の部分を除去する。そのあと減圧ＣＶＤ法によって、
例えば基板温度７９０℃、原料ガスの流量としてＳiＨ2
Ｃl2を８０ｓｃｃｍ、ＮＨ3を３２０ｓｃｃｍ流して化
学量論的組成を持つＳixＮ 1-x（０．４＜ｘ＜０．４
５）を満たし、かつ水素透過性がシリコン酸化膜よりも
小さな膜厚２０nm以上のシリコン窒化膜８によりウエハ
全面を被覆する。このシリコン窒化膜８のうち、薄膜ト
ランジスタのチャネル領域７を被覆している部分をパタ
−ニングにより除去する。層間絶縁膜９としては、膜厚
３００〜７００nm程度のシリコン酸化膜を常圧ＣＶＤ法
により形成し、さらに熱処理を行ったのちこの層間絶縁
膜９に対してコンタクトホ−ルを形成し、アルミニウム
のスパッタ蒸着とパタ−ニングにより電極１０を形成す
る。水素を含む雰囲気中で電極１０の合金化処理を行っ
た後、シリコン窒化膜からなるパッシベ−ション膜１１
をプラズマＣＶＤ法により堆積し、最後に水素を含む雰
囲気中で４００℃〜４５０℃で３０〜６０分間のシンタ
ー処理を行い、薄膜トランジスタを完成する。
【００１４】以上のようにポリシリコン薄膜よりなるソ
−ス・ドレイン領域６を形成したのち、このソ−ス・ド
レイン領域６の表面をシリコン酸化膜よりも水素透過性
の小さな絶縁体膜８で被覆することにより、電極１０の
合金化処理およびパッシベ−ション膜の形成後の水素化
処理においてソース・ドレイン領域６への水素の透過を
抑制し、特にＰチャネル型薄膜トランジスタのソ−ス・
ドレイン領域６中のアクセプタ不純物が水素と結合する
ことによる不純物の電気的中性化およびそれに伴うソ−
ス・ドレイン配線の高抵抗化が引き起こす薄膜トランジ
スタの電気的特性の劣化を抑制している。
−ス・ドレイン領域６を形成したのち、このソ−ス・ド
レイン領域６の表面をシリコン酸化膜よりも水素透過性
の小さな絶縁体膜８で被覆することにより、電極１０の
合金化処理およびパッシベ−ション膜の形成後の水素化
処理においてソース・ドレイン領域６への水素の透過を
抑制し、特にＰチャネル型薄膜トランジスタのソ−ス・
ドレイン領域６中のアクセプタ不純物が水素と結合する
ことによる不純物の電気的中性化およびそれに伴うソ−
ス・ドレイン配線の高抵抗化が引き起こす薄膜トランジ
スタの電気的特性の劣化を抑制している。
【００１５】なお、ポリシリコン膜を被覆するシリコン
窒化膜の膜厚の効果を図３により説明する。すなわち、
本発明の水素処理後のポリシリコン膜のシ−ト抵抗の値
は被覆するシリコン窒化膜の膜厚により変化し、図から
明かなようにシ−ト抵抗の高抵抗化を抑制するには２０
nm以上の膜厚の選定を必要とするものである。
窒化膜の膜厚の効果を図３により説明する。すなわち、
本発明の水素処理後のポリシリコン膜のシ−ト抵抗の値
は被覆するシリコン窒化膜の膜厚により変化し、図から
明かなようにシ−ト抵抗の高抵抗化を抑制するには２０
nm以上の膜厚の選定を必要とするものである。
【００１６】また、本発明の他の実施例における薄膜ト
ランジスタを図４の断面模式図および図５の製造工程図
に示す。この薄膜トランジスタの製造方法は以下の通り
である。先の実施例（図１および図２で示したもの）と
異なる点は、ソ−ス・ドレイン領域６の半導体薄膜の膜
厚を水素化処理による高抵抗化の影響が無視できる程度
に厚膜化し、かつ、チャネル領域７の膜厚のみを所望の
電気的特性が得られる程度に薄膜化する点である。すな
わち、図５（ｄ）に示すように絶縁体膜８をマスクにし
てチャネル領域７の半導体薄膜の厚みを薄くする工程を
追加する点が異なっている。
ランジスタを図４の断面模式図および図５の製造工程図
に示す。この薄膜トランジスタの製造方法は以下の通り
である。先の実施例（図１および図２で示したもの）と
異なる点は、ソ−ス・ドレイン領域６の半導体薄膜の膜
厚を水素化処理による高抵抗化の影響が無視できる程度
に厚膜化し、かつ、チャネル領域７の膜厚のみを所望の
電気的特性が得られる程度に薄膜化する点である。すな
わち、図５（ｄ）に示すように絶縁体膜８をマスクにし
てチャネル領域７の半導体薄膜の厚みを薄くする工程を
追加する点が異なっている。
【００１７】この実施例の結果において、水素化処理前
後におけるシ−ト抵抗のポリシリコン膜の膜厚依存性を
図６に示し、同じく薄膜トランジスタのドレイン電流の
ポリシリコン膜の膜厚依存性を図７に示す。図から明ら
かなように、本発明の他の実施例においてはソ−ス・ド
レイン領域６の半導体薄膜５を構成するポリシリコンの
膜厚は４０nm以上を必要とし、チャネル領域７における
ポリシリコンの膜厚は４０nm以下とすることが必要であ
る。
後におけるシ−ト抵抗のポリシリコン膜の膜厚依存性を
図６に示し、同じく薄膜トランジスタのドレイン電流の
ポリシリコン膜の膜厚依存性を図７に示す。図から明ら
かなように、本発明の他の実施例においてはソ−ス・ド
レイン領域６の半導体薄膜５を構成するポリシリコンの
膜厚は４０nm以上を必要とし、チャネル領域７における
ポリシリコンの膜厚は４０nm以下とすることが必要であ
る。
【００１８】この工程は、半導体薄膜としてポリシリコ
ン薄膜を使用した場合には４０℃〜８０℃程度に加熱さ
れた過酸化水素水とアンモニア水との混合液によるエッ
チングにより、またはＨＦ：Ｈ2０：ＨＮＯ3（３：８
０：２００）の混合液によるエッチングにより、あるい
はＣＦ4、ＨＢrなどのガスプラズマを用いたドライエッ
チングなどにより行う。
ン薄膜を使用した場合には４０℃〜８０℃程度に加熱さ
れた過酸化水素水とアンモニア水との混合液によるエッ
チングにより、またはＨＦ：Ｈ2０：ＨＮＯ3（３：８
０：２００）の混合液によるエッチングにより、あるい
はＣＦ4、ＨＢrなどのガスプラズマを用いたドライエッ
チングなどにより行う。
【００１９】以上の説明においてはチャネル領域７を薄
く加工するにあたって、絶縁体膜８をマスク材として用
いる例を示したが、この絶縁体膜８に求められる性能は
マスク材としての性能であり、水素の透過性については
問題ではない。また、マスク材としては絶縁体膜である
必要はなく、マスクとしての性能を示す材料であればよ
く、フォトレジストであっても良いことは言うまでもな
い。
く加工するにあたって、絶縁体膜８をマスク材として用
いる例を示したが、この絶縁体膜８に求められる性能は
マスク材としての性能であり、水素の透過性については
問題ではない。また、マスク材としては絶縁体膜である
必要はなく、マスクとしての性能を示す材料であればよ
く、フォトレジストであっても良いことは言うまでもな
い。
【００２０】本発明における薄膜トランジスタの製造方
法は、簡単なプロセス追加により再現性良く優れた電気
的特性を有する薄膜トランジスタを得ることができる。
法は、簡単なプロセス追加により再現性良く優れた電気
的特性を有する薄膜トランジスタを得ることができる。
【００２１】なお、以上の実施例においてはシリコン基
板１上の膜厚１μｍ程度の厚い酸化シリコンよりなる絶
縁膜２上に薄膜トランジスタを形成したが、シリコン基
板１上にＭＯＳトランジスタを形成したのち、この上に
層間絶縁膜を被着する工程に引き続いて薄膜トランジス
タを形成することによっても同様の特性の薄膜トランジ
スタを得られることは言うまでもない。
板１上の膜厚１μｍ程度の厚い酸化シリコンよりなる絶
縁膜２上に薄膜トランジスタを形成したが、シリコン基
板１上にＭＯＳトランジスタを形成したのち、この上に
層間絶縁膜を被着する工程に引き続いて薄膜トランジス
タを形成することによっても同様の特性の薄膜トランジ
スタを得られることは言うまでもない。
【００２２】また、本実施例においては水素化処理の方
法として、水素を含む雰囲気中における熱処理あるいは
水素含有量の多い絶縁膜による被覆ののちに熱処理する
方法を示したが、活性化された水素としての水素ガスプ
ラズマの中において熱処理を行う場合においても同様に
薄膜トランジスタの電気的特性を向上させる効果を得る
ことができることは言うまでもない。
法として、水素を含む雰囲気中における熱処理あるいは
水素含有量の多い絶縁膜による被覆ののちに熱処理する
方法を示したが、活性化された水素としての水素ガスプ
ラズマの中において熱処理を行う場合においても同様に
薄膜トランジスタの電気的特性を向上させる効果を得る
ことができることは言うまでもない。
【００２３】
【発明の効果】以上の説明で明らかなように、本発明の
薄膜トランジスタにおいてはポリシリコンよりなる半導
体薄膜のソース・ドレイン領域をシリコン酸化膜に比較
して水素透過性の小さな絶縁体膜で覆うことにより、ま
たはポリシリコンよりなる半導体薄膜の膜厚を厚膜化
し、かつチャネル領域の膜厚のみを薄膜化することによ
り、水素化処理に際してＰチャネル型のソース・ドレイ
ン領域に生ずるボロンなどのアクセプタ不純物の中性化
に基づく高抵抗化を抑制することができるため水素化処
理における電気的特性の劣化を防止するのに有効であ
り、また簡単なプロセスの変更により再現性よく優れた
電気的特性を有する薄膜トランジスタを製造することが
できる。
薄膜トランジスタにおいてはポリシリコンよりなる半導
体薄膜のソース・ドレイン領域をシリコン酸化膜に比較
して水素透過性の小さな絶縁体膜で覆うことにより、ま
たはポリシリコンよりなる半導体薄膜の膜厚を厚膜化
し、かつチャネル領域の膜厚のみを薄膜化することによ
り、水素化処理に際してＰチャネル型のソース・ドレイ
ン領域に生ずるボロンなどのアクセプタ不純物の中性化
に基づく高抵抗化を抑制することができるため水素化処
理における電気的特性の劣化を防止するのに有効であ
り、また簡単なプロセスの変更により再現性よく優れた
電気的特性を有する薄膜トランジスタを製造することが
できる。
【図１】本発明の一実施例における薄膜トランジスタの
構造を示す断面模式図
構造を示す断面模式図
【図２】同薄膜トランジスタの製造工程図
【図３】水素化処理後のポリシリコン膜のシ−ト抵抗の
ポリシリコン膜を被覆するシリコン窒化膜の膜厚依存性
を示す図
ポリシリコン膜を被覆するシリコン窒化膜の膜厚依存性
を示す図
【図４】本発明の他の実施例における薄膜トランジスタ
の断面模式図
の断面模式図
【図５】同薄膜トランジスタの製造工程図
【図６】水素化処理後のポリシリコン膜のシ−ト抵抗の
ポリシリコン膜厚依存性を示す図
ポリシリコン膜厚依存性を示す図
【図７】薄膜トランジスタのドレイン電流のポリシリコ
ン膜厚依存性を示す図
ン膜厚依存性を示す図
【図８】従来の薄膜トランジスタの構造を示す断面模式
図
図
１シリコン基板（基板） ２絶縁膜 ３ゲート電極 ４ゲート絶縁膜 ５半導体薄膜 ６ソース・ドレイン領域 ７チャネル領域 ８シリコン窒化膜（シリコン酸化膜より水素透過性の小
さい絶縁体膜）
さい絶縁体膜）
Claims (4)
- 【請求項１】基板面に被着した絶縁膜上に形成されたゲ
ート電極と、このゲート電極を覆うゲート絶縁膜と、こ
のゲート絶縁膜を介して前記ゲート電極と対向配置して
能動層となる半導体薄膜を有する薄膜トランジスタにお
いて、前記半導体薄膜の所定領域をシリコン酸化膜に比
較して水素透過性の小さい絶縁体膜で覆ったことを特徴
とする薄膜トランジスタ。 - 【請求項２】薄膜トランジスタの能動層となる半導体薄
膜に不純物の添加によりソース・ドレイン領域となる所
定領域を形成後、この半導体薄膜表面をシリコン酸化膜
に比較して水素透過性の小さい絶縁体膜で覆う工程と、
この絶縁体膜のうち所定領域以外の部分を除去する工程
と、これらの工程を終了した基板を水素雰囲気中または
シリコン酸化膜に比較して水素含有量の多い絶縁膜で覆
って熱処理する工程とを有することを特徴とする薄膜ト
ランジスタの製造方法。 - 【請求項３】基板面に被着した絶縁膜上に形成されたゲ
ート電極と、このゲート電極を覆うゲート絶縁膜と、こ
のゲート絶縁膜を介して前記ゲート電極と対向配置して
能動層となる半導体薄膜を有し、前記半導体薄膜のうち
ソ−ス・ドレイン領域とな部分の膜厚をそれ以外の部分
の膜厚に比較して厚膜化した薄膜トランジスタにおい
て、前記ソ−ス・ドレイン領域の膜厚を４０nm以上とし
たことを特徴とする薄膜トランジスタ。 - 【請求項４】薄膜トランジスタの能動層となる半導体薄
膜のうちソ−ス・ドレイン領域を形成したのち、絶縁膜
をマスクとしてチャネル領域の膜厚を薄くする工程を有
することを特徴とする請求項３記載の薄膜トランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13046192A JPH05326938A (ja) | 1992-05-22 | 1992-05-22 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13046192A JPH05326938A (ja) | 1992-05-22 | 1992-05-22 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326938A true JPH05326938A (ja) | 1993-12-10 |
Family
ID=15034797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13046192A Pending JPH05326938A (ja) | 1992-05-22 | 1992-05-22 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326938A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015510266A (ja) * | 2012-02-06 | 2015-04-02 | シリコン ソーラー ソリューションズ リミテッド ライアビリティ カンパニー | 太陽電池及びその製作方法 |
| US9960287B2 (en) | 2014-02-11 | 2018-05-01 | Picasolar, Inc. | Solar cells and methods of fabrication thereof |
-
1992
- 1992-05-22 JP JP13046192A patent/JPH05326938A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015510266A (ja) * | 2012-02-06 | 2015-04-02 | シリコン ソーラー ソリューションズ リミテッド ライアビリティ カンパニー | 太陽電池及びその製作方法 |
| US9960287B2 (en) | 2014-02-11 | 2018-05-01 | Picasolar, Inc. | Solar cells and methods of fabrication thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| US5326722A (en) | Polysilicon contact | |
| US7413966B2 (en) | Method of fabricating polysilicon thin film transistor with catalyst | |
| KR100376388B1 (ko) | 박막트랜지스터및그형성방법 | |
| US8183135B2 (en) | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film | |
| JPH05152569A (ja) | 電界効果型薄膜トランジスタおよびその製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH06232402A (ja) | 薄膜半導体装置の製造方法 | |
| JPH05326938A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3156001B2 (ja) | 半導体装置の製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPH05243575A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2001036078A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| JPH04154162A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JP2874062B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0512852B2 (ja) | ||
| JPH08130216A (ja) | 半導体装置およびその製造方法 | |
| JPH05206166A (ja) | 薄膜トランジスタ | |
| JP3319856B2 (ja) | 半導体装置及びその製造方法 | |
| KR100203910B1 (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| JPH1146000A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JP3123182B2 (ja) | 半導体装置及びその製造方法 |