JPH05324119A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH05324119A JPH05324119A JP4158643A JP15864392A JPH05324119A JP H05324119 A JPH05324119 A JP H05324119A JP 4158643 A JP4158643 A JP 4158643A JP 15864392 A JP15864392 A JP 15864392A JP H05324119 A JPH05324119 A JP H05324119A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- period
- signal
- switching
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 ２種類以上の周波数のクロックで選択的に動
作する場合に処理速度を向上することができ、また、消
費電力を最大限に減少することができる情報処理装置を
提供する。 【構成】 ２種類の周波数のクロックＣＫ１、ＣＫ２は
外部スイッチ１により選択され、この切換え情報はラッ
チ２によりラッチされ、クロック切換え信号５としてク
ロック切換え器３と、データのやり取りを確実にするた
めに追加される期間ＴＷを制御するＴＷ制御部６に印加
される。ＴＷ制御部６には予め、クロックＣＫ１、ＣＫ
２に応じた期間ＴＷに対する値が設定され、ＴＷ制御部
６のＴＷ制御作成部６ａは、この動作クロック４とクロ
ック切換え信号５に基づいて期間ＴＷを選択し、この期
間ＴＷに基づいたレディ信号をＣＰＵ１０に出力する。
作する場合に処理速度を向上することができ、また、消
費電力を最大限に減少することができる情報処理装置を
提供する。 【構成】 ２種類の周波数のクロックＣＫ１、ＣＫ２は
外部スイッチ１により選択され、この切換え情報はラッ
チ２によりラッチされ、クロック切換え信号５としてク
ロック切換え器３と、データのやり取りを確実にするた
めに追加される期間ＴＷを制御するＴＷ制御部６に印加
される。ＴＷ制御部６には予め、クロックＣＫ１、ＣＫ
２に応じた期間ＴＷに対する値が設定され、ＴＷ制御部
６のＴＷ制御作成部６ａは、この動作クロック４とクロ
ック切換え信号５に基づいて期間ＴＷを選択し、この期
間ＴＷに基づいたレディ信号をＣＰＵ１０に出力する。
Description
【０００１】
【産業上の利用分野】本発明は、２種類以上の周波数の
クロックで選択的に動作する日本語ワードプロセッサや
パーソナルコンピュータ等の情報処理装置に関し、特に
クロックを切り換える際のデータ転送の内部タイミング
制御に関する。
クロックで選択的に動作する日本語ワードプロセッサや
パーソナルコンピュータ等の情報処理装置に関し、特に
クロックを切り換える際のデータ転送の内部タイミング
制御に関する。
【０００２】
【従来の技術】一般に、日本語ワードプロセッサ（ワー
プロ）やパーソナルコンピュータ（パソコン）等の情報
処理装置は、データを処理するＣＰＵ（中央処理装置）
として８ビット、１６ビット等のデータ幅を有するマイ
クロコンピュータ（マイコン）と、記憶部として書き換
え可能なＲＡＭ（ランダムアクセスメモリ）や読み出し
専用のＲＯＭ（リードオンリメモリ）とを有する。ま
た、外部記憶装置としてＦＤＤ（フロッピディスクドラ
イブ装置）やＨＤＤ（ハードディスクドライブ装置）を
有し、記録装置としてプリンタを有し、通信手段として
ＲＳ２３２Ｃインタフェース等を有する場合にはデータ
入出力用の制御部としてＩＯ（入出力）制御部を有す
る。
プロ）やパーソナルコンピュータ（パソコン）等の情報
処理装置は、データを処理するＣＰＵ（中央処理装置）
として８ビット、１６ビット等のデータ幅を有するマイ
クロコンピュータ（マイコン）と、記憶部として書き換
え可能なＲＡＭ（ランダムアクセスメモリ）や読み出し
専用のＲＯＭ（リードオンリメモリ）とを有する。ま
た、外部記憶装置としてＦＤＤ（フロッピディスクドラ
イブ装置）やＨＤＤ（ハードディスクドライブ装置）を
有し、記録装置としてプリンタを有し、通信手段として
ＲＳ２３２Ｃインタフェース等を有する場合にはデータ
入出力用の制御部としてＩＯ（入出力）制御部を有す
る。
【０００３】これらのマイコンと、メモリとＩＯ制御部
との間のデータの受け渡しは、データバスと、アドレス
バスと制御バス等を介してマイコンから指定されたメモ
リやＩＯ制御部が応答することにより行われ、また、マ
イコンと、メモリと、ＩＯ制御部の動作を決定するシス
テムクロックに基づいて行われる。
との間のデータの受け渡しは、データバスと、アドレス
バスと制御バス等を介してマイコンから指定されたメモ
リやＩＯ制御部が応答することにより行われ、また、マ
イコンと、メモリと、ＩＯ制御部の動作を決定するシス
テムクロックに基づいて行われる。
【０００４】図１３は一例として、日本電気株式会社の
Ｖシリーズマイコンにおいてマイコンがメモリからデー
タを取り出すメモリリードサイクルのタイミングチャー
トを示す。このリードサイクルの始まりであるクロック
の期間Ｔ１において、マイコンから読み出し時に必要な
アドレスがアドレスバス上に設定され、また、バスの状
態を規定する信号がバス制御バス上に設定される。
Ｖシリーズマイコンにおいてマイコンがメモリからデー
タを取り出すメモリリードサイクルのタイミングチャー
トを示す。このリードサイクルの始まりであるクロック
の期間Ｔ１において、マイコンから読み出し時に必要な
アドレスがアドレスバス上に設定され、また、バスの状
態を規定する信号がバス制御バス上に設定される。
【０００５】そして、次の期間Ｔ２においてマイコンに
対して、メモリの読み出しタイミングが間に合う場合に
はレディＯＫが通知され、次の期間Ｔ３においてマイコ
ンがデータを取り込む。他方、期間Ｔ２においてメモリ
の読み出しタイミングが間に合わない場合にはマイコン
に対してレディＮＧが通知され、レディＯＫが通知され
るまで期間ＴＷが期間Ｔ３、Ｔ４の間に追加され、この
期間ＴＷにより、制御信号を一定状態に保持してメモリ
やＩＯ制御部とのデータのやり取りを確実にしている。
なお、メモリのライトサイクルや、ＩＯリードサイクル
やＩＯライトサイクルも同様である。
対して、メモリの読み出しタイミングが間に合う場合に
はレディＯＫが通知され、次の期間Ｔ３においてマイコ
ンがデータを取り込む。他方、期間Ｔ２においてメモリ
の読み出しタイミングが間に合わない場合にはマイコン
に対してレディＮＧが通知され、レディＯＫが通知され
るまで期間ＴＷが期間Ｔ３、Ｔ４の間に追加され、この
期間ＴＷにより、制御信号を一定状態に保持してメモリ
やＩＯ制御部とのデータのやり取りを確実にしている。
なお、メモリのライトサイクルや、ＩＯリードサイクル
やＩＯライトサイクルも同様である。
【０００６】ここで、上記期間ＴＷの回数は予め、メモ
リやＩＯ制御部のデバイスに対してアクセスするために
必要な時間に基づいて決定され、また、動作クロックの
周波数にも依存している。また、省電力化や動作電源の
低電圧化を目的として、２種類以上の周波数の動作クロ
ックで選択的に動作するシステムが知られているが、こ
のようなシステムにおいては、上記期間ＴＷの回数は、
動作クロックの最大周波数に基づいた固定値に設定され
ている。
リやＩＯ制御部のデバイスに対してアクセスするために
必要な時間に基づいて決定され、また、動作クロックの
周波数にも依存している。また、省電力化や動作電源の
低電圧化を目的として、２種類以上の周波数の動作クロ
ックで選択的に動作するシステムが知られているが、こ
のようなシステムにおいては、上記期間ＴＷの回数は、
動作クロックの最大周波数に基づいた固定値に設定され
ている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の情報処理装置では、データのやり取りを確実にする
ために追加される期間ＴＷの回数が最大周波数に基づい
た固定値に設定されているので、低い方の周波数の動作
クロックに切換えた場合に処理時間を短縮することがで
きないという問題点がある。
来の情報処理装置では、データのやり取りを確実にする
ために追加される期間ＴＷの回数が最大周波数に基づい
た固定値に設定されているので、低い方の周波数の動作
クロックに切換えた場合に処理時間を短縮することがで
きないという問題点がある。
【０００８】なお、標準の動作クロック周波数を予め最
大周波数より低く設定し、動作ブロック周波数をこの最
大周波数に切り換えるように構成した場合、やはり期間
ＴＷの回数が最大周波数に基づいた固定値に設定される
ので、標準の動作クロック周波数の選択時には不要な期
間ＴＷが発生し、したがって、不要な期間ＴＷの分だけ
標準時の処理速度が低下するという問題点がある。ま
た、クロックの周波数を低くする目的が消費電力を減少
することにある場合、不要な期間ＴＷ分だけメモリやＩ
Ｏ制御部に対してアクセスする時間が長くなるので、消
費電力を最大限に減少することができないという問題点
がある。
大周波数より低く設定し、動作ブロック周波数をこの最
大周波数に切り換えるように構成した場合、やはり期間
ＴＷの回数が最大周波数に基づいた固定値に設定される
ので、標準の動作クロック周波数の選択時には不要な期
間ＴＷが発生し、したがって、不要な期間ＴＷの分だけ
標準時の処理速度が低下するという問題点がある。ま
た、クロックの周波数を低くする目的が消費電力を減少
することにある場合、不要な期間ＴＷ分だけメモリやＩ
Ｏ制御部に対してアクセスする時間が長くなるので、消
費電力を最大限に減少することができないという問題点
がある。
【０００９】本発明は上記従来の問題点に鑑み、２種類
以上の周波数のクロックで選択的に動作する場合に処理
速度を向上することができ、また、消費電力を最大限に
減少することができる情報処理装置を提供することを目
的とする。
以上の周波数のクロックで選択的に動作する場合に処理
速度を向上することができ、また、消費電力を最大限に
減少することができる情報処理装置を提供することを目
的とする。
【００１０】
【課題を解決するための手段】本発明は上記目的を達成
するために、少なくとも情報処理部と、記憶部と、入出
力制御部とを有し、前記情報処理部と、記憶部と、入出
力制御部との間で２種類以上の周波数の動作クロックの
１つに基づいてデータを転送する情報処理装置におい
て、前記動作クロックを切り換えるクロック切換え手段
と、前記クロック切換え手段により動作クロックが切り
替えられた場合に、データ転送開始時に要するクロック
数を可変に制御する制御手段とを有することを特徴とす
る。
するために、少なくとも情報処理部と、記憶部と、入出
力制御部とを有し、前記情報処理部と、記憶部と、入出
力制御部との間で２種類以上の周波数の動作クロックの
１つに基づいてデータを転送する情報処理装置におい
て、前記動作クロックを切り換えるクロック切換え手段
と、前記クロック切換え手段により動作クロックが切り
替えられた場合に、データ転送開始時に要するクロック
数を可変に制御する制御手段とを有することを特徴とす
る。
【００１１】
【作用】本発明は上記構成により、周波数が異なる動作
クロックに切り替えられた場合にデータ転送開始時に要
するクロック数が変化するので、低い方の周波数の動作
クロックに切換えた場合に処理時間を短縮することがで
き、また、消費電力を最大限に減少することができる。
クロックに切り替えられた場合にデータ転送開始時に要
するクロック数が変化するので、低い方の周波数の動作
クロックに切換えた場合に処理時間を短縮することがで
き、また、消費電力を最大限に減少することができる。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、本発明に係る情報処理装置の一実施例の
概略構成を示すブロック図、図２は、図１に示す情報処
理装置における処理シーケンスを説明するためのフロー
チャートである。
する。図１は、本発明に係る情報処理装置の一実施例の
概略構成を示すブロック図、図２は、図１に示す情報処
理装置における処理シーケンスを説明するためのフロー
チャートである。
【００１３】この実施例では一例として、２種類の周波
数のクロックＣＫ１、ＣＫ２で選択的に動作するように
構成され、このクロックＣＫ１、ＣＫ２は、動作クロッ
ク切換え用の外部スイッチ（ＳＷ）１により選択され
る。この外部ＳＷ１の切換え情報は、動作クロック４が
システムの起動前に設定されるようにラッチ２によりシ
ステムのリセット信号でラッチされ、クロック切換え信
号５としてクロック切換え器３と、データのやり取りを
確実にするために追加される期間ＴＷを制御するＴＷ制
御部６とに印加される。クロック切換え器３は、このク
ロック切換え信号５によりクロックＣＫ１、ＣＫ２から
選択した動作クロック４をＣＰＵ１０とＴＷ制御部６に
出力する。
数のクロックＣＫ１、ＣＫ２で選択的に動作するように
構成され、このクロックＣＫ１、ＣＫ２は、動作クロッ
ク切換え用の外部スイッチ（ＳＷ）１により選択され
る。この外部ＳＷ１の切換え情報は、動作クロック４が
システムの起動前に設定されるようにラッチ２によりシ
ステムのリセット信号でラッチされ、クロック切換え信
号５としてクロック切換え器３と、データのやり取りを
確実にするために追加される期間ＴＷを制御するＴＷ制
御部６とに印加される。クロック切換え器３は、このク
ロック切換え信号５によりクロックＣＫ１、ＣＫ２から
選択した動作クロック４をＣＰＵ１０とＴＷ制御部６に
出力する。
【００１４】ＴＷ制御部６には予め、クロックＣＫ１、
ＣＫ２に応じてデータ転送開始時に要する期間ＴＷのデ
ータが設定され、ＴＷ制御部６のＴＷ制御作成部６ａ
は、この動作クロック４とクロック切換え信号５に基づ
いて期間ＴＷを選択し、この期間ＴＷに基づいたレディ
信号をＣＰＵ１０に出力する。
ＣＫ２に応じてデータ転送開始時に要する期間ＴＷのデ
ータが設定され、ＴＷ制御部６のＴＷ制御作成部６ａ
は、この動作クロック４とクロック切換え信号５に基づ
いて期間ＴＷを選択し、この期間ＴＷに基づいたレディ
信号をＣＰＵ１０に出力する。
【００１５】アドレスバス４１と、データバス４２と、
バス制御バス４３にはＣＰＵ１０と、ＴＷ制御部６と、
メモリ２０と、ＩＯ制御部３０が接続されている。メモ
リ２０は一例として、メモリ制御部２１と、ダイナミッ
クＲＡＭ（ＤＲＡＭ）２２と、スタティックＲＡＭ（Ｓ
ＲＡＭ）２３と、ＲＯＭ２４とを有し、メモリ制御部２
１がバス制御バス４３に接続され、ＤＲＡＭ２２と、Ｓ
ＲＡＭ２３と、ＲＯＭ２４がアドレスバス４１とデータ
バス４２に接続されている。メモリ制御部２１は、バス
制御バス９上の制御信号に基づいて、アドレスとＲＡＳ
（ロウアドレスストローブ）信号とＣＡＳ（コラムアド
レスストローブ）信号等によりＤＲＡＭ２２の読み出し
と書き込みを制御し、また、ＳＲＡＭ２３とＲＯＭ２４
の読み出しと書き込みを各制御信号により制御する。Ｉ
Ｏ制御部３０は、例えばプリンタや、ＦＤＤやＨＤＤ等
の装置との間でデータを入出力するための制御を行う。
バス制御バス４３にはＣＰＵ１０と、ＴＷ制御部６と、
メモリ２０と、ＩＯ制御部３０が接続されている。メモ
リ２０は一例として、メモリ制御部２１と、ダイナミッ
クＲＡＭ（ＤＲＡＭ）２２と、スタティックＲＡＭ（Ｓ
ＲＡＭ）２３と、ＲＯＭ２４とを有し、メモリ制御部２
１がバス制御バス４３に接続され、ＤＲＡＭ２２と、Ｓ
ＲＡＭ２３と、ＲＯＭ２４がアドレスバス４１とデータ
バス４２に接続されている。メモリ制御部２１は、バス
制御バス９上の制御信号に基づいて、アドレスとＲＡＳ
（ロウアドレスストローブ）信号とＣＡＳ（コラムアド
レスストローブ）信号等によりＤＲＡＭ２２の読み出し
と書き込みを制御し、また、ＳＲＡＭ２３とＲＯＭ２４
の読み出しと書き込みを各制御信号により制御する。Ｉ
Ｏ制御部３０は、例えばプリンタや、ＦＤＤやＨＤＤ等
の装置との間でデータを入出力するための制御を行う。
【００１６】図２は、外部ＳＷ１によりクロックＣＫ
１、ＣＫ２が切換えられた場合の動作を示す。まずシス
テムが動作中でない場合、リセット解除状態でない場合
または電源がオンでない場合には（ステップＳ１）には
それぞれシステムが起動され、リセットが解除され、ま
たは電源が投入された後（ステップＳ２）、動作クロッ
ク４が決定され、また、ＴＷ制御部６により期間ＴＷが
設定される（ステップＳ４）。他方、システムが動作中
の場合、リセット解除状態の場合および電源がオンの場
合には（ステップＳ１）にはリセットされた後（ステッ
プＳ３）、動作クロック４が決定され、また、ＴＷ制御
部６により期間ＴＷが設定される（ステップＳ４）。
１、ＣＫ２が切換えられた場合の動作を示す。まずシス
テムが動作中でない場合、リセット解除状態でない場合
または電源がオンでない場合には（ステップＳ１）には
それぞれシステムが起動され、リセットが解除され、ま
たは電源が投入された後（ステップＳ２）、動作クロッ
ク４が決定され、また、ＴＷ制御部６により期間ＴＷが
設定される（ステップＳ４）。他方、システムが動作中
の場合、リセット解除状態の場合および電源がオンの場
合には（ステップＳ１）にはリセットされた後（ステッ
プＳ３）、動作クロック４が決定され、また、ＴＷ制御
部６により期間ＴＷが設定される（ステップＳ４）。
【００１７】そして、リセットが解除されてシステムが
起動されると（ステップＳ５）、ＴＷ制御部６のＴＷ制
御作成部６ａは、制御バス４３上において指定されてい
るメモリ２１やＩＯ制御部３０のアクセス状態を基にし
てレディ信号をＣＰＵ１１に送出し、ＣＰＵ１０は、上
記期間ＴＷの回数に基づいてメモリ２０やＩＯ制御部３
０に対してアクセスを行う。なお、ステップＳ３におい
てシステムがリセットされない場合には、クロックＣＫ
１、ＣＫ２が切換えられない（ステップＳ７）。
起動されると（ステップＳ５）、ＴＷ制御部６のＴＷ制
御作成部６ａは、制御バス４３上において指定されてい
るメモリ２１やＩＯ制御部３０のアクセス状態を基にし
てレディ信号をＣＰＵ１１に送出し、ＣＰＵ１０は、上
記期間ＴＷの回数に基づいてメモリ２０やＩＯ制御部３
０に対してアクセスを行う。なお、ステップＳ３におい
てシステムがリセットされない場合には、クロックＣＫ
１、ＣＫ２が切換えられない（ステップＳ７）。
【００１８】したがって、上記実施例によれば、動作ク
ロックの周波数に応じて期間ＴＷの回数が切り替えられ
るので、低い方の周波数の動作クロックに切換えた場合
に処理時間を短縮することができ、また、消費電力を最
大限に減少することができる。
ロックの周波数に応じて期間ＴＷの回数が切り替えられ
るので、低い方の周波数の動作クロックに切換えた場合
に処理時間を短縮することができ、また、消費電力を最
大限に減少することができる。
【００１９】図３は、第２の実施例の概略構成を示すブ
ロック図、図４は、第２の実施例における処理シーケン
スを説明するためのフローチャートである。上記第１の
実施例では、クロックＣＫ１、ＣＫ２をハードウエア
（ＴＷ制御部６）で切り替えているが、この第２の実施
例では、装置が動作を停止している時に動作クロックＣ
Ｋ１、ＣＫ２をＣＰＵ１０のソフトウエアで切換えて動
作を開始するように構成されている。
ロック図、図４は、第２の実施例における処理シーケン
スを説明するためのフローチャートである。上記第１の
実施例では、クロックＣＫ１、ＣＫ２をハードウエア
（ＴＷ制御部６）で切り替えているが、この第２の実施
例では、装置が動作を停止している時に動作クロックＣ
Ｋ１、ＣＫ２をＣＰＵ１０のソフトウエアで切換えて動
作を開始するように構成されている。
【００２０】すなわち、図３および図４において、ステ
ップＳ１１〜Ｓ１５に示すシステムの起動後、ステップ
Ｓ１８に示すシステムの各処理を開始する前に、ＣＰＵ
１１が動作クロック４の状態を読み込み（ステップＳ１
６）、この状態に対応した期間ＴＷを設定するためのデ
ータをＴＷ制御部６０のＴＷ制御レジスタ６２に書き込
む（ステップＳ１７）。この場合、システムのリセット
時におけるＴＷ制御レジスタ６２の値は、動作クロック
４に対応した期間ＴＷが動作クロック４の供給直後には
確定していないので、システムの誤動作を防止するため
に、システム内で考えられる最大値に設定される。
ップＳ１１〜Ｓ１５に示すシステムの起動後、ステップ
Ｓ１８に示すシステムの各処理を開始する前に、ＣＰＵ
１１が動作クロック４の状態を読み込み（ステップＳ１
６）、この状態に対応した期間ＴＷを設定するためのデ
ータをＴＷ制御部６０のＴＷ制御レジスタ６２に書き込
む（ステップＳ１７）。この場合、システムのリセット
時におけるＴＷ制御レジスタ６２の値は、動作クロック
４に対応した期間ＴＷが動作クロック４の供給直後には
確定していないので、システムの誤動作を防止するため
に、システム内で考えられる最大値に設定される。
【００２１】なお、ステップＳ１１〜Ｓ１３、Ｓ１９に
示す動作は、図２のステップＳ１〜Ｓ３、Ｓ７に示す動
作と同一であり、したがって、ステップＳ１３において
システムがリセットされない場合にはクロックＣＫ１、
ＣＫ２が切換えられない（ステップＳ１９）。また、ス
テップＳ１８と図２のステップＳ６に示す動作は同一で
ある。
示す動作は、図２のステップＳ１〜Ｓ３、Ｓ７に示す動
作と同一であり、したがって、ステップＳ１３において
システムがリセットされない場合にはクロックＣＫ１、
ＣＫ２が切換えられない（ステップＳ１９）。また、ス
テップＳ１８と図２のステップＳ６に示す動作は同一で
ある。
【００２２】図５は、第３の実施例の概略構成を示すブ
ロック図、図６は、第３の実施例における処理シーケン
スを説明するためのフローチャート、図７は、図５のス
イッチ切換え検出部の詳細な構成を示すブロック図、図
８は、図５のクロック切換え器の詳細な構成を示すブロ
ック図、図９は、図８のクロック切換え器における主要
信号を示すタイミングチャートである。この第３の実施
例では、第２の実施例と同様に、装置が動作を停止して
いる時に動作クロックＣＫ１、ＣＫ２をＣＰＵ１０のソ
フトウエアで切換えて動作を開始するとともに、装置が
動作中の場合にも動作クロックをＣＫ１、ＣＫ２をＣＰ
Ｕ１０のソフトウエアで切換えるように構成されてい
る。
ロック図、図６は、第３の実施例における処理シーケン
スを説明するためのフローチャート、図７は、図５のス
イッチ切換え検出部の詳細な構成を示すブロック図、図
８は、図５のクロック切換え器の詳細な構成を示すブロ
ック図、図９は、図８のクロック切換え器における主要
信号を示すタイミングチャートである。この第３の実施
例では、第２の実施例と同様に、装置が動作を停止して
いる時に動作クロックＣＫ１、ＣＫ２をＣＰＵ１０のソ
フトウエアで切換えて動作を開始するとともに、装置が
動作中の場合にも動作クロックをＣＫ１、ＣＫ２をＣＰ
Ｕ１０のソフトウエアで切換えるように構成されてい
る。
【００２３】すなわち、図６においてステップＳ１１〜
１８に示す動作は、第２の実施例と同一である。そし
て、ステップＳ１３においてシステムがリセットされな
い状態では、システム内の例えばＩＯ制御部３０からの
クロック切換え信号５の制御信号７とリセット信号の論
理和信号（ＯＲゲート９）をラッチ２のゲート信号とし
て印加することにより、制御信号７が発生した場合にも
同様に外部ＳＷ１の切換え情報がラッチされる。
１８に示す動作は、第２の実施例と同一である。そし
て、ステップＳ１３においてシステムがリセットされな
い状態では、システム内の例えばＩＯ制御部３０からの
クロック切換え信号５の制御信号７とリセット信号の論
理和信号（ＯＲゲート９）をラッチ２のゲート信号とし
て印加することにより、制御信号７が発生した場合にも
同様に外部ＳＷ１の切換え情報がラッチされる。
【００２４】そして、図７に詳しく示すようなスイッチ
切換え検出部８を制御信号７でリセットし、このスイッ
チ切換え検出部８により外部ＳＷ１の切換え情報を検出
してＣＰＵ１０に割込みをかけ（ステップＳ２０）、Ｃ
ＰＵ１０はまず、この割込みにより、ＴＷ制御レジスタ
６２に対して期間ＴＷが最大となるデータを設定する
（ステップＳ２１）。そして、ＩＯ制御部３０からのク
ロック切換え信号５の制御信号７により外部ＳＷ１の切
換え情報がラッチされて動作クロック４が選択される
（ステップＳ２２）。ここで、制御信号７は、クロック
切換え信号５を取り込む時のみ有効になる論理状態にし
なければならず、例えばハイレベルで有効な場合にはハ
イレベルを発行した後すぐにロウレベルに切り替えられ
る。
切換え検出部８を制御信号７でリセットし、このスイッ
チ切換え検出部８により外部ＳＷ１の切換え情報を検出
してＣＰＵ１０に割込みをかけ（ステップＳ２０）、Ｃ
ＰＵ１０はまず、この割込みにより、ＴＷ制御レジスタ
６２に対して期間ＴＷが最大となるデータを設定する
（ステップＳ２１）。そして、ＩＯ制御部３０からのク
ロック切換え信号５の制御信号７により外部ＳＷ１の切
換え情報がラッチされて動作クロック４が選択される
（ステップＳ２２）。ここで、制御信号７は、クロック
切換え信号５を取り込む時のみ有効になる論理状態にし
なければならず、例えばハイレベルで有効な場合にはハ
イレベルを発行した後すぐにロウレベルに切り替えられ
る。
【００２５】ついで、ステップＳ１６、Ｓ１７の場合と
同様に、ＣＰＵ１０は動作クロック４の状態を読み込み
（ステップＳ２３）、この状態に対応した期間ＴＷを設
定するためのデータをＴＷ制御部６０のＴＷ制御レジス
タ６２に書き込み（ステップＳ２４）、この割りこみ処
理を終了して通常処理に戻る（ステップＳ２５）。
同様に、ＣＰＵ１０は動作クロック４の状態を読み込み
（ステップＳ２３）、この状態に対応した期間ＴＷを設
定するためのデータをＴＷ制御部６０のＴＷ制御レジス
タ６２に書き込み（ステップＳ２４）、この割りこみ処
理を終了して通常処理に戻る（ステップＳ２５）。
【００２６】ここで、スイッチ切換え検出部８は、図７
に示すように外部スイッチ１のチャタリングを防止する
ためのＲＣ回路と、Ｄラッチと、ＳＲフリップフロップ
等の簡単な論理回路で構成することができるが、この実
施例では動作中にクロックＣＫ１、ＣＫ２が切換え時に
重畳してハザードが発生する可能性がある。そこで、こ
の実施例のクロック切換え器３ａでは、図８および図９
に示すようにＤラッチ３１により、動作クロック４（Ｃ
Ｋ０）の立ち下がりでクロック切換え信号５をラッチ
し、クロックＣＫ１側ではＤラッチ３１のＱ出力Ｑ１
と、Ｄラッチ３２、３３の出力Ｑ２と、Ｅ−ＯＲゲート
３４とによりゲート信号（／Ｅ１）（なお、「／」は都
合上、反転信号を意味する。）を生成し、このゲート信
号（／Ｅ１）とＡＮＤゲート３５により切換え時のクロ
ックＣＫ１を遮断している。
に示すように外部スイッチ１のチャタリングを防止する
ためのＲＣ回路と、Ｄラッチと、ＳＲフリップフロップ
等の簡単な論理回路で構成することができるが、この実
施例では動作中にクロックＣＫ１、ＣＫ２が切換え時に
重畳してハザードが発生する可能性がある。そこで、こ
の実施例のクロック切換え器３ａでは、図８および図９
に示すようにＤラッチ３１により、動作クロック４（Ｃ
Ｋ０）の立ち下がりでクロック切換え信号５をラッチ
し、クロックＣＫ１側ではＤラッチ３１のＱ出力Ｑ１
と、Ｄラッチ３２、３３の出力Ｑ２と、Ｅ−ＯＲゲート
３４とによりゲート信号（／Ｅ１）（なお、「／」は都
合上、反転信号を意味する。）を生成し、このゲート信
号（／Ｅ１）とＡＮＤゲート３５により切換え時のクロ
ックＣＫ１を遮断している。
【００２７】また、クロックＣＫ２側ではＤラッチ３１
の（／Ｑ）出力（／Ｑ１）と、Ｄラッチ３６、３７の出
力Ｑ３と、Ｅ−ＯＲゲート３８とによりゲート信号（／
Ｅ２）を生成し、このゲート信号（／Ｅ２）とＡＮＤゲ
ート３９とにより切換え時のクロックＣＫ２を遮断して
いる。したがって、図９に示すようにＡＮＤゲート３
５、３９の各出力Ａ１、Ａ２が切換え時に重畳しなくな
り、ハザードを防止することができる。
の（／Ｑ）出力（／Ｑ１）と、Ｄラッチ３６、３７の出
力Ｑ３と、Ｅ−ＯＲゲート３８とによりゲート信号（／
Ｅ２）を生成し、このゲート信号（／Ｅ２）とＡＮＤゲ
ート３９とにより切換え時のクロックＣＫ２を遮断して
いる。したがって、図９に示すようにＡＮＤゲート３
５、３９の各出力Ａ１、Ａ２が切換え時に重畳しなくな
り、ハザードを防止することができる。
【００２８】つぎに、第４の実施例を説明する。図１０
は、第４の実施例の概略構成を示すブロック図、図１１
は、第４の実施例における処理シーケンスを説明するた
めのフローチャートである。この第４の実施例では、第
３の実施例の機能に加えて、処理内容によって動作クロ
ックを切り換える必要が発生した場合に、内部動作によ
り切り換えるように構成されている。
は、第４の実施例の概略構成を示すブロック図、図１１
は、第４の実施例における処理シーケンスを説明するた
めのフローチャートである。この第４の実施例では、第
３の実施例の機能に加えて、処理内容によって動作クロ
ックを切り換える必要が発生した場合に、内部動作によ
り切り換えるように構成されている。
【００２９】すなわち、図１０に示す回路構成では、図
６に示す第３の実施例に対して、クロック切換え信号選
択部１４においてＩＯ制御部３０からのクロック優先信
号１２により、外部スイッチ１によるクロック切換え信
号１３またはＩＯ制御部３０からのＣＰＵ（マイコン）
１０のクロック切換え信号１１が選択され、この選択さ
れたクロック切換え信号５が選択信号としてクロック切
換え器３ａに印加される。
６に示す第３の実施例に対して、クロック切換え信号選
択部１４においてＩＯ制御部３０からのクロック優先信
号１２により、外部スイッチ１によるクロック切換え信
号１３またはＩＯ制御部３０からのＣＰＵ（マイコン）
１０のクロック切換え信号１１が選択され、この選択さ
れたクロック切換え信号５が選択信号としてクロック切
換え器３ａに印加される。
【００３０】また、図１１においてステップＳ１１〜Ｓ
２５に示す動作は、図７に示す第３の実施例と同一であ
り、ステップＳ３１〜Ｓ３９に示す処理がステップＳ１
８に示す動作中の処理として追加されている。すなわ
ち、ステップＳ３１では動作中にソフトウエアに基づい
て動作クロック４を切り替えるか否かを判別し、切り換
える場合にステップＳ３２以下に進む。
２５に示す動作は、図７に示す第３の実施例と同一であ
り、ステップＳ３１〜Ｓ３９に示す処理がステップＳ１
８に示す動作中の処理として追加されている。すなわ
ち、ステップＳ３１では動作中にソフトウエアに基づい
て動作クロック４を切り替えるか否かを判別し、切り換
える場合にステップＳ３２以下に進む。
【００３１】まず、ＣＰＵ１１は、期間ＴＷを最大にす
るデータをＴＷ制御レジスタ６２に書き込み（ステップ
Ｓ３２）、クロック切換え信号１１を設定し（ステップ
Ｓ３３）、ついでこのクロック切換え信号１１を優先す
るクロック優先信号１２を設定する（ステップＳ３
３）。そして、動作クロック４の状態を読み込み、この
状態に対応した期間ＴＷを設定するためのデータをＴＷ
制御部６０のＴＷ制御レジスタ６２に書き込み（ステッ
プＳ３５）、この新しい動作クロック４に基づいて通常
処理を行う（ステップＳ３６）。
るデータをＴＷ制御レジスタ６２に書き込み（ステップ
Ｓ３２）、クロック切換え信号１１を設定し（ステップ
Ｓ３３）、ついでこのクロック切換え信号１１を優先す
るクロック優先信号１２を設定する（ステップＳ３
３）。そして、動作クロック４の状態を読み込み、この
状態に対応した期間ＴＷを設定するためのデータをＴＷ
制御部６０のＴＷ制御レジスタ６２に書き込み（ステッ
プＳ３５）、この新しい動作クロック４に基づいて通常
処理を行う（ステップＳ３６）。
【００３２】ついで、通常処理中のソフトウエアに基づ
いて外部スイッチ１によるクロック切換え信号１３を優
先するか否かを判別し（ステップ３７）、クロック切換
え信号１３を優先する場合に期間ＴＷを最大にするデー
タをＴＷ制御レジスタ６２に書き込み（ステップＳ３
８）、クロック切換え信号１３を設定する（ステップＳ
３９）。そして、ステップＳ１６に戻って動作クロック
４の状態を読み込み、この状態に対応した期間ＴＷを設
定するためのデータをＴＷ制御部６０のＴＷ制御レジス
タ６２に書き込み（ステップＳ１８）、この新しい動作
クロック４に基づいて通常処理を行う（ステップＳ３
６）。
いて外部スイッチ１によるクロック切換え信号１３を優
先するか否かを判別し（ステップ３７）、クロック切換
え信号１３を優先する場合に期間ＴＷを最大にするデー
タをＴＷ制御レジスタ６２に書き込み（ステップＳ３
８）、クロック切換え信号１３を設定する（ステップＳ
３９）。そして、ステップＳ１６に戻って動作クロック
４の状態を読み込み、この状態に対応した期間ＴＷを設
定するためのデータをＴＷ制御部６０のＴＷ制御レジス
タ６２に書き込み（ステップＳ１８）、この新しい動作
クロック４に基づいて通常処理を行う（ステップＳ３
６）。
【００３３】すなわち、この第４の実施例では、ＣＰＵ
１１がクロック切換え信号１１を出力した後、この信号
１１を優先するクロック優先信号１２を発行することに
より信号１１を優先している。なお、この信号１１、１
２の発行タイミングは逆でもよいが、クロック４の切換
え動作が２回発生する可能性もあるので、図１１に示す
順番が望ましい。
１１がクロック切換え信号１１を出力した後、この信号
１１を優先するクロック優先信号１２を発行することに
より信号１１を優先している。なお、この信号１１、１
２の発行タイミングは逆でもよいが、クロック４の切換
え動作が２回発生する可能性もあるので、図１１に示す
順番が望ましい。
【００３４】図１２は、第４の実施例の変形例を示し、
処理内容によって動作クロックを切り換える必要が発生
した場合に、内部動作のみにより切り換えるように構成
され、外部スイッチ１により切り換える構成が除去され
ている。なお、この処理シーケンスの図面は省略されて
いるが、図１１において外部スイッチ１１により切り換
える動作とクロック優先信号１２の発行動作を除去する
ことにより実現することができる。
処理内容によって動作クロックを切り換える必要が発生
した場合に、内部動作のみにより切り換えるように構成
され、外部スイッチ１により切り換える構成が除去され
ている。なお、この処理シーケンスの図面は省略されて
いるが、図１１において外部スイッチ１１により切り換
える動作とクロック優先信号１２の発行動作を除去する
ことにより実現することができる。
【００３５】
【発明の効果】以上説明したように、本発明は、少なく
とも情報処理部と、記憶部と、入出力制御部とを有し、
前記情報処理部と、記憶部と、入出力制御部との間で２
種類以上の周波数の動作クロックの１つに基づいてデー
タを転送する情報処理装置において、前記動作クロック
を切り換えるクロック切換え手段と、前記クロック切換
え手段により動作クロックが切り替えられた場合に、デ
ータ転送開始時に要するクロック数を可変に制御する制
御手段とを有するので、低い方の周波数の動作クロック
に切換えた場合に処理時間を短縮することができ、ま
た、消費電力を最大限に減少することができる。
とも情報処理部と、記憶部と、入出力制御部とを有し、
前記情報処理部と、記憶部と、入出力制御部との間で２
種類以上の周波数の動作クロックの１つに基づいてデー
タを転送する情報処理装置において、前記動作クロック
を切り換えるクロック切換え手段と、前記クロック切換
え手段により動作クロックが切り替えられた場合に、デ
ータ転送開始時に要するクロック数を可変に制御する制
御手段とを有するので、低い方の周波数の動作クロック
に切換えた場合に処理時間を短縮することができ、ま
た、消費電力を最大限に減少することができる。
【図１】本発明に係る情報処理装置の一実施例の概略構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１に示す情報処理装置における処理シーケン
スを説明するためのフローチャートである。
スを説明するためのフローチャートである。
【図３】第２の実施例の概略構成を示すブロック図であ
る。
る。
【図４】第２の実施例における処理シーケンスを説明す
るためのフローチャートである。
るためのフローチャートである。
【図５】第３の実施例の概略構成を示すブロック図であ
る。
る。
【図６】第３の実施例における処理シーケンスを説明す
るためのフローチャートである。
るためのフローチャートである。
【図７】図５のスイッチ切換え検出部の詳細な構成を示
すブロック図である。
すブロック図である。
【図８】図５のクロック切換え器の詳細な構成を示すブ
ロック図である。
ロック図である。
【図９】図８のクロック切換え器における主要信号を示
すタイミングチャートである。
すタイミングチャートである。
【図１０】第４の実施例の概略構成を示すブロック図で
ある。
ある。
【図１１】第４の実施例における処理シーケンスを説明
するためのフローチャートである。
するためのフローチャートである。
【図１２】第４の実施例の変形例を示すブロック図であ
る。
る。
【図１３】従来の情報処理装置における処理シーケンス
を説明するためのタイミングチャートである。
を説明するためのタイミングチャートである。
１ 外部スイッチ ２ ラッチ ３，３ａ クロック切換え器 ６，６０ ＴＷ制御部 ８ スイッチ切換え検出部 １０ ＣＰＵ １４ クロック切換え信号選択部 ２０ メモリ ３０ ＩＯ制御部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年２月２３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】図１４は一例として、日本電気株式会社の
Ｖシリーズマイコンにおいてマイコンがメモリからデー
タを取り出すメモリリードサイクルのタイミングチャー
トを示す。このリードサイクルの始まりであるクロック
の期間Ｔ１において、マイコンから読み出し時に必要な
アドレスがアドレスバス上に設定され、また、バスの状
態を規定する信号がバス制御バス上に設定される。
Ｖシリーズマイコンにおいてマイコンがメモリからデー
タを取り出すメモリリードサイクルのタイミングチャー
トを示す。このリードサイクルの始まりであるクロック
の期間Ｔ１において、マイコンから読み出し時に必要な
アドレスがアドレスバス上に設定され、また、バスの状
態を規定する信号がバス制御バス上に設定される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】つぎに、第４の実施例を説明する。図１０
は、第４の実施例の概略構成を示すブロック図、図１１
および図１２は、第４の実施例における処理シーケンス
を説明するためのフローチャートである。この第４の実
施例では、第３の実施例の機能に加えて、処理内容によ
って動作クロックを切り換える必要が発生した場合に、
内部動作により切り換えるように構成されている。
は、第４の実施例の概略構成を示すブロック図、図１１
および図１２は、第４の実施例における処理シーケンス
を説明するためのフローチャートである。この第４の実
施例では、第３の実施例の機能に加えて、処理内容によ
って動作クロックを切り換える必要が発生した場合に、
内部動作により切り換えるように構成されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】また、図１１においてステップＳ１１〜Ｓ
２５に示す動作は、図７に示す第３の実施例と同一であ
り、図１２においてステップＳ３１〜Ｓ３９に示す処理
がステップＳ１８に示す動作中の処理として追加されて
いる。すなわち、ステップＳ３１では動作中にソフトウ
エアに基づいて動作クロック４を切り替えるか否かを判
別し、切り換える場合にステップＳ３２以下に進む。
２５に示す動作は、図７に示す第３の実施例と同一であ
り、図１２においてステップＳ３１〜Ｓ３９に示す処理
がステップＳ１８に示す動作中の処理として追加されて
いる。すなわち、ステップＳ３１では動作中にソフトウ
エアに基づいて動作クロック４を切り替えるか否かを判
別し、切り換える場合にステップＳ３２以下に進む。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】図１３は、第４の実施例の変形例を示し、
処理内容によって動作クロックを切り換える必要が発生
した場合に、内部動作のみにより切り換えるように構成
され、外部スイッチ１により切り換える構成が除去され
ている。なお、この処理シーケンスの図面は省略されて
いるが、図１１において外部スイッチ１１により切り換
える動作とクロック優先信号１２の発行動作を除去する
ことにより実現することができる。
処理内容によって動作クロックを切り換える必要が発生
した場合に、内部動作のみにより切り換えるように構成
され、外部スイッチ１により切り換える構成が除去され
ている。なお、この処理シーケンスの図面は省略されて
いるが、図１１において外部スイッチ１１により切り換
える動作とクロック優先信号１２の発行動作を除去する
ことにより実現することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明に係る情報処理装置の一実施例の概略構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１に示す情報処理装置における処理シーケン
スを説明するためのフローチャートである。
スを説明するためのフローチャートである。
【図３】第２の実施例の概略構成を示すブロック図であ
る。
る。
【図４】第２の実施例における処理シーケンスを説明す
るためのフローチャートである。
るためのフローチャートである。
【図５】第３の実施例の概略構成を示すブロック図であ
る。
る。
【図６】第３の実施例における処理シーケンスを説明す
るためのフローチャートである。
るためのフローチャートである。
【図７】図５のスイッチ切換え検出部の詳細な構成を示
すブロック図である。
すブロック図である。
【図８】図５のクロック切換え器の詳細な構成を示すブ
ロック図である。
ロック図である。
【図９】図８のクロック切換え器における主要信号を示
すタイミングチャートである。
すタイミングチャートである。
【図１０】第４の実施例の概略構成を示すブロック図で
ある。
ある。
【図１１】第４の実施例における処理シーケンスを説明
するためのフローチャートである。
するためのフローチャートである。
【図１２】第４の実施例における処理シーケンスを説明
するためのフローチャートである。
するためのフローチャートである。
【図１３】第４の実施例の変形例を示すブロック図であ
る。
る。
【図１４】従来の情報処理装置における処理シーケンス
を説明するためのタイミングチャートである。
を説明するためのタイミングチャートである。
【符号の説明】 １ 外部スイッチ ２ ラッチ ３，３ａ クロック切換え器 ６，６０ ＴＷ制御部 ８ スイッチ切換え検出部 １０ ＣＰＵ １４ クロック切換え信号選択部 ２０ メモリ ３０ ＩＯ制御部
Claims (1)
- 【請求項１】 少なくとも情報処理部と、記憶部と、入
出力制御部とを有し、前記情報処理部と、記憶部と、入
出力制御部との間で２種類以上の周波数の動作クロック
の１つに基づいてデータを転送する情報処理装置におい
て、 前記動作クロックを切り換えるクロック切換え手段と、 前記クロック切換え手段により動作クロックが切り替え
られた場合に、データ転送開始時に要するクロック数を
可変に制御する制御手段とを有することを特徴とする情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04158643A JP3142084B2 (ja) | 1992-05-26 | 1992-05-26 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04158643A JP3142084B2 (ja) | 1992-05-26 | 1992-05-26 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05324119A true JPH05324119A (ja) | 1993-12-07 |
| JP3142084B2 JP3142084B2 (ja) | 2001-03-07 |
Family
ID=15676195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04158643A Expired - Fee Related JP3142084B2 (ja) | 1992-05-26 | 1992-05-26 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3142084B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005050327A (ja) * | 2003-07-14 | 2005-02-24 | Matsushita Electric Ind Co Ltd | クロック信号切り替え装置、クロック信号切り替え方法、データバス切り替え装置、及びデータバス切り替え方法 |
| JP2010191976A (ja) * | 2003-07-14 | 2010-09-02 | Panasonic Corp | 信号切り替え装置、信号切り替え方法及びデータ受信装置 |
-
1992
- 1992-05-26 JP JP04158643A patent/JP3142084B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005050327A (ja) * | 2003-07-14 | 2005-02-24 | Matsushita Electric Ind Co Ltd | クロック信号切り替え装置、クロック信号切り替え方法、データバス切り替え装置、及びデータバス切り替え方法 |
| JP2010191976A (ja) * | 2003-07-14 | 2010-09-02 | Panasonic Corp | 信号切り替え装置、信号切り替え方法及びデータ受信装置 |
| US7816952B2 (en) | 2003-07-14 | 2010-10-19 | Panasonic Corporation | Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method |
| US8026744B2 (en) | 2003-07-14 | 2011-09-27 | Panasonic Corporation | Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3142084B2 (ja) | 2001-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4644419A (en) | Floppy disk unit | |
| US5893135A (en) | Flash memory array with two interfaces for responding to RAS and CAS signals | |
| US5222218A (en) | System with devices connected in sequence to receive information in a predetermined order | |
| US7007181B2 (en) | Microcontroller | |
| JPH05324119A (ja) | 情報処理装置 | |
| JPH0785571A (ja) | スタンバイ機能を持つフロッピィディスクコントローラ | |
| US5163135A (en) | Computer system and method for setting recovery time upon execution of an I/O command | |
| JP2006110823A (ja) | コントローラ、画像形成装置、及び電源制御方法 | |
| JPH0844622A (ja) | 情報処理装置 | |
| JPH0337897A (ja) | マイクロコンピュータ | |
| JP3951371B2 (ja) | ウォッチドッグタイマ及びマイクロコンピュータ | |
| JP4174835B2 (ja) | マイクロコントローラ | |
| JP3563223B2 (ja) | レジスタ回路 | |
| JPH04106793A (ja) | メモリインタフェース回路 | |
| JP2597156Y2 (ja) | 評価用マイクロコンピュータ | |
| JPH09146662A (ja) | サスペンド・レジューム方法およびコンピュータシステム | |
| JP2626112B2 (ja) | マイクロプロセッサ | |
| JPH05334099A (ja) | 状態設定レジスタの書込回路 | |
| JPH05324117A (ja) | 情報処理装置 | |
| JPH07191954A (ja) | マイクロコンピュータシステム | |
| JPH06259264A (ja) | クロック制御回路 | |
| JP2000207379A (ja) | Ｃｐｕ及びマイコンシステム | |
| JPH05165731A (ja) | 二重化記憶装置 | |
| JPH0651861A (ja) | マイクロプロセッサの低消費電力化回路 | |
| JPH1173167A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |