JPH09146662A - サスペンド・レジューム方法およびコンピュータシステム - Google Patents
サスペンド・レジューム方法およびコンピュータシステムInfo
- Publication number
- JPH09146662A JPH09146662A JP7301254A JP30125495A JPH09146662A JP H09146662 A JPH09146662 A JP H09146662A JP 7301254 A JP7301254 A JP 7301254A JP 30125495 A JP30125495 A JP 30125495A JP H09146662 A JPH09146662 A JP H09146662A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- suspend
- resume
- scan path
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 実動作論理では使用しないスキャンパスを用
いてサスペンド・レジューム機能を実現する。 【解決手段】 スイッチ104からサスペンド要求があ
ると、サスペンド・レジュームコントローラ105は、
実行可能な状態になった後に、I/Oコントローラ10
8〜110のレジスタ値を読み出し、スキャンパス10
3を介してスキャンデータメモリ107に書き込む。そ
して、電源106は、I/Oコントローラへの電源供給
を断つ。
いてサスペンド・レジューム機能を実現する。 【解決手段】 スイッチ104からサスペンド要求があ
ると、サスペンド・レジュームコントローラ105は、
実行可能な状態になった後に、I/Oコントローラ10
8〜110のレジスタ値を読み出し、スキャンパス10
3を介してスキャンデータメモリ107に書き込む。そ
して、電源106は、I/Oコントローラへの電源供給
を断つ。
Description
【0001】
【発明の属する技術分野】本発明は、一定時間以上使用
しない装置、例えばI/Oコントローラへの電源供給を
断つことにより、消費電力を節約したサスペンド・レジ
ューム方法およびコンピュータシステムに関する。
しない装置、例えばI/Oコントローラへの電源供給を
断つことにより、消費電力を節約したサスペンド・レジ
ューム方法およびコンピュータシステムに関する。
【0002】
【従来の技術】サスペンド・レジューム機能を用いてコ
ンピュータシステムの電力消費を減少させる方法が、特
開平2−176921号公報に記載されている。この方
法は、周辺装置がアクセスされてからの経過時間を測定
し、所定の時間を超えたとき該周辺装置が使用されてい
ないものと判定して、その周辺装置への給電を停止し、
システムの消費電力を節約するものである。
ンピュータシステムの電力消費を減少させる方法が、特
開平2−176921号公報に記載されている。この方
法は、周辺装置がアクセスされてからの経過時間を測定
し、所定の時間を超えたとき該周辺装置が使用されてい
ないものと判定して、その周辺装置への給電を停止し、
システムの消費電力を節約するものである。
【0003】
【発明が解決しようとする課題】上記した従来の方法で
は、サスペンド・レジューム機能を実現するために、デ
ータバスを用いてI/Oコントローラの状態を、サスペ
ンド時にバッテリ付きのCMOSなどに格納し、レジュ
ーム時に復元していた。このため、I/Oコントローラ
の状態を格納・復元するパスの確保のために、データバ
スの解放が必要となり、システムの論理構成が複雑にな
るという問題があった。また、スキャンパスのような実
動作論理では使用しないパスを利用していないので、ハ
ードウェア資源を効率的に使用しているとは言えない。
は、サスペンド・レジューム機能を実現するために、デ
ータバスを用いてI/Oコントローラの状態を、サスペ
ンド時にバッテリ付きのCMOSなどに格納し、レジュ
ーム時に復元していた。このため、I/Oコントローラ
の状態を格納・復元するパスの確保のために、データバ
スの解放が必要となり、システムの論理構成が複雑にな
るという問題があった。また、スキャンパスのような実
動作論理では使用しないパスを利用していないので、ハ
ードウェア資源を効率的に使用しているとは言えない。
【0004】本発明の目的は、通常動作中には使用され
ないスキャンパスを、サスペンド・レジューム機能に用
いることにより、ハードウェア資源を効率的に活用した
サスペンド・レジューム方法およびコンピュータシステ
ムを提供することにある。
ないスキャンパスを、サスペンド・レジューム機能に用
いることにより、ハードウェア資源を効率的に活用した
サスペンド・レジューム方法およびコンピュータシステ
ムを提供することにある。
【0005】
【課題を解決するための手段】前記目的を達成するため
に、本発明では、スキャンパスを有するI/Oコントロ
ーラを備えたコンピュータシステムにおいて、サスペン
ド要求時に該I/Oコントローラへの電源供給を停止
し、該サスペンド中におけるレジューム要求時に該I/
Oコントローラに対して電源を供給するサスペンド・レ
ジューム方法であって、前記サスペンド要求時に前記I
/Oコントローラ内の情報を読み出し、前記スキャンパ
スを介して退避し、前記レジューム要求時に、該退避し
た情報を前記スキャンパスを介して前記I/Oコントロ
ーラに書き込み復元することを特徴としている。
に、本発明では、スキャンパスを有するI/Oコントロ
ーラを備えたコンピュータシステムにおいて、サスペン
ド要求時に該I/Oコントローラへの電源供給を停止
し、該サスペンド中におけるレジューム要求時に該I/
Oコントローラに対して電源を供給するサスペンド・レ
ジューム方法であって、前記サスペンド要求時に前記I
/Oコントローラ内の情報を読み出し、前記スキャンパ
スを介して退避し、前記レジューム要求時に、該退避し
た情報を前記スキャンパスを介して前記I/Oコントロ
ーラに書き込み復元することを特徴としている。
【0006】また、スキャンパスを有するI/Oコント
ローラを備えたコンピュータシステムにおいて、サスペ
ンド・レジューム要求の発生を検出する手段と、該手段
がサスペンド要求の発生を検出したとき、前記I/Oコ
ントローラ内の情報を前記スキャンパスに読み出す手段
と、該スキャンパスに読み出された情報を格納する手段
と、該情報の格納に応じて前記I/Oコントローラへの
電源の供給を停止する手段と、前記レジューム要求の発
生を検出したことに応じて、前記I/Oコントローラに
電源を供給する手段と、該電源の供給後、前記格納され
た情報を読み出し、前記スキャンパスを介して前記I/
Oコントローラに書き込む手段とを備えたことを特徴と
している。
ローラを備えたコンピュータシステムにおいて、サスペ
ンド・レジューム要求の発生を検出する手段と、該手段
がサスペンド要求の発生を検出したとき、前記I/Oコ
ントローラ内の情報を前記スキャンパスに読み出す手段
と、該スキャンパスに読み出された情報を格納する手段
と、該情報の格納に応じて前記I/Oコントローラへの
電源の供給を停止する手段と、前記レジューム要求の発
生を検出したことに応じて、前記I/Oコントローラに
電源を供給する手段と、該電源の供給後、前記格納され
た情報を読み出し、前記スキャンパスを介して前記I/
Oコントローラに書き込む手段とを備えたことを特徴と
している。
【0007】さらに、前記I/Oコントローラは、前記
スキャンパスを構成するシフトレジスタと、複数のレジ
スタと、前記サスペンド・レジューム要求の発生を検出
したことに応じて、該複数のレジスタを順次指定する手
段と、該指定されたレジスタ内の情報を前記シフトレジ
スタに読み出し、または前記シフトレジスタ内の情報を
該指定されたレジスタに書き込む手段とを備えたことを
特徴としている。
スキャンパスを構成するシフトレジスタと、複数のレジ
スタと、前記サスペンド・レジューム要求の発生を検出
したことに応じて、該複数のレジスタを順次指定する手
段と、該指定されたレジスタ内の情報を前記シフトレジ
スタに読み出し、または前記シフトレジスタ内の情報を
該指定されたレジスタに書き込む手段とを備えたことを
特徴としている。
【0008】
【発明の実施の形態】以下、本発明の一実施例を図面を
用いて具体的に説明する。図1は、本発明の実施例のシ
ステムブロック図を示す。データバス100は、コンピ
ュータシステム内の主な通信経路である。本実施例のシ
ステムは、中央処理装置またはマイクロプロセッサ10
1と、バスコントローラ102と、複数のI/Oコント
ローラをデータバス100で接続することによって構成
されている。図では、例として3個のI/Oコントロー
ラ108〜110(#1〜#3)を接続して構成されて
いる。I/Oコントローラ108〜110には、図示し
ない入出力装置が接続されている。
用いて具体的に説明する。図1は、本発明の実施例のシ
ステムブロック図を示す。データバス100は、コンピ
ュータシステム内の主な通信経路である。本実施例のシ
ステムは、中央処理装置またはマイクロプロセッサ10
1と、バスコントローラ102と、複数のI/Oコント
ローラをデータバス100で接続することによって構成
されている。図では、例として3個のI/Oコントロー
ラ108〜110(#1〜#3)を接続して構成されて
いる。I/Oコントローラ108〜110には、図示し
ない入出力装置が接続されている。
【0009】テスト用のスキャンパス103は、I/O
コントローラ108〜110とサスペンド・レジューム
コントローラ105に接続されている。スキャンパス1
03上では、I/OコントローラはI/Oコントローラ
108、I/Oコントローラ109、I/Oコントロー
ラ110の順に直列に接続されている。
コントローラ108〜110とサスペンド・レジューム
コントローラ105に接続されている。スキャンパス1
03上では、I/OコントローラはI/Oコントローラ
108、I/Oコントローラ109、I/Oコントロー
ラ110の順に直列に接続されている。
【0010】サスペンド・レジュームコントローラ10
5は、サスペンド・レジューム要求スイッチ104と、
電源106と、I/Oコントローラのレジスタ値を格納
するメモリであるスキャンデータメモリ107に接続さ
れている。ユーザはサスペンド・レジューム要求スイッ
チ104を押下することによって、サスペンド(サスペ
ンド中にはレジューム)を任意に要求することができ
る。
5は、サスペンド・レジューム要求スイッチ104と、
電源106と、I/Oコントローラのレジスタ値を格納
するメモリであるスキャンデータメモリ107に接続さ
れている。ユーザはサスペンド・レジューム要求スイッ
チ104を押下することによって、サスペンド(サスペ
ンド中にはレジューム)を任意に要求することができ
る。
【0011】まず、サスペンド時の実施形態について説
明する。ユーザによるサスペンド・レジューム要求スイ
ッチ104の押下を認識したサスペンド・レジュームコ
ントローラ105は、バスコントローラ102に対して
サスペンド割込み要求を発生させる。このときの割込み
の優先順位は任意である。バスコントローラ102は、
転送中のトランザクションが終了し、かつサスペンド割
込みよりも優先順位の高いトランザクションが終了して
からサスペンド・レジュームコントローラ105にサス
ペンド許可信号を発行する。この許可信号を受けてサス
ペンド・レジュームコントローラ105はサスペンド動
作を開始する。
明する。ユーザによるサスペンド・レジューム要求スイ
ッチ104の押下を認識したサスペンド・レジュームコ
ントローラ105は、バスコントローラ102に対して
サスペンド割込み要求を発生させる。このときの割込み
の優先順位は任意である。バスコントローラ102は、
転送中のトランザクションが終了し、かつサスペンド割
込みよりも優先順位の高いトランザクションが終了して
からサスペンド・レジュームコントローラ105にサス
ペンド許可信号を発行する。この許可信号を受けてサス
ペンド・レジュームコントローラ105はサスペンド動
作を開始する。
【0012】サスペンド動作を簡略的に説明すると、各
I/Oコントローラの内部レジスタ値をスキャンパス1
03上のレジスタに移し、サスペンド・レジュームコン
トローラ105内でデータの圧縮を行い(例えば、Le
mpel−Ziv方法によって圧縮する)、圧縮された
データをスキャンデータメモリ107に格納した後に、
I/Oコントローラの電源を遮断するという手順を採
る。以下、これについて詳述する。
I/Oコントローラの内部レジスタ値をスキャンパス1
03上のレジスタに移し、サスペンド・レジュームコン
トローラ105内でデータの圧縮を行い(例えば、Le
mpel−Ziv方法によって圧縮する)、圧縮された
データをスキャンデータメモリ107に格納した後に、
I/Oコントローラの電源を遮断するという手順を採
る。以下、これについて詳述する。
【0013】図2は、I/Oコントローラの内部構成を
示す。図は、I/Oコントローラ110の構成を示す
が、他のI/Oコントローラについても同様の構成であ
る。スキャンパス上のレジスタ200の出力側は、サス
ペンド・レジュームコントローラ105に接続され、レ
ジスタ200の入力側は、隣のI/Oコントローラ10
9のスキャンパス103に接続されている。また、スキ
ャンパス上での転送用のクロックライン206がスキャ
ンパス上のレジスタ200に供給されている。
示す。図は、I/Oコントローラ110の構成を示す
が、他のI/Oコントローラについても同様の構成であ
る。スキャンパス上のレジスタ200の出力側は、サス
ペンド・レジュームコントローラ105に接続され、レ
ジスタ200の入力側は、隣のI/Oコントローラ10
9のスキャンパス103に接続されている。また、スキ
ャンパス上での転送用のクロックライン206がスキャ
ンパス上のレジスタ200に供給されている。
【0014】I/Oコントローラには複数の内部レジス
タ201が設けられている。例えばI/Oコントローラ
108の内部のバス幅がyビット、内部レジスタが全部
でn段あるものとし、I/Oコントローラ109の内部
のバス幅がzビット、内部レジスタが全部でm段あるも
のとし、I/Oコントローラ110の内部のバス幅がw
ビット、内部レジスタ201が全部でk段あるものとす
る。また、各I/Oコントローラには、内部レジスタ2
01の段数をカウントするカウンタ202が設けられて
いる。このカウンタ202は、サスペンドレジュームコ
ントローラ105からのリセット入力(RST)によっ
て動作を開始する。
タ201が設けられている。例えばI/Oコントローラ
108の内部のバス幅がyビット、内部レジスタが全部
でn段あるものとし、I/Oコントローラ109の内部
のバス幅がzビット、内部レジスタが全部でm段あるも
のとし、I/Oコントローラ110の内部のバス幅がw
ビット、内部レジスタ201が全部でk段あるものとす
る。また、各I/Oコントローラには、内部レジスタ2
01の段数をカウントするカウンタ202が設けられて
いる。このカウンタ202は、サスペンドレジュームコ
ントローラ105からのリセット入力(RST)によっ
て動作を開始する。
【0015】カウンタ202の出力が、リード/ライト
制御論理回路203に入力されて、カウンタ値で指定さ
れるレジスタに対するリード制御信号204または、ラ
イト制御信号205が生成され、内部レジスタ201の
リード/ライトが制御される。また、リードまたはライ
トは、サスペンドレジュームコントローラ105から指
示される。
制御論理回路203に入力されて、カウンタ値で指定さ
れるレジスタに対するリード制御信号204または、ラ
イト制御信号205が生成され、内部レジスタ201の
リード/ライトが制御される。また、リードまたはライ
トは、サスペンドレジュームコントローラ105から指
示される。
【0016】そして、スキャンパス上のレジスタ200
のビット幅は全てのI/Oコントローラにおいてxビッ
トに統一され、各内部レジスタ201とスキャンパス上
のレジスタ200との間でリード・ライト可能なよう
に、各内部レジスタ201には、上記したリード制御信
号204、ライト制御信号205が与えられている。
のビット幅は全てのI/Oコントローラにおいてxビッ
トに統一され、各内部レジスタ201とスキャンパス上
のレジスタ200との間でリード・ライト可能なよう
に、各内部レジスタ201には、上記したリード制御信
号204、ライト制御信号205が与えられている。
【0017】209はI/Oコントローラの通常論理で
あり、この通常論理からの制御信号は、ゲート208で
リード制御信号204またはライト制御信号205と論
理和がとられて、レジスタ201の制御信号となる。2
07はサスペンドレジューム時に、サスペンドレジュー
ムコントローラ105から出力されるストローブ信号
(SSTB)であり、リード用のアンドゲート210の
一方に入力され、ライト用のアンドゲート211の一方
に入力されている。
あり、この通常論理からの制御信号は、ゲート208で
リード制御信号204またはライト制御信号205と論
理和がとられて、レジスタ201の制御信号となる。2
07はサスペンドレジューム時に、サスペンドレジュー
ムコントローラ105から出力されるストローブ信号
(SSTB)であり、リード用のアンドゲート210の
一方に入力され、ライト用のアンドゲート211の一方
に入力されている。
【0018】サスペンド動作を説明すると、サスペンド
レジュームコントローラ105からのリセット入力(R
ST)によってカウンタ202が動作を開始する。ま
た、サスペンドレジュームコントローラ105からリー
ド/ライト制御論理回路203にはリードを指定する信
号が与えられる。カウンタ202をインクリメントしな
がら、カウンタ値で指定される内部レジスタの値を順番
に、スキャンパス上のレジスタ200に転送するため
に、リード制御信号204がオアゲート208を介して
レジスタ201に与えられる。
レジュームコントローラ105からのリセット入力(R
ST)によってカウンタ202が動作を開始する。ま
た、サスペンドレジュームコントローラ105からリー
ド/ライト制御論理回路203にはリードを指定する信
号が与えられる。カウンタ202をインクリメントしな
がら、カウンタ値で指定される内部レジスタの値を順番
に、スキャンパス上のレジスタ200に転送するため
に、リード制御信号204がオアゲート208を介して
レジスタ201に与えられる。
【0019】また、各I/Oコントローラは、スキャン
パス上のレジスタ200に内部レジスタ値を転送する
が、この内、まずI/Oコントローラ110のデータが
有効であることを示すために(つまり、I/Oコントロ
ーラ110内のレジスタ値をレジスタ200に転送する
ために)、I/Oコントローラ110に対してのみSS
TBライン上にストローブ信号207を出力し、他のI
/Oコントローラ108、109に対してはSSTBラ
イン上のストローブ信号207をそれぞれ「0」とす
る。
パス上のレジスタ200に内部レジスタ値を転送する
が、この内、まずI/Oコントローラ110のデータが
有効であることを示すために(つまり、I/Oコントロ
ーラ110内のレジスタ値をレジスタ200に転送する
ために)、I/Oコントローラ110に対してのみSS
TBライン上にストローブ信号207を出力し、他のI
/Oコントローラ108、109に対してはSSTBラ
イン上のストローブ信号207をそれぞれ「0」とす
る。
【0020】従って、カウンタ202で指定されたI/
Oコントローラ110内の内部レジスタのデータがアン
ドゲート210を介して、スキャンパス上のレジスタ2
00に転送される。このようにして、I/Oコントロー
ラ110の内部レジスタの値をスキャンパス上のレジス
タ200に転送するが、もし内部レジスタのビット幅
y、z、wがスキャンパス上のレジスタのビット幅xよ
りも大きい場合には、2回以上に分割して転送する。
Oコントローラ110内の内部レジスタのデータがアン
ドゲート210を介して、スキャンパス上のレジスタ2
00に転送される。このようにして、I/Oコントロー
ラ110の内部レジスタの値をスキャンパス上のレジス
タ200に転送するが、もし内部レジスタのビット幅
y、z、wがスキャンパス上のレジスタのビット幅xよ
りも大きい場合には、2回以上に分割して転送する。
【0021】そして、スキャンパス上に移されたレジス
タ値は、スキャンパス上のレジスタ200内をシフトし
ながら、スキャンパスのクロックサイクル206に従っ
てシンク側つまりサスペンドレジュームコントローラ1
05側に1ビットずつ出力される。xビットの転送を終
えたのち、I/Oコントローラ110は、インクリメン
トしたカウンタ202で指定される、次の内部レジスタ
201のリード制御信号204をイネーブルにする。
タ値は、スキャンパス上のレジスタ200内をシフトし
ながら、スキャンパスのクロックサイクル206に従っ
てシンク側つまりサスペンドレジュームコントローラ1
05側に1ビットずつ出力される。xビットの転送を終
えたのち、I/Oコントローラ110は、インクリメン
トしたカウンタ202で指定される、次の内部レジスタ
201のリード制御信号204をイネーブルにする。
【0022】このようにしてI/Oコントローラ110
が持つ内部レジスタ201のデータを、順次スキャンパ
ス上のレジスタ200に転送させ、レジスタ200に転
送されたデータを、スキャンパスクロックサイクルに従
ってシフトさせることにより、k段目までの転送が終了
する。そしてk+1段目のリードイネーブルタイミング
でスキャンパス上のレジスタ200にオール1を書き込
む。これは、内部レジスタのリード完了をサスペンド・
レジュームコントローラ105に通知するためである。
が持つ内部レジスタ201のデータを、順次スキャンパ
ス上のレジスタ200に転送させ、レジスタ200に転
送されたデータを、スキャンパスクロックサイクルに従
ってシフトさせることにより、k段目までの転送が終了
する。そしてk+1段目のリードイネーブルタイミング
でスキャンパス上のレジスタ200にオール1を書き込
む。これは、内部レジスタのリード完了をサスペンド・
レジュームコントローラ105に通知するためである。
【0023】I/Oコントローラから出力されたスキャ
ンパス103は、サスペンド・レジュームコントローラ
105の入力に接続されていて、サスペンド・レジュー
ムコントローラ105は、送られてきたデータを圧縮し
た後、スキャンデータメモリ107に格納する。そし
て、オール1のデータを受けたサスペンド・レジューム
コントローラ105は、当該I/Oコントローラのレジ
スタ201のリードデータの終了部分であることを認識
する。
ンパス103は、サスペンド・レジュームコントローラ
105の入力に接続されていて、サスペンド・レジュー
ムコントローラ105は、送られてきたデータを圧縮し
た後、スキャンデータメモリ107に格納する。そし
て、オール1のデータを受けたサスペンド・レジューム
コントローラ105は、当該I/Oコントローラのレジ
スタ201のリードデータの終了部分であることを認識
する。
【0024】I/Oコントローラ109についても同様
に、内部レジスタ201の1段目からm段目までのレジ
スタ値をスキャンパス上のレジスタ200に転送し、ス
キャンパス103上を1ビットずつシンク側へシフトさ
せる。このとき、シンク側にはI/Oコントローラ11
0を介してサスペンド・レジュームコントローラ105
に接続されているので、スキャンパス上のデータはI/
Oコントローラ110のスキャンパス上のレジスタ内を
シフトしながらサスペンド・レジュームコントローラ1
05に転送される。
に、内部レジスタ201の1段目からm段目までのレジ
スタ値をスキャンパス上のレジスタ200に転送し、ス
キャンパス103上を1ビットずつシンク側へシフトさ
せる。このとき、シンク側にはI/Oコントローラ11
0を介してサスペンド・レジュームコントローラ105
に接続されているので、スキャンパス上のデータはI/
Oコントローラ110のスキャンパス上のレジスタ内を
シフトしながらサスペンド・レジュームコントローラ1
05に転送される。
【0025】このようにして、全てのI/Oコントロー
ラ108〜110の全レジスタ値がサスペンド・レジュ
ームコントローラ105に転送される。サスペンド・レ
ジュームコントローラ105は、システム内のI/Oコ
ントローラ数を認識しているので、スキャンパス上でオ
ール1が転送された回数を基に、全てのI/Oコントロ
ーラの内部レジスタの格納が終了したか否かを判定する
ことができる。もし全てのI/Oコントローラの内部レ
ジスタ値のリードが終了した場合には、サスペンド・レ
ジュームコントローラ105は、スキャンデータメモリ
107への格納終了を確認した後、電源106にサスペ
ンド命令を送り、電源106はI/Oコントローラ10
8〜110への電源供給を止める。
ラ108〜110の全レジスタ値がサスペンド・レジュ
ームコントローラ105に転送される。サスペンド・レ
ジュームコントローラ105は、システム内のI/Oコ
ントローラ数を認識しているので、スキャンパス上でオ
ール1が転送された回数を基に、全てのI/Oコントロ
ーラの内部レジスタの格納が終了したか否かを判定する
ことができる。もし全てのI/Oコントローラの内部レ
ジスタ値のリードが終了した場合には、サスペンド・レ
ジュームコントローラ105は、スキャンデータメモリ
107への格納終了を確認した後、電源106にサスペ
ンド命令を送り、電源106はI/Oコントローラ10
8〜110への電源供給を止める。
【0026】次に、レジューム時の処理について説明す
る。サスペンド状態において、ユーザがサスペンド・レ
ジューム要求スイッチ104を押下することによってレ
ジュームを要求する。レジューム要求を認識したサスペ
ンド・レジュームコントローラ105は、電源106に
対してレジューム命令を送る。電源106は、I/Oコ
ントローラ108〜110に電源供給を行う。またサス
ペンド・レジュームコントローラ105は、スキャンデ
ータメモリ107に格納されているデータ(レジスタ
値)を伸長した後に、I/Oコントローラにライトし、
復元が終了したことを確認してレジューム動作を完了す
る。
る。サスペンド状態において、ユーザがサスペンド・レ
ジューム要求スイッチ104を押下することによってレ
ジュームを要求する。レジューム要求を認識したサスペ
ンド・レジュームコントローラ105は、電源106に
対してレジューム命令を送る。電源106は、I/Oコ
ントローラ108〜110に電源供給を行う。またサス
ペンド・レジュームコントローラ105は、スキャンデ
ータメモリ107に格納されているデータ(レジスタ
値)を伸長した後に、I/Oコントローラにライトし、
復元が終了したことを確認してレジューム動作を完了す
る。
【0027】I/Oコントローラに対するライト時の一
連の動作は、以下のようにして行う。すなわち、まずリ
ード時と同様に、スキャンパス上を1ビットずつシフト
しながら、読み出した順に、つまり、まずI/Oコント
ローラ110のスキャンパス上のレジスタ200に転送
する。この転送が終了すると、I/Oコントローラ11
0のライト制御信号205をイネーブルにし、またI/
Oコントローラ110のストローブ信号207を出力す
る。
連の動作は、以下のようにして行う。すなわち、まずリ
ード時と同様に、スキャンパス上を1ビットずつシフト
しながら、読み出した順に、つまり、まずI/Oコント
ローラ110のスキャンパス上のレジスタ200に転送
する。この転送が終了すると、I/Oコントローラ11
0のライト制御信号205をイネーブルにし、またI/
Oコントローラ110のストローブ信号207を出力す
る。
【0028】ライト制御信号205はリード制御信号2
04と同様に、リセットしたカウンタを順次インクリメ
ントして、1段目のレジスタからk段目まで、ライトす
べき内部レジスタの段数を指定する。スキャンパス上の
レジスタ200の内容は、アンドゲート211を介し
て、順次指定された内部レジスタに書き込まれる。この
ようにして、全I/Oコントローラの全内部レジスタへ
のレジスタ値の復元(書き込み)が終了すると、レジュ
ームが完了する。
04と同様に、リセットしたカウンタを順次インクリメ
ントして、1段目のレジスタからk段目まで、ライトす
べき内部レジスタの段数を指定する。スキャンパス上の
レジスタ200の内容は、アンドゲート211を介し
て、順次指定された内部レジスタに書き込まれる。この
ようにして、全I/Oコントローラの全内部レジスタへ
のレジスタ値の復元(書き込み)が終了すると、レジュ
ームが完了する。
【0029】なお、本実施例では、上記したように複数
のI/Oコントローラが接続されているシステムの場
合、一部のI/Oコントローラについては、スキャンパ
スを用いたサスペンド・レジューム機能を持たせ、残り
のI/Oコントローラについては、スキャンパスを用い
ない、つまりデータバスを用いるサスペンド・レジュー
ム機能を持たせるようにしてもよい。このようなデータ
バスとスキャンパスの併用によって、サスペンド・レジ
ュームの処理時間が短縮化される。
のI/Oコントローラが接続されているシステムの場
合、一部のI/Oコントローラについては、スキャンパ
スを用いたサスペンド・レジューム機能を持たせ、残り
のI/Oコントローラについては、スキャンパスを用い
ない、つまりデータバスを用いるサスペンド・レジュー
ム機能を持たせるようにしてもよい。このようなデータ
バスとスキャンパスの併用によって、サスペンド・レジ
ュームの処理時間が短縮化される。
【0030】
【発明の効果】以上、説明したように、本発明によれ
ば、スキャンパスを用いることにより、実動作論理とサ
スペンド・レジューム実行論理の各々を独立した論理と
考えることができるため論理の分割が可能であり、従っ
て設計およびデバッグの容易性が向上する。また、スキ
ャンパスは実動作論理には使用しないテスト用の配線で
あるので、システムのハードウェア資源が効率的に活用
されることになる。
ば、スキャンパスを用いることにより、実動作論理とサ
スペンド・レジューム実行論理の各々を独立した論理と
考えることができるため論理の分割が可能であり、従っ
て設計およびデバッグの容易性が向上する。また、スキ
ャンパスは実動作論理には使用しないテスト用の配線で
あるので、システムのハードウェア資源が効率的に活用
されることになる。
【図1】本発明の実施例のシステム構成図である。
【図2】I/Oコントローラの内部構成を示す。
100 データバス 101 CPUまたはマイクロプロセッサ 102 バスコントローラ 103 スキャンパス 104 サスペンド・レジューム要求スイッチ 105 サスペンド・レジュームコントローラ 106 電源 107 スキャンデータメモリ 108〜110 I/Oコントローラ
Claims (3)
- 【請求項1】 スキャンパスを有するI/Oコントロー
ラを備えたコンピュータシステムにおいて、サスペンド
要求時に該I/Oコントローラへの電源供給を停止し、
該サスペンド中におけるレジューム要求時に該I/Oコ
ントローラに対して電源を供給するサスペンド・レジュ
ーム方法であって、前記サスペンド要求時に前記I/O
コントローラ内の情報を読み出し、前記スキャンパスを
介して退避し、前記レジューム要求時に、該退避した情
報を前記スキャンパスを介して前記I/Oコントローラ
に書き込み復元することを特徴とするサスペンド・レジ
ューム方法。 - 【請求項2】 スキャンパスを有するI/Oコントロー
ラを備えたコンピュータシステムにおいて、サスペンド
・レジューム要求の発生を検出する手段と、該手段がサ
スペンド要求の発生を検出したとき、前記I/Oコント
ローラ内の情報を前記スキャンパスに読み出す手段と、
該スキャンパスに読み出された情報を格納する手段と、
該情報の格納に応じて前記I/Oコントローラへの電源
の供給を停止する手段と、前記レジューム要求の発生を
検出したことに応じて、前記I/Oコントローラに電源
を供給する手段と、該電源の供給後、前記格納された情
報を読み出し、前記スキャンパスを介して前記I/Oコ
ントローラに書き込む手段とを備えたことを特徴とする
コンピュータシステム。 - 【請求項3】 前記I/Oコントローラは、前記スキャ
ンパスを構成するシフトレジスタと、複数のレジスタ
と、前記サスペンド・レジューム要求の発生を検出した
ことに応じて、該複数のレジスタを順次指定する手段
と、該指定されたレジスタ内の情報を前記シフトレジス
タに読み出し、または前記シフトレジスタ内の情報を該
指定されたレジスタに書き込む手段とを備えたことを特
徴とする請求項1記載のコンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7301254A JPH09146662A (ja) | 1995-11-20 | 1995-11-20 | サスペンド・レジューム方法およびコンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7301254A JPH09146662A (ja) | 1995-11-20 | 1995-11-20 | サスペンド・レジューム方法およびコンピュータシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09146662A true JPH09146662A (ja) | 1997-06-06 |
Family
ID=17894619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7301254A Pending JPH09146662A (ja) | 1995-11-20 | 1995-11-20 | サスペンド・レジューム方法およびコンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09146662A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006285816A (ja) * | 2005-04-04 | 2006-10-19 | Sony Corp | プロセッサ装置及びそれを有する電子機器、並びにブート制御方法 |
JP2008210358A (ja) * | 2006-09-13 | 2008-09-11 | Rohm Co Ltd | データ処理装置及びこれに用いるデータ制御回路 |
JP2008262350A (ja) * | 2007-04-11 | 2008-10-30 | Rohm Co Ltd | データ処理装置及びこれに用いるデータ制御回路 |
-
1995
- 1995-11-20 JP JP7301254A patent/JPH09146662A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006285816A (ja) * | 2005-04-04 | 2006-10-19 | Sony Corp | プロセッサ装置及びそれを有する電子機器、並びにブート制御方法 |
JP2008210358A (ja) * | 2006-09-13 | 2008-09-11 | Rohm Co Ltd | データ処理装置及びこれに用いるデータ制御回路 |
JP2008262350A (ja) * | 2007-04-11 | 2008-10-30 | Rohm Co Ltd | データ処理装置及びこれに用いるデータ制御回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0679290B2 (ja) | コンピュ−タ装置 | |
US20040153762A1 (en) | Hardware driven state save/restore in a data processing system | |
JPS5960658A (ja) | 論理機能を備えた半導体記憶装置 | |
US6928586B1 (en) | Method and apparatus for saving peripheral device states of a microcontroller | |
US5280616A (en) | Logic circuit for task processing | |
JPH04236682A (ja) | マイクロコンピュータシステム | |
JP2636691B2 (ja) | マイクロコンピュータ | |
US6877113B2 (en) | Break determining circuit for a debugging support unit in a semiconductor integrated circuit | |
JP2008059300A (ja) | マイクロコンピュータ | |
JPH10116187A (ja) | マイクロコンピュータ | |
US7007181B2 (en) | Microcontroller | |
JPH0588795A (ja) | データ処理装置 | |
JPH0652070A (ja) | 集積回路のデータ保護装置およびデータ保護方法 | |
JP2001118387A (ja) | 同期型半導体記憶装置 | |
US20120210108A1 (en) | Semiconductor device | |
JPH09146662A (ja) | サスペンド・レジューム方法およびコンピュータシステム | |
US6954873B2 (en) | Implementation of wait-states | |
US6370651B1 (en) | Synchronizing user commands to a microcontroller in a memory device | |
EP0359232A2 (en) | Computer system and method for setting recovery time | |
US6175518B1 (en) | Remote register hierarchy accessible using a serial data line | |
JPH0589041A (ja) | データ処理装置 | |
CN114741343A (zh) | 一种控制器端口扩展装置及方法 | |
JPH10240496A (ja) | レジスタ回路 | |
JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
JPH06242964A (ja) | 割込み処理方式、割込み処理システム、及びマイクロコンピュータ |