JPH05315893A - ディジタルフィルタ装置 - Google Patents
ディジタルフィルタ装置Info
- Publication number
- JPH05315893A JPH05315893A JP4119169A JP11916992A JPH05315893A JP H05315893 A JPH05315893 A JP H05315893A JP 4119169 A JP4119169 A JP 4119169A JP 11916992 A JP11916992 A JP 11916992A JP H05315893 A JPH05315893 A JP H05315893A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flip
- circuit
- output
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 例えばCIC型のディジタルフィルタ装置に
おいて、映像信号の処理等を良好に行う。 【構成】 コムフィルタ4からの信号がノア回路10及
びアンド回路11に供給され、それぞれ例えば下位2ビ
ットを除いた上位ビットのノア出力及びアンド出力が取
り出される。これらのノア出力及びアンド出力がノア回
路12に供給され、このノア出力がn−1段のDフリッ
プフロップ13に供給される。このDフリップフロップ
13にも端子9からのクロック信号の供給される。さら
にこれらのn−1段のDフリップフロップ13の入力信
号及び各段の出力信号がノア回路14に供給される。ま
た端子15からのリセットタイミング信号がノア回路1
4に供給される。そしてこのノア出力が各Dフリップフ
ロップ2、6、13のリセット入力(ローアクティブ)
に供給される。
おいて、映像信号の処理等を良好に行う。 【構成】 コムフィルタ4からの信号がノア回路10及
びアンド回路11に供給され、それぞれ例えば下位2ビ
ットを除いた上位ビットのノア出力及びアンド出力が取
り出される。これらのノア出力及びアンド出力がノア回
路12に供給され、このノア出力がn−1段のDフリッ
プフロップ13に供給される。このDフリップフロップ
13にも端子9からのクロック信号の供給される。さら
にこれらのn−1段のDフリップフロップ13の入力信
号及び各段の出力信号がノア回路14に供給される。ま
た端子15からのリセットタイミング信号がノア回路1
4に供給される。そしてこのノア出力が各Dフリップフ
ロップ2、6、13のリセット入力(ローアクティブ)
に供給される。
Description
【0001】
【産業上の利用分野】本発明は、いわゆるCIC型のロ
ーパスフィルタ等のDフリップフロップを用いて構成さ
れるディジタルフィルタ装置に関するものである。
ーパスフィルタ等のDフリップフロップを用いて構成さ
れるディジタルフィルタ装置に関するものである。
【0002】
【従来の技術】例えばCIC型のローパスフィルタは図
4に示すように構成される。この図において入力端子4
1からの信号が例えば8段のDフリップフロップ42
と、減算器43からなるコムフィルタ44に供給され
る。このコムフィルタ44からの信号が加算器45とD
フリップフロップ46を有する積分器47に供給され
る。そしてこの積分器47からの信号が出力端子48に
取り出される。なお49は各Dフリップフロップ42、
46に供給されるクロック信号の供給される端子であ
る。
4に示すように構成される。この図において入力端子4
1からの信号が例えば8段のDフリップフロップ42
と、減算器43からなるコムフィルタ44に供給され
る。このコムフィルタ44からの信号が加算器45とD
フリップフロップ46を有する積分器47に供給され
る。そしてこの積分器47からの信号が出力端子48に
取り出される。なお49は各Dフリップフロップ42、
46に供給されるクロック信号の供給される端子であ
る。
【0003】ところがこのようなディジタルフィルタ装
置において、入力信号に例えば図5のAに示すようなエ
ラーが発生すると、このエラー成分が積分器47で積分
され、例えば同図のBに示すように出力信号がオーバー
フローやアンダーフローになってしまう恐れがある。ま
たこのようなエラーの影響が積分によって長期に渡って
残留することになる。
置において、入力信号に例えば図5のAに示すようなエ
ラーが発生すると、このエラー成分が積分器47で積分
され、例えば同図のBに示すように出力信号がオーバー
フローやアンダーフローになってしまう恐れがある。ま
たこのようなエラーの影響が積分によって長期に渡って
残留することになる。
【0004】このためこのようなディジタルフィルタ装
置を使用する場合には注意が必要であり、特にエラーの
発生しやすい映像信号の処理等には不適当なものとされ
ていた。
置を使用する場合には注意が必要であり、特にエラーの
発生しやすい映像信号の処理等には不適当なものとされ
ていた。
【0005】しかしながらこのようなディジタルフィル
タ装置を、例えばムービングアベレージ型で形成した場
合には、同じ特性とした場合で図6のようになり、特に
加算器はゲート数が多くなることから、回路規模が極め
て大きくなってしまう欠点があった。この出願はこのよ
うな点に鑑みて成されたものである。
タ装置を、例えばムービングアベレージ型で形成した場
合には、同じ特性とした場合で図6のようになり、特に
加算器はゲート数が多くなることから、回路規模が極め
て大きくなってしまう欠点があった。この出願はこのよ
うな点に鑑みて成されたものである。
【0006】
【発明が解決しようとする課題】解決しようとする問題
点は、ディジタルフィルタ装置において入力信号にエラ
ーが発生すると、このエラー成分が積分されて出力信号
がオーバーフローやアンダーフローになってしまう恐れ
があるというものである。
点は、ディジタルフィルタ装置において入力信号にエラ
ーが発生すると、このエラー成分が積分されて出力信号
がオーバーフローやアンダーフローになってしまう恐れ
があるというものである。
【0007】
【課題を解決するための手段】本発明は、2の補数表現
のデータが供給され、任意の段数のDフリップフロップ
2を有するコムフィルタ4と、Dフリップフロップ6を
有する積分器7とが直列に接続されてなるディジタルフ
ィルタ装置において、上記コムフィルタの出力が所定の
サンプル期間連続して“0”の近傍であることを検出
(ノア回路14)し、この検出信号にて上記コムフィル
タ及び積分器を構成する全てのDフリップフロップをリ
セットするようにしたディジタルフィルタ装置である。
のデータが供給され、任意の段数のDフリップフロップ
2を有するコムフィルタ4と、Dフリップフロップ6を
有する積分器7とが直列に接続されてなるディジタルフ
ィルタ装置において、上記コムフィルタの出力が所定の
サンプル期間連続して“0”の近傍であることを検出
(ノア回路14)し、この検出信号にて上記コムフィル
タ及び積分器を構成する全てのDフリップフロップをリ
セットするようにしたディジタルフィルタ装置である。
【0008】
【作用】これによれば、リセットが行われることによっ
てエラーの影響が排除され、例えばCIC型のディジタ
ルフィルタ装置において、映像信号の処理等を良好に行
うことができる。
てエラーの影響が排除され、例えばCIC型のディジタ
ルフィルタ装置において、映像信号の処理等を良好に行
うことができる。
【0009】
【実施例】図1において、入力端子1からの信号が例え
ば8段のDフリップフロップ2と、減算器3からなるコ
ムフィルタ4に供給される。このコムフィルタ4からの
信号が加算器5とDフリップフロップ6を有する積分器
7に供給される。そしてこの積分器7からの信号が出力
端子8に取り出される。なお9は各Dフリップフロップ
2、6に供給されるクロック信号の供給される端子であ
る。
ば8段のDフリップフロップ2と、減算器3からなるコ
ムフィルタ4に供給される。このコムフィルタ4からの
信号が加算器5とDフリップフロップ6を有する積分器
7に供給される。そしてこの積分器7からの信号が出力
端子8に取り出される。なお9は各Dフリップフロップ
2、6に供給されるクロック信号の供給される端子であ
る。
【0010】また、コムフィルタ4からの信号がノア回
路10及びアンド回路11に供給され、それぞれ例えば
下位2ビットを除いた上位ビットのノア出力及びアンド
出力が取り出される。これらのノア出力及びアンド出力
がノア回路12に供給され、このノア出力がn−1段の
Dフリップフロップ13に供給される。このDフリップ
フロップ13にも端子9からのクロック信号の供給され
る。
路10及びアンド回路11に供給され、それぞれ例えば
下位2ビットを除いた上位ビットのノア出力及びアンド
出力が取り出される。これらのノア出力及びアンド出力
がノア回路12に供給され、このノア出力がn−1段の
Dフリップフロップ13に供給される。このDフリップ
フロップ13にも端子9からのクロック信号の供給され
る。
【0011】さらにこれらのn−1段のDフリップフロ
ップ13の入力信号及び各段の出力信号がノア回路14
に供給される。また端子15からのリセットタイミング
信号がノア回路14に供給される。そしてこのノア出力
が各Dフリップフロップ2、6、13のリセット入力
(ローアクティブ)に供給される。これによってリセッ
ト回路16が構成される。
ップ13の入力信号及び各段の出力信号がノア回路14
に供給される。また端子15からのリセットタイミング
信号がノア回路14に供給される。そしてこのノア出力
が各Dフリップフロップ2、6、13のリセット入力
(ローアクティブ)に供給される。これによってリセッ
ト回路16が構成される。
【0012】従ってこの装置において、入力端子1から
の信号が例えば図2のAに示すようにほぼ一定値のとき
に、コムフィルタ4からはほぼ“0”の信号が取り出さ
れ、この信号がノア回路10、アンド回路11及びノア
回路12で検出される。この検出信号がn−1段のDフ
リップフロップ13に供給され、入力信号及び各段の出
力信号がノア回路14に供給されることによって、nサ
ンプル期間に渡って入力がほぼ一定値の状態が検出され
る。
の信号が例えば図2のAに示すようにほぼ一定値のとき
に、コムフィルタ4からはほぼ“0”の信号が取り出さ
れ、この信号がノア回路10、アンド回路11及びノア
回路12で検出される。この検出信号がn−1段のDフ
リップフロップ13に供給され、入力信号及び各段の出
力信号がノア回路14に供給されることによって、nサ
ンプル期間に渡って入力がほぼ一定値の状態が検出され
る。
【0013】そしてこのノア回路14からの信号によっ
て各Dフリップフロップ2、6がリセット(図2の破線
部)されることによって、コムフィルタ4からは例えば
図2のBに示すような信号が取り出される。さらに積分
器7からは例えば図2のCに示すような信号が取り出さ
れる。
て各Dフリップフロップ2、6がリセット(図2の破線
部)されることによって、コムフィルタ4からは例えば
図2のBに示すような信号が取り出される。さらに積分
器7からは例えば図2のCに示すような信号が取り出さ
れる。
【0014】すなわち各Dフリップフロップ2、6がリ
セットされることにより、コムフィルタ4からはDフリ
ップフロップ2の直流オフセットに対応する方形波が、
例えば8サンプル期間に渡って取り出される。そしてこ
の方形波が積分器7で積分されることにより、Dフリッ
プフロップ6のリセットで最低レベルにされた積分器7
の出力が元に戻される。これによってディジタルフィル
タ装置のリセットが行われる。
セットされることにより、コムフィルタ4からはDフリ
ップフロップ2の直流オフセットに対応する方形波が、
例えば8サンプル期間に渡って取り出される。そしてこ
の方形波が積分器7で積分されることにより、Dフリッ
プフロップ6のリセットで最低レベルにされた積分器7
の出力が元に戻される。これによってディジタルフィル
タ装置のリセットが行われる。
【0015】こうして上述の装置によれば、リセットが
行われることによってエラーの影響が排除され、例えば
CIC型のディジタルフィルタ装置において、映像信号
の処理等を良好に行うことができるものである。
行われることによってエラーの影響が排除され、例えば
CIC型のディジタルフィルタ装置において、映像信号
の処理等を良好に行うことができるものである。
【0016】なお上述の装置において、リセット後の例
えば8サンプル期間は、入力信号が一定値であることが
望ましい。そこで例えば入力信号を映像信号とする場合
には、例えば垂直同期信号のようなサンプル期間より十
分大きな期間を持つ信号を利用し、この信号を端子15
に供給してリセット信号の検出を行う。
えば8サンプル期間は、入力信号が一定値であることが
望ましい。そこで例えば入力信号を映像信号とする場合
には、例えば垂直同期信号のようなサンプル期間より十
分大きな期間を持つ信号を利用し、この信号を端子15
に供給してリセット信号の検出を行う。
【0017】さらに図3は、上述の装置を映像信号の処
理に適用した場合のブロック図を示す。この図におい
て、入力端子21からの映像信号がCIC型のローパス
フィルタ22に供給される。また入力端子21からの映
像信号がリセット回路23に供給される。さらに入力端
子21からの映像信号が垂直同期信号の判別回路24に
供給され、この判別信号がリセット回路23に供給され
る。
理に適用した場合のブロック図を示す。この図におい
て、入力端子21からの映像信号がCIC型のローパス
フィルタ22に供給される。また入力端子21からの映
像信号がリセット回路23に供給される。さらに入力端
子21からの映像信号が垂直同期信号の判別回路24に
供給され、この判別信号がリセット回路23に供給され
る。
【0018】そしてこのリセット回路23からの信号が
CIC型のローパスフィルタ22に供給される。なお2
5はクロック端子、26は出力端子である。このように
して上述の装置が映像信号の処理に適用される。
CIC型のローパスフィルタ22に供給される。なお2
5はクロック端子、26は出力端子である。このように
して上述の装置が映像信号の処理に適用される。
【0019】
【発明の効果】この発明によれば、リセットが行われる
ことによってエラーの影響が排除され、例えばCIC型
のディジタルフィルタ装置において、映像信号の処理等
を良好に行うことができるようになった。
ことによってエラーの影響が排除され、例えばCIC型
のディジタルフィルタ装置において、映像信号の処理等
を良好に行うことができるようになった。
【図1】本発明によるディジタルフィルタ装置の一例の
構成図である。
構成図である。
【図2】その説明のための図である。
【図3】映像信号の処理に適用した場合の装置の一例の
構成図である。
構成図である。
【図4】CIC型のローパスフィルタの構成図である。
【図5】その説明のための図である。
【図6】ムービングアベレージ型のローパスフィルタの
構成図である。
構成図である。
1 入力端子 2 例えば8段のDフリップフロップ 3 減算器 4 コムフィルタ 5 加算器 6 Dフリップフロップ 7 積分器 8 出力端子 9 クロック信号の供給される端子 10 ノア回路 11 アンド回路 12 ノア回路 13 n−1段のDフリップフロップ 14 ノア回路 15 リセットタイミング信号の供給される端子
Claims (1)
- 【請求項1】 2の補数表現のデータが供給され、任意
の段数のDフリップフロップを有するコムフィルタと、
Dフリップフロップを有する積分器とが直列に接続され
てなるディジタルフィルタ装置において、 上記コムフィルタの出力が所定のサンプル期間連続して
“0”の近傍であることを検出し、 この検出信号にて上記コムフィルタ及び積分器を構成す
る全てのDフリップフロップをリセットするようにした
ディジタルフィルタ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4119169A JPH05315893A (ja) | 1992-05-12 | 1992-05-12 | ディジタルフィルタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4119169A JPH05315893A (ja) | 1992-05-12 | 1992-05-12 | ディジタルフィルタ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05315893A true JPH05315893A (ja) | 1993-11-26 |
Family
ID=14754623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4119169A Pending JPH05315893A (ja) | 1992-05-12 | 1992-05-12 | ディジタルフィルタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05315893A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009232058A (ja) * | 2008-03-21 | 2009-10-08 | Denso Corp | Cicフィルタ,フィルタシステム及び衛星信号受信回路 |
WO2017119368A1 (ja) * | 2016-01-06 | 2017-07-13 | ヤマハ株式会社 | 信号処理方法および信号処理装置 |
-
1992
- 1992-05-12 JP JP4119169A patent/JPH05315893A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009232058A (ja) * | 2008-03-21 | 2009-10-08 | Denso Corp | Cicフィルタ,フィルタシステム及び衛星信号受信回路 |
WO2017119368A1 (ja) * | 2016-01-06 | 2017-07-13 | ヤマハ株式会社 | 信号処理方法および信号処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0422059B2 (ja) | ||
JPH05315893A (ja) | ディジタルフィルタ装置 | |
US5768322A (en) | Transferred data recovery apparatus | |
JPS63292813A (ja) | 多入力ディジタルフィルタ | |
JP2703886B2 (ja) | 電荷結合素子の信号処理回路 | |
JPS59181719A (ja) | オフセツト補償回路 | |
JPS61150473A (ja) | 雑音除去装置 | |
JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
JP3245869B2 (ja) | 極性選択処理回路 | |
US6226663B1 (en) | Method and apparatus for overflow detection in a decimation filter | |
JPS62289006A (ja) | デイジタル補間フイルタ | |
JPH05244011A (ja) | ノイズシェーピング回路 | |
JPH10276346A (ja) | 映像信号処理装置 | |
JPH04332215A (ja) | オフセット除去装置 | |
JPS6029015A (ja) | デジタル積分回路 | |
JPH02179115A (ja) | デジタル信号処理回路 | |
JPH0396079A (ja) | ビデオ信号のノイズ除去回路 | |
JPS62261986A (ja) | ノイズ除去能力を有するパルス計測回路 | |
JP2827679B2 (ja) | 半導体装置 | |
JPH0594531A (ja) | 2値化フイルタ装置 | |
JPH0691623B2 (ja) | ビデオ信号処理回路 | |
JPS6367812A (ja) | 平滑化回路 | |
JPH0637643A (ja) | Adm方式信号処理装置 | |
JPS63108268A (ja) | アナログ出力装置 | |
JPS62277816A (ja) | 符号化回路 |