JPH05308058A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05308058A JPH05308058A JP5992492A JP5992492A JPH05308058A JP H05308058 A JPH05308058 A JP H05308058A JP 5992492 A JP5992492 A JP 5992492A JP 5992492 A JP5992492 A JP 5992492A JP H05308058 A JPH05308058 A JP H05308058A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- tungsten film
- fluoride
- semiconductor device
- reducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】本発明は、弗化タングステンを還元剤により還
元してタングステン膜を形成する半導体装置の製造方法
に関し、ＣＶＤ法によって半導体基板状に形成されるタ
ングステン膜のストレスを低減し、タングステン膜の下
地層の剥離を防止し得る半導体装置の製造方法を提供す
ることを目的とする。 【構成】弗化タングステンを還元する還元剤の還元能に
対し過剰の弗化タングステンが供給された状態で、タン
グステン膜が形成される部分に弗化タングステンの不完
全還元物質層を形成し、この不完全還元物質層上にタン
グステン膜を形成するように構成する。
元してタングステン膜を形成する半導体装置の製造方法
に関し、ＣＶＤ法によって半導体基板状に形成されるタ
ングステン膜のストレスを低減し、タングステン膜の下
地層の剥離を防止し得る半導体装置の製造方法を提供す
ることを目的とする。 【構成】弗化タングステンを還元する還元剤の還元能に
対し過剰の弗化タングステンが供給された状態で、タン
グステン膜が形成される部分に弗化タングステンの不完
全還元物質層を形成し、この不完全還元物質層上にタン
グステン膜を形成するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、弗化タングステンを還
元剤により還元してタングステン膜を形成する半導体装
置の製造方法に関する。
元剤により還元してタングステン膜を形成する半導体装
置の製造方法に関する。
【０００２】
【従来の技術】半導体基板の表面上にタングステン膜を
形成する手段として、弗化タングステンＷＦ6 を材料ガ
スとして用いて、Ｓｉあるいは他の金属が露出している
部分にのみ選択的にタングステン膜を形成する選択ＣＶ
Ｄ法が知られている。そして、従来は、タングステン膜
の形成当初に下地との密着性を確保するため、次の反応
式（１） ２ＷＦ6 ＋３Ｓｉ→２Ｗ＋３ＳｉＦ4 ……（１） に示すような酸化還元反応（Ｓｉ還元）等によりＳｉあ
るいは他の金属が露出している部分にのみタングステン
を堆積させた後、さらに次の反応式（２） ４ＷＦ6 ＋３ＳｉＨ4 →４Ｗ＋３ＳｉＦ4 ＋１２ＨＦ ……（２） に示すようなシラン還元で良質のタングステン膜を形成
していた。
形成する手段として、弗化タングステンＷＦ6 を材料ガ
スとして用いて、Ｓｉあるいは他の金属が露出している
部分にのみ選択的にタングステン膜を形成する選択ＣＶ
Ｄ法が知られている。そして、従来は、タングステン膜
の形成当初に下地との密着性を確保するため、次の反応
式（１） ２ＷＦ6 ＋３Ｓｉ→２Ｗ＋３ＳｉＦ4 ……（１） に示すような酸化還元反応（Ｓｉ還元）等によりＳｉあ
るいは他の金属が露出している部分にのみタングステン
を堆積させた後、さらに次の反応式（２） ４ＷＦ6 ＋３ＳｉＨ4 →４Ｗ＋３ＳｉＦ4 ＋１２ＨＦ ……（２） に示すようなシラン還元で良質のタングステン膜を形成
していた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来の選択ＣＶＤ法は、不純物がドープされていない
多結晶シリコン上にタングステン膜を形成する場合には
問題なかったが、Ａｓ等の不純物がドープされた多結晶
シリコン層上にタングステン膜を形成した場合、最終的
に出来上がる半導体装置の信頼性が低下する問題が生じ
た。
た従来の選択ＣＶＤ法は、不純物がドープされていない
多結晶シリコン上にタングステン膜を形成する場合には
問題なかったが、Ａｓ等の不純物がドープされた多結晶
シリコン層上にタングステン膜を形成した場合、最終的
に出来上がる半導体装置の信頼性が低下する問題が生じ
た。
【０００４】この原因を調べてみると、図３に示すよう
に、Ａｓ等の不純物がドープされた多結晶シリコン層１
上にタングステン膜２を形成した場合、多結晶シリコン
層１がその下の酸化膜３との界面から剥離し、反り返り
が生じていることが判明した。このため、タングステン
膜形成以後の工程においてアライメント不良等が生じ易
くなり、最終的に出来上がる半導体装置の信頼性が低下
したと考えられる。
に、Ａｓ等の不純物がドープされた多結晶シリコン層１
上にタングステン膜２を形成した場合、多結晶シリコン
層１がその下の酸化膜３との界面から剥離し、反り返り
が生じていることが判明した。このため、タングステン
膜形成以後の工程においてアライメント不良等が生じ易
くなり、最終的に出来上がる半導体装置の信頼性が低下
したと考えられる。
【０００５】この多結晶シリコン層の剥離および反り返
りは、Ａｓ等の不純物がドープされた多結晶シリコン上
に形成されるタングステン膜に生じるストレス（残留応
力）が、ノンドープの多結晶シリコン上に形成されるタ
ングステン膜の場合に比べ高くなっていることが原因と
考えられる。また、高速化が求められているＶＬＳＩ等
の半導体装置のコンタクト材料としてタングステンを用
いる場合においては、このようなタングステン膜のスト
レスおよび多結晶シリコン層の剥離は、コンタクト抵抗
の低抵抗化に反し好ましくない。
りは、Ａｓ等の不純物がドープされた多結晶シリコン上
に形成されるタングステン膜に生じるストレス（残留応
力）が、ノンドープの多結晶シリコン上に形成されるタ
ングステン膜の場合に比べ高くなっていることが原因と
考えられる。また、高速化が求められているＶＬＳＩ等
の半導体装置のコンタクト材料としてタングステンを用
いる場合においては、このようなタングステン膜のスト
レスおよび多結晶シリコン層の剥離は、コンタクト抵抗
の低抵抗化に反し好ましくない。
【０００６】本発明の目的は、ＣＶＤ法によって半導体
基板上に形成されるタングステン膜のストレスを低減
し、タングステン膜の下地層となる多結晶シリコン層等
の剥離を防止し得る半導体装置の製造方法を提供するこ
とである。
基板上に形成されるタングステン膜のストレスを低減
し、タングステン膜の下地層となる多結晶シリコン層等
の剥離を防止し得る半導体装置の製造方法を提供するこ
とである。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明による半導体装置の製造方法においては、弗
化タングステンを還元する還元剤の還元能に対し過剰の
弗化タングステンが供給された状態で、タングステン膜
が形成される部分に弗化タングステンの不完全還元物質
層を形成し、この不完全還元物質層上にタングステン膜
を形成することとしている。
め、本発明による半導体装置の製造方法においては、弗
化タングステンを還元する還元剤の還元能に対し過剰の
弗化タングステンが供給された状態で、タングステン膜
が形成される部分に弗化タングステンの不完全還元物質
層を形成し、この不完全還元物質層上にタングステン膜
を形成することとしている。
【０００８】ここで、弗化タングステンの不完全還元物
質層の形成は、タングステン膜の形成の際に供給される
弗化タングステンの供給量を多くするか、不完全還元物
質層の形成時の温度をタングステン膜の形成時における
温度よりも低い温度にすることにより行なわれる。な
お、不完全還元物質層の形成時に供給される弗化タング
ステンの供給量を多くすると共に、不完全還元物質形成
時の温度を低下させてもよい。
質層の形成は、タングステン膜の形成の際に供給される
弗化タングステンの供給量を多くするか、不完全還元物
質層の形成時の温度をタングステン膜の形成時における
温度よりも低い温度にすることにより行なわれる。な
お、不完全還元物質層の形成時に供給される弗化タング
ステンの供給量を多くすると共に、不完全還元物質形成
時の温度を低下させてもよい。
【０００９】
【作用】本発明によれば、タングステン膜が形成される
部分に弗化タングステンの不完全還元物質層が形成さ
れ、これにより、その上に形成されるタングステン膜の
ストレスが和らげられる。
部分に弗化タングステンの不完全還元物質層が形成さ
れ、これにより、その上に形成されるタングステン膜の
ストレスが和らげられる。
【００１０】
【実施例】本発明の一実施例による半導体装置の製造方
法について図１及び図２を参照しつつ説明する。図１は
本発明による半導体装置の製造方法を適用して半導体基
板上にタングステン膜を形成する場合の工程を示したダ
イアグラムである。図１（ａ）はタングステン膜形成の
際に供給される弗化タングステンの量よりもその供給量
を一時的に多くすることにより、弗化タングステンの不
完全還元物質層を半導体基板上に形成した後、タングス
テン膜を形成する場合のダイアグラムを示し、図１
（ｂ）は不完全還元物質層の形成時の温度をタングステ
ン膜の形成時における温度よりも一時的に低い温度とす
ることにより、弗化タングステンの不完全還元物質層を
半導体基板上に形成した後、タングステン膜を形成する
場合のダイアグラムを示している。図２は本発明を適用
してタングステン膜が形成された半導体基板表面付近の
断面図である。
法について図１及び図２を参照しつつ説明する。図１は
本発明による半導体装置の製造方法を適用して半導体基
板上にタングステン膜を形成する場合の工程を示したダ
イアグラムである。図１（ａ）はタングステン膜形成の
際に供給される弗化タングステンの量よりもその供給量
を一時的に多くすることにより、弗化タングステンの不
完全還元物質層を半導体基板上に形成した後、タングス
テン膜を形成する場合のダイアグラムを示し、図１
（ｂ）は不完全還元物質層の形成時の温度をタングステ
ン膜の形成時における温度よりも一時的に低い温度とす
ることにより、弗化タングステンの不完全還元物質層を
半導体基板上に形成した後、タングステン膜を形成する
場合のダイアグラムを示している。図２は本発明を適用
してタングステン膜が形成された半導体基板表面付近の
断面図である。
【００１１】まず、図１（ａ）を参照しつつ本発明の一
実施例について説明する。本発明はＣＶＤ装置を用いて
実施される。ＣＶＤ装置の反応炉内にタングステン膜を
形成すべき半導体基板を収納し、反応炉内の温度を２９
０〜３３０℃に保つ。そして、キャリアガスＨ2 （７０
ｓｃｃｍ）を反応炉内に流通させつつ、図１（ａ）に示
すように、弗化タングステンＷＦ6 を１８ｓｃｃｍで２
秒間反応炉内に供給する。半導体基板表面のタングステ
ン膜が形成される部分には予めＡｓ等の不純物がドープ
された多結晶シリコン層が形成されており、この多結晶
シリコン層のＳｉが弗化タングステンＷＦ6 の還元剤と
して作用し、弗化タングステンＷＦ6 は多結晶シリコン
層の表面で還元される。しかし、このときの弗化タング
ステンＷＦ6 の供給量は還元剤として作用するＳｉの還
元能を超えて過剰に供給されているため、弗化タングス
テンＷＦ6 の還元は不完全なものとなり、弗化タングス
テンＷＦ6 の不完全還元物質（ＷＦ5 、ＷＦ4 等）が多
結晶シリコン層の表面にのみ選択的に堆積し、不完全還
元物質層が形成される。このときの反応式を示すと次の
ようになる。
実施例について説明する。本発明はＣＶＤ装置を用いて
実施される。ＣＶＤ装置の反応炉内にタングステン膜を
形成すべき半導体基板を収納し、反応炉内の温度を２９
０〜３３０℃に保つ。そして、キャリアガスＨ2 （７０
ｓｃｃｍ）を反応炉内に流通させつつ、図１（ａ）に示
すように、弗化タングステンＷＦ6 を１８ｓｃｃｍで２
秒間反応炉内に供給する。半導体基板表面のタングステ
ン膜が形成される部分には予めＡｓ等の不純物がドープ
された多結晶シリコン層が形成されており、この多結晶
シリコン層のＳｉが弗化タングステンＷＦ6 の還元剤と
して作用し、弗化タングステンＷＦ6 は多結晶シリコン
層の表面で還元される。しかし、このときの弗化タング
ステンＷＦ6 の供給量は還元剤として作用するＳｉの還
元能を超えて過剰に供給されているため、弗化タングス
テンＷＦ6 の還元は不完全なものとなり、弗化タングス
テンＷＦ6 の不完全還元物質（ＷＦ5 、ＷＦ4 等）が多
結晶シリコン層の表面にのみ選択的に堆積し、不完全還
元物質層が形成される。このときの反応式を示すと次の
ようになる。
【００１２】ＷＦ6 ＋Ｓｉ → ＷＦX ＋ＳｉＦ4 そして、この２秒間の弗化タングステンＷＦ6 の過剰供
給の後、弗化タングステンＷＦ6 の供給量を３．２ｓｃ
ｃｍまで減らし、Ｓｉの還元能に適合した範囲の供給量
として８秒間の弗化タングステンＷＦ6 供給を行なう。
こうして、不完全還元物質層の上にＳｉ還元によるタン
グステン膜を選択的に形成する。この後、シランＳｉＨ
4 を弗化タングステンＷＦ6 の還元剤として２ｓｃｃｍ
で９０秒間、弗化タングステンＷＦ6 （３．２ｓｃｃ
ｍ）とともに供給し、シラン還元により良質のタングス
テン膜を堆積させ、約１５０ｎｍの膜厚のタングステン
膜を形成した。
給の後、弗化タングステンＷＦ6 の供給量を３．２ｓｃ
ｃｍまで減らし、Ｓｉの還元能に適合した範囲の供給量
として８秒間の弗化タングステンＷＦ6 供給を行なう。
こうして、不完全還元物質層の上にＳｉ還元によるタン
グステン膜を選択的に形成する。この後、シランＳｉＨ
4 を弗化タングステンＷＦ6 の還元剤として２ｓｃｃｍ
で９０秒間、弗化タングステンＷＦ6 （３．２ｓｃｃ
ｍ）とともに供給し、シラン還元により良質のタングス
テン膜を堆積させ、約１５０ｎｍの膜厚のタングステン
膜を形成した。
【００１３】このようにして形成されたタングステン膜
を有する半導体基板表面の断面を示したのが図２であ
る。この図からも明らかなように、Ａｓ等の不純物がド
ープされた多結晶シリコン層１上にタングステン膜２を
形成した場合であっても、多結晶シリコン層１はその下
の酸化膜３と密着しており、従来の問題点であった多結
晶シリコン層１の剥離、反り返りを防止することができ
た。これは、不完全還元物質層を形成したことにより、
その後その上に形成されるタングステン膜のストレスが
緩和されたためと考えられる。なお、不完全還元物質層
は、その後のタングステン膜形成の工程中にほとんどが
還元され、その痕跡をとどめていない。
を有する半導体基板表面の断面を示したのが図２であ
る。この図からも明らかなように、Ａｓ等の不純物がド
ープされた多結晶シリコン層１上にタングステン膜２を
形成した場合であっても、多結晶シリコン層１はその下
の酸化膜３と密着しており、従来の問題点であった多結
晶シリコン層１の剥離、反り返りを防止することができ
た。これは、不完全還元物質層を形成したことにより、
その後その上に形成されるタングステン膜のストレスが
緩和されたためと考えられる。なお、不完全還元物質層
は、その後のタングステン膜形成の工程中にほとんどが
還元され、その痕跡をとどめていない。
【００１４】また、コンタクト部材としてタングステン
膜を用いた場合には、タングステン膜２のストレスや多
結晶シリコン層１の剥離が防止できたことにより、比抵
抗やコンタクト抵抗を従来に比べ１０％程度下げること
ができた。次に、図１（ｂ）を参照しつつ本発明の他の
実施例について説明する。図１（ａ）に示す実施例にお
いては、多結晶シリコン層上に弗化タングステンＷＦ6
の不完全還元物質層を形成する場合に、弗化タングステ
ンＷＦ6 の供給量を多くし反応炉内にＷＦ6 を過剰供給
したのに対し、図１（ｂ）に示す実施例では、反応炉内
の温度を下げることにより、還元剤として作用する多結
晶シリコン層の還元能を低下させ、弗化タングステンＷ
Ｆ6 の不完全還元物質層を形成することとしている。
膜を用いた場合には、タングステン膜２のストレスや多
結晶シリコン層１の剥離が防止できたことにより、比抵
抗やコンタクト抵抗を従来に比べ１０％程度下げること
ができた。次に、図１（ｂ）を参照しつつ本発明の他の
実施例について説明する。図１（ａ）に示す実施例にお
いては、多結晶シリコン層上に弗化タングステンＷＦ6
の不完全還元物質層を形成する場合に、弗化タングステ
ンＷＦ6 の供給量を多くし反応炉内にＷＦ6 を過剰供給
したのに対し、図１（ｂ）に示す実施例では、反応炉内
の温度を下げることにより、還元剤として作用する多結
晶シリコン層の還元能を低下させ、弗化タングステンＷ
Ｆ6 の不完全還元物質層を形成することとしている。
【００１５】すなわち、本実施例では、まず、タングス
テン膜を形成すべき半導体基板を収納した反応炉内の温
度を２４０〜２７０℃とし、この状態でキャリアガスＨ
2 （７０ｓｃｃｍ）を反応炉内に流通させつつ、弗化タ
ングステンＷＦ6 を３．２ｓｃｃｍで１０〜６０秒間反
応炉内に供給する。このＷＦ6 の供給量は反応炉内の温
度を２９０〜３３０℃としたときに、Ｓｉ還元によりタ
ングステン膜を形成する場合の供給量であり、反応炉内
の温度をこれよりも低くしているため、その分、還元剤
として作用する多結晶シリコン層Ｓｉの還元能は低下し
ている。
テン膜を形成すべき半導体基板を収納した反応炉内の温
度を２４０〜２７０℃とし、この状態でキャリアガスＨ
2 （７０ｓｃｃｍ）を反応炉内に流通させつつ、弗化タ
ングステンＷＦ6 を３．２ｓｃｃｍで１０〜６０秒間反
応炉内に供給する。このＷＦ6 の供給量は反応炉内の温
度を２９０〜３３０℃としたときに、Ｓｉ還元によりタ
ングステン膜を形成する場合の供給量であり、反応炉内
の温度をこれよりも低くしているため、その分、還元剤
として作用する多結晶シリコン層Ｓｉの還元能は低下し
ている。
【００１６】したがって、弗化タングステンＷＦ6 はＳ
ｉの還元能を超えて過剰に供給されていることになり、
弗化タングステンＷＦ6 の不完全還元物質（ＷＦ5 、Ｗ
Ｆ4等）が多結晶シリコン層の表面にのみ選択的に堆積
し、不完全還元物質層が形成されるのである。そして、
この不完全還元物質層の形成後、反応炉内の温度を２９
０〜３３０℃に上げ、１０秒間弗化タングステンＷＦ6
（３．２ｓｃｃｍ）を供給した後、シランＳｉＨ4 を弗
化タングステンＷＦ6 の還元剤として２ｓｃｃｍで９０
秒間、弗化タングステンＷＦ6 （３．２ｓｃｃｍ）とと
もに供給し、シラン還元により良質のタングステン膜を
堆積させ、約１５０ｎｍの膜厚のタングステン膜を形成
した。
ｉの還元能を超えて過剰に供給されていることになり、
弗化タングステンＷＦ6 の不完全還元物質（ＷＦ5 、Ｗ
Ｆ4等）が多結晶シリコン層の表面にのみ選択的に堆積
し、不完全還元物質層が形成されるのである。そして、
この不完全還元物質層の形成後、反応炉内の温度を２９
０〜３３０℃に上げ、１０秒間弗化タングステンＷＦ6
（３．２ｓｃｃｍ）を供給した後、シランＳｉＨ4 を弗
化タングステンＷＦ6 の還元剤として２ｓｃｃｍで９０
秒間、弗化タングステンＷＦ6 （３．２ｓｃｃｍ）とと
もに供給し、シラン還元により良質のタングステン膜を
堆積させ、約１５０ｎｍの膜厚のタングステン膜を形成
した。
【００１７】このようにして形成されたタングステン膜
の性質は、図１（ａ）の工程によって形成されたものと
ほぼ同様であり、Ａｓ等の不純物がドープされた多結晶
シリコン層１上にタングステン膜２を形成した場合であ
っても、多結晶シリコン層１はその下の酸化膜３と密着
しており、従来の問題点であった多結晶シリコン層１の
剥離、反り返りを防止することができ（図２参照）、コ
ンタクト部材としてタングステン膜を用いた場合には、
比抵抗やコンタクト抵抗を従来に比べ１０％程度下げる
ことができた。なお、不完全還元物質層は、その後のタ
ングステン膜形成の工程中にほとんどが還元され、その
痕跡をとどめていない点も既述の実施例の場合と同様で
ある。
の性質は、図１（ａ）の工程によって形成されたものと
ほぼ同様であり、Ａｓ等の不純物がドープされた多結晶
シリコン層１上にタングステン膜２を形成した場合であ
っても、多結晶シリコン層１はその下の酸化膜３と密着
しており、従来の問題点であった多結晶シリコン層１の
剥離、反り返りを防止することができ（図２参照）、コ
ンタクト部材としてタングステン膜を用いた場合には、
比抵抗やコンタクト抵抗を従来に比べ１０％程度下げる
ことができた。なお、不完全還元物質層は、その後のタ
ングステン膜形成の工程中にほとんどが還元され、その
痕跡をとどめていない点も既述の実施例の場合と同様で
ある。
【００１８】なお、上述の実施例では、本発明をいわゆ
る選択ＣＶＤ法に適用した場合の実施例について説明し
たが、本発明はいわゆるブランケットＣＶＤ法に適用す
ることも可能である。この場合には、半導体基板の下処
理として、基板表面に密着層としてＴｉＮ層あるいはＴ
ｉＷ層を予め形成しておくことが必要となる。また、弗
化タングステンＷＦ6 の不完全還元物質層を形成する場
合の還元剤がＳｉからＴｉに変わるので、ＷＦ6 の供給
量を還元剤Ｔｉの還元能に応じて変えればよい。
る選択ＣＶＤ法に適用した場合の実施例について説明し
たが、本発明はいわゆるブランケットＣＶＤ法に適用す
ることも可能である。この場合には、半導体基板の下処
理として、基板表面に密着層としてＴｉＮ層あるいはＴ
ｉＷ層を予め形成しておくことが必要となる。また、弗
化タングステンＷＦ6 の不完全還元物質層を形成する場
合の還元剤がＳｉからＴｉに変わるので、ＷＦ6 の供給
量を還元剤Ｔｉの還元能に応じて変えればよい。
【００１９】
【発明の効果】以上の通り、本発明によれば、半導体基
板上に形成されるタングステン膜のストレスを緩和する
ことができ、これにより、タングステン膜の下地層とな
る多結晶シリコン層等の剥離、反り返りを防止すること
ができる。また、本発明により形成されるタングステン
膜をコンタクト部材として用いた場合には、タングステ
ン膜のストレスや多結晶シリコン層の剥離が防止され、
比抵抗やコンタクト抵抗を従来に比べ１０％程度下げる
ことができた。
板上に形成されるタングステン膜のストレスを緩和する
ことができ、これにより、タングステン膜の下地層とな
る多結晶シリコン層等の剥離、反り返りを防止すること
ができる。また、本発明により形成されるタングステン
膜をコンタクト部材として用いた場合には、タングステ
ン膜のストレスや多結晶シリコン層の剥離が防止され、
比抵抗やコンタクト抵抗を従来に比べ１０％程度下げる
ことができた。
【図１】本発明による半導体装置の製造方法を示すダイ
アグラムである。
アグラムである。
【図２】本発明の製造方法により形成されたタングステ
ン膜の断面図である。
ン膜の断面図である。
【図３】従来の製造方法により形成されたタングステン
膜の断面図である。
膜の断面図である。
１…多結晶シリコン層 ２…タングステン膜 ３…酸化膜
Claims (3)
- 【請求項１】 弗化タングステンを還元剤により還元し
てタングステン膜を形成する半導体装置の製造方法にお
いて、 弗化タングステンを還元する還元剤の還元能に対し過剰
の弗化タングステンが供給された状態で、タングステン
膜が形成される部分に弗化タングステンの不完全還元物
質層を形成する第１の工程と、 還元剤の還元能に適合した弗化タングステンが供給され
た状態で、前記不完全還元物質層上にタングステン膜を
形成する第２の工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記第１の工程は、弗化タングステンの供給量を多くす
ることにより、還元剤の還元能に対し過剰の弗化タング
ステンが供給された状態にすることを特徴とする半導体
装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 前記第１の工程は、還元反応時の温度を前記第２の工程
の温度よりも低い温度にすることにより、還元剤の還元
能に対し過剰の弗化タングステンが供給された状態にす
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5992492A JPH05308058A (ja) | 1992-03-17 | 1992-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5992492A JPH05308058A (ja) | 1992-03-17 | 1992-03-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308058A true JPH05308058A (ja) | 1993-11-19 |
Family
ID=13127169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5992492A Withdrawn JPH05308058A (ja) | 1992-03-17 | 1992-03-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308058A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020189373A1 (ja) * | 2019-03-20 | 2020-09-24 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置およびプログラム |
-
1992
- 1992-03-17 JP JP5992492A patent/JPH05308058A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020189373A1 (ja) * | 2019-03-20 | 2020-09-24 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置およびプログラム |
| JPWO2020189373A1 (ja) * | 2019-03-20 | 2021-12-02 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970009867B1 (ko) | 반도체 소자의 텅스텐 실리사이드 형성방법 | |
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| US20060024959A1 (en) | Thin tungsten silicide layer deposition and gate metal integration | |
| JPS6278816A (ja) | シリコン基板上に金属を選択的に付着する方法 | |
| US4737474A (en) | Silicide to silicon bonding process | |
| JP4242958B2 (ja) | 半導体装置のエッチングマスク形成方法 | |
| JPH0577327B2 (ja) | ||
| US6284650B1 (en) | Integrated tungsten-silicide processes | |
| US6165884A (en) | Method of forming gate electrode in semiconductor device | |
| US6124202A (en) | Methods of fabricating silicide layers and silicide contact structures in microelectronic devices | |
| JPH05308058A (ja) | 半導体装置の製造方法 | |
| US6174795B1 (en) | Method for preventing tungsten contact plug loss after a backside pressure fault | |
| KR970005943B1 (ko) | 반도체 장치의 텅스텐 실리사이드 제조방법 | |
| JP2914282B2 (ja) | 半導体装置の製造方法 | |
| JPH04294532A (ja) | タングステンシリサイド膜の形成方法 | |
| JP2751606B2 (ja) | 配線の形成方法 | |
| JP3120517B2 (ja) | シリサイドプラグの形成方法 | |
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
| KR100342825B1 (ko) | 반도체소자의텅스텐실리사이드층형성방법 | |
| JP2617090B2 (ja) | 半導体装置のコンタクト製造方法 | |
| US5595936A (en) | Method for forming contacts in semiconductor device | |
| JPH07273045A (ja) | タングステン膜の成膜方法 | |
| JPS63153273A (ja) | 金属薄膜の選択堆積方法 | |
| EP0427254B1 (en) | Method for forming a contact region | |
| JP2543192B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |