JPH04294532A - タングステンシリサイド膜の形成方法 - Google Patents

タングステンシリサイド膜の形成方法

Info

Publication number
JPH04294532A
JPH04294532A JP8338991A JP8338991A JPH04294532A JP H04294532 A JPH04294532 A JP H04294532A JP 8338991 A JP8338991 A JP 8338991A JP 8338991 A JP8338991 A JP 8338991A JP H04294532 A JPH04294532 A JP H04294532A
Authority
JP
Japan
Prior art keywords
gas
tungsten silicide
silicide film
film
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8338991A
Other languages
English (en)
Inventor
Takaaki Miyamoto
孝章 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8338991A priority Critical patent/JPH04294532A/ja
Publication of JPH04294532A publication Critical patent/JPH04294532A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造プロセ
スにおけるタングステンシリサイド膜の形成方法に関し
、特にタングステンシリサイド膜を面内均一性に優れ且
つ良好な表面アスピリティを以て形成する方法に関する
【0002】
【従来の技術】超LSIのゲート電極材料や配線材料と
して、従来のポリシリコン層よりも1桁以上低抵抗なポ
リサイド構造層が用いられている。このポリサイド構造
層は、ポリシリコン層上にタングステンシリサイド等の
高融点金属シリサイド層を積層したものであり、特に、
集積度の高いメモリ装置等への適用が活発である。
【0003】ところで、タングステンシリサイド膜を形
成する場合には、フッ化タングステン(WF6 )ガス
が使用され、その還元ガスとしてシラン(SiH4 )
ガスや、ジクロロシラン(SiH2 Cl2 )ガス等
が使用されている。
【0004】
【発明が解決しようとする課題】ところが、還元ガスと
してシランガスを用いた場合では、長所としてウエハの
面内均一性に優れるが、ステップカバレージが悪く、膜
中のフッ素の含有量が多い等の短所がある。一方、ジク
ロロシランガスを還元ガスとした場合では、ステップカ
バレージに優れ、酸化時の膜の剥がれや段差部でのクラ
ックに強い等の特徴を有するが、反面、面内の均一性や
表面アスピリティが悪い。これはジクロロシランガスで
は、500℃以上の高温で成膜されるため、堆積時に既
にタングステンシリサイドの結晶粒径が大きくなってい
るためである。ジクロロシランガスを用いて比較的低温
で成膜すれば、タングステンシリサイドの結晶粒径を小
さくできるが、その成膜の初期段階でタングステンリッ
チな膜が形成されてしまい、面内の不均一性の問題は残
ることになる(例えば、第50回応用物理学会学術講演
会予稿集(89年  秋季)、第560頁、27p−D
−3参照)。
【0005】そこで、本発明は上述の技術的な課題に鑑
み、タングステンシリサイド膜を面内均一性に優れ且つ
良好な表面アスピリティを以て形成する方法の提供を目
的とする。
【0006】
【課題を解決するための手段】上述の目的を達成するた
め、本発明のタングステンシリサイド膜の形成方法は、
初めにフッ化タングステンガスとその還元ガスとしての
シランガス若しくはシランガスとジクロロシランガスの
混合ガスを用いて基体上にタングステンシリサイド膜を
薄く形成する。続いて、500℃〜600℃程度の比較
的低温でジクロロシランガスとフッ化タングステンガス
を用いて前記タングステンシリサイド膜上にタングステ
ンシリサイド膜を積層する。
【0007】
【作用】フッ化タングステンガスとその還元ガスとして
のシランガス若しくはシランガスとジクロロシランガス
の混合ガスを用いてCVDを行うことで、面内均一性に
優れたタングステンシリサイド膜が全面に形成される。 このタングステンシリサイド膜は、薄い膜厚で良いため
膜中のフッ化物の取り込みは問題とならず、次工程でジ
クロロシランガスによるタングステンシリサイド膜が堆
積されるためステップカバレージは問題とならない。面
内均一性に優れた薄いタングステンシリサイド膜を形成
した後、続けて、ジクロロシランガスを還元ガスとして
タングステンシリサイド膜を積層する。この時比較的低
温でプロセスが進められるが、既に形成された薄いタン
グステンシリサイド膜が触媒作用を示しながら成膜がな
されるため、タングステンリッチな膜とならず、該タン
グステンシリサイド膜の良好な面内均一性を反映して面
内均一性の優れた膜が堆積される。また、比較的低温な
プロセスなため、結晶粒径は大きくならず表面アスピリ
ティも良好となる。
【0008】
【実施例】本発明の好適な実施例を図面を参照しながら
説明する。
【0009】〔第1の実施例〕本実施例は六フッ化タン
グステンガスの還元ガスとして、初めにシランガスが使
用され、続いてジクロロシランガスが使用される例であ
る。
【0010】本実施例をその工程に従って説明すると、
初めに、図1の(a)に示すように、基体1上にタング
ステンシリサイド膜2がシランガス(SiH4 )と六
フッ化タングステンガス(WF6 )を用いたCVD法
により形成される。CVDは後述するようなマルチチャ
ンバー型のCVD装置を用いることができる。基体1は
例えばシリコン基板や絶縁膜或いはポリシリコン膜に被
覆された基板である。
【0011】このCVDの条件は、例えば、温度360
℃、圧力240mTorrであり、シランガスは150
sccm、六フッ化タングステンガスは2sccm程度
の流量である。このような条件でタングステンシリサイ
ド膜2を形成した場合には、100Å程度の薄いタング
ステンシリサイド膜2が基体1上に得られる。
【0012】このCVDでは、還元ガスをシランとする
ため、面内均一性に優れたタングステンシリサイド膜2
が全面に形成される。また、そのタングステンシリサイ
ド膜2は、薄い膜厚なため、フッ素濃度も問題とならず
、次工程でジクロロシランガスによるタングステンシリ
サイド膜がさらに堆積されるためステップカバレージも
問題とならない。
【0013】続いて、結晶粒径を小さく抑えるため、比
較的低温でジクロロシランガスと六フッ化タングステン
ガスを反応させて、図1の(b)に示すように、タング
ステンシリサイド膜3を薄い前記タングステンシリサイ
ド膜2上に堆積する。このタングステンシリサイド膜3
の堆積も後述するCVD装置によって連続的に行うこと
ができる。
【0014】このCVDの条件は、例えば、温度530
〜590℃、圧力300mTorrであり、ジクロロシ
ランガスは150sccm、六フッ化タングステンガス
は2.5sccm程度の流量である。このような条件で
タングステンシリサイド膜3をタングステンシリサイド
膜2上に700〜1000Å程度堆積させる。
【0015】ジクロロシランガスを用いたCVDでは、
その初期段階で、下地膜である面内均一性に優れたタン
グステンシリサイド膜2が触媒作用を示す。このためタ
ングステンシリサイド膜2の面内均一性を反映して、積
層させるタングステンシリサイド膜3も面内均一性に優
れたものとなり、特に初期段階でタングステンシリサイ
ド膜2を核としてタングステンシリサイド膜3の結晶粒
が成長することから、タングステンリッチな膜が形成さ
れることはない。また、このジクロロシランガスを用い
たプロセスは、530〜590℃の比較的低温なプロセ
スである。従って、結晶粒径は比較的に小さいサイズに
抑えられることになり、表面アスピリティは良好となる
【0016】次に、本実施例に用いて好適なCVD装置
の一例について図2を参照して説明する。図2に示すC
VD装置10は、2つの反応室11,12を有しており
、それぞれ異なる反応ガスによるCVDを連続して行う
ことができる。
【0017】2つの反応室11,12はトランスファー
室13を介して接続されており、タングステンシリサイ
ド膜を形成すべき基体はウエハごとトランスファー室1
3からそれぞれ反応室11,12に移送される。トラン
スファー室13はロードロック室16に連設され、その
ロードロック室16に対してカセット室14から基体は
ロードされ、基体はロードロック室16からカセット室
15にアンロードされる。
【0018】図3は、本実施例のタングステンシリサイ
ド膜の形成方法をガスの流量から説明するタイムチャー
トである。線aはシランガスの流量を示し、線bはジク
ロロシランガスの流量を示し、線cは六フッ化タングス
テンガスの流量を示す。各線a,b,cにおいて、高レ
ベル時がガスが反応室に導入されるタイミングであり、
低レベル時がガスは反応室に導入されないタイミングで
ある。
【0019】この図3中、時刻t1 〜t2 が第1段
階のCVDであり、シランガスと六フッ化タングステン
ガスが使用される。この時、図2の装置で例えば反応室
11がCVDに用いられ、面内均一性の優れた薄膜のタ
ングステンシリサイド膜が形成される。
【0020】次に、時刻t2 で、その第1段階のCV
Dが終了し、反応室11からトランスファー室13に大
気開放されることなく、基体が移送される。そして、時
刻t3 でその基体は他の反応室12にトランスファー
室13から移送される。
【0021】時刻t3 〜時刻t4 では、第2段階の
CVDが行われる。このCVDでは、ジクロロシランガ
スと六フッ化タングステンガスが使用され、反応室11
で形成されたタングステンシリサイド膜を下地としなが
ら膜が堆積される。面内均一性の優れた膜を下地とする
ため、反応室12で堆積する膜にも良好な面内均一性が
得られる。また、比較的低温なプロセスであるため、表
面アスピリティも良好とされる。
【0022】〔第2の実施例〕本実施例は、初めに薄い
膜厚で形成するタングステンシリサイド膜をジクロロシ
ランガスとシランガスの混合ガスとする例である。
【0023】本実施例をその工程に従って説明すると、
初めに、図1の(a)に示すように、基体1上にタング
ステンシリサイド膜2がジクロロシランガス(SiH2
 Cl2 )にシランガス(SiH4 )を添加した混
合ガスと、六フッ化タングステンガス(WF6 )とを
用いたCVD法により形成される。CVDは前述のマル
チチャンバー型のCVD装置を用いることができ、基体
1は第1の実施例と同様に、例えばシリコン基板や絶縁
膜或いはポリシリコン膜に被覆された基板である。
【0024】このCVDの条件は、例えば温度530〜
570℃、圧力300mTorrであり、ジクロロシラ
ンガスは670sccm、シランガスは20〜50sc
cm、六フッ化タングステンガスは18sccm程度の
流量である。このCVDでは、ジクロロシランガスと反
応しなかった六フッ化タングステンガスは基体1(シリ
コン基板の場合)と直接反応することなく、添加された
シランガスと反応する。この反応は、 WF6 +2SiH4 →WSix+6HF+H2 で
表され、この反応の結果、Siリッチなタングステンシ
リサイドの核が形成される。
【0025】このCVDでは、シランガスが添加される
ため、形成されるタングステンシリサイド膜2は面内均
一性が良好である。また、膜厚も薄いため、フッ素濃度
も問題とならず、ステップカバレージも次の工程で他の
タングステンシリサイド膜が積層されるため問題となら
ない。
【0026】続いて、第1の実施例と同様に、結晶粒径
を小さく抑えるため、比較的低温でジクロロシランガス
と六フッ化タングステンガスを反応させて、タングステ
ンシリサイド膜3を薄い前記タングステンシリサイド膜
2上に堆積する。このタングステンシリサイド膜3の堆
積も第1の実施例と同様に前述の如きCVD装置によっ
て連続的に行うことができる。
【0027】このCVDの条件は、例えば、温度530
〜590℃、圧力300mTorrであり、ジクロロシ
ランガスは670sccm、六フッ化タングステンガス
は18sccm程度の流量である。
【0028】このジクロロシランガスを用いたCVDで
は、既に、シリコンリッチな膜が形成されているため、
六フッ化タングステンは直接的に基体1と反応すること
がなく、タングステンシリサイド膜2の面内均一性を反
映して、面内均一性の良好なタングステンシリサイド膜
3が積層される。また、このジクロロシランガスの反応
は、       WF6 +7/2SiH2 Cl2 →W
Six+3/2SiF4 +7HClで表され、タング
ステンリッチとならずにフッ素濃度の低い膜が成長する
。さらに、このジクロロシランガスを用いたプロセスは
、530〜590℃の比較的低温なプロセスである。従
って、結晶粒径は比較的に小さいサイズに抑えられるこ
とになり、表面アスピリティは良好となる。
【0029】図4は、第2の実施例のタングステンシリ
サイド膜の形成方法をガスの流量から説明するタイムチ
ャートである。線dはシランガスの流量を示し、線eは
ジクロロシランガスの流量を示し、線fは六フッ化タン
グステンガスの流量を示す。各線d,e,fにおいて、
高レベル時がガスが反応室に導入されるタイミングであ
り、低レベル時がガスは反応室に導入されないタイミン
グである。
【0030】図4中、時刻t10でまずジクロロシラン
ガスが導入され、続いてシランガス及び六フッ化タング
ステンガスが時刻t11で導入される。時刻t11〜時
刻t12の期間で、シランガスの添加によって面内均一
性の良好なタングステンシリサイド薄膜2が形成される
【0031】時刻t12では、シランガスの導入が停止
する。以後はジクロロシランガスと六フッ化タングステ
ンガスの反応によって膜が堆積する。この段階のCVD
では、既に形成した面内均一性の高い膜を結晶成長に利
用するため、形成されるタングステンシリサイド膜3は
表面アスピリティの良好な面内均一性の高いものとなる
。 時刻t13でガスの供給を停止し、膜の堆積が終了する
【0032】図5は、シランガスの添加ない場合に形成
される膜と、シランガスの添加が有る場合に形成される
膜のシリコンの組成を比較した図である。図中、縦軸は
シリコンの組成比であり、横軸は膜厚である。期間T0
 の初期段階すなわち膜の底部側では、図中実線で示す
シランガスを添加した場合の方がシリコンの組成比が高
くなり、メタル(タングステン)リッチな膜とはならな
いことが示される。これに対し、図中破線で示すシラン
ガスの添加がない場合では、膜厚の薄い部分で、シリコ
ンの組成比が極めて低くなり、面内均一性が悪化してい
ることが判る。従って、シランガスを添加することで、
膜の全体に亘ってシリコンリッチな膜が均一に得られる
ことになる。
【0033】
【発明の効果】本発明のタングステンシリサイド膜の形
成方法では、ジクロロシランガスによるタングステンシ
リサイド膜の形成前に、シランガス若しくはシランガス
とジクロロシランガスの混合ガスを用いてCVDを行う
ため、面内均一性に優れた薄膜が形成されることになる
。このタングステンシリサイド膜は、薄く形成されるた
め、膜中のフッ素濃度は問題とならず、次の工程でジク
ロロシランガス還元による膜が形成されるため、ステッ
プカバレージも問題とならない。この薄いタングステン
シリサイド膜を形成した後、ジクロロシランガス還元に
よる膜を形成するが、下地の面内均一性に優れた膜を反
映して、堆積される膜の面内均一性も改善され、表面ア
スピリティも良好となる。
【図面の簡単な説明】
【図1】本発明のタングステンシリサイド膜の形成方法
の一例の工程断面図であり、(a)はシランガス系によ
るCVD工程までの基体断面、(b)はジクロロシラン
ガス系によるCVD工程までの基体断面をそれぞれ示す
【図2】本発明のタングステンシリサイド膜の形成方法
に用いられるマルチチャンバー型のCVD装置の一例の
模式図である。
【図3】本発明のタングステンシリサイド膜の形成方法
の第1の実施例における各ガスの流量を示すタイムチャ
ートである。
【図4】本発明のタングステンシリサイド膜の形成方法
の第2の実施例における各ガスの流量を示すタイムチャ
ートである。
【図5】本発明のタングステンシリサイド膜の形成方法
の第2の実施例における膜厚と膜の組成の関係を示す特
性図である。
【符号の説明】 1…基体 2…タングステンシリサイド膜 3…タングステンシリサイド膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  シランガスとフッ化タングステンガス
    を用いて基体上にタングステンシリサイド膜を薄く形成
    し、続いて、比較的低温でジクロロシランガスとフッ化
    タングステンガスを用いて前記タングステンシリサイド
    膜上にタングステンシリサイド膜を積層することを特徴
    とするタングステンシリサイド膜の形成方法。
  2. 【請求項2】  シランガス、ジクロロシランガス及び
    フッ化タングステンガスを用いて基体上にタングステン
    シリサイド膜を薄く形成し、続いて、比較的低温でジク
    ロロシランガスとフッ化タングステンガスを用いて前記
    タングステンシリサイド膜上にタングステンシリサイド
    膜を積層することを特徴とするタングステンシリサイド
    膜の形成方法。
JP8338991A 1991-03-22 1991-03-22 タングステンシリサイド膜の形成方法 Withdrawn JPH04294532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8338991A JPH04294532A (ja) 1991-03-22 1991-03-22 タングステンシリサイド膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8338991A JPH04294532A (ja) 1991-03-22 1991-03-22 タングステンシリサイド膜の形成方法

Publications (1)

Publication Number Publication Date
JPH04294532A true JPH04294532A (ja) 1992-10-19

Family

ID=13801072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8338991A Withdrawn JPH04294532A (ja) 1991-03-22 1991-03-22 タングステンシリサイド膜の形成方法

Country Status (1)

Country Link
JP (1) JPH04294532A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236464A (ja) * 1994-09-27 1996-09-13 Applied Materials Inc 堆積プロセスにおけるSiH4ソーク及びパージの利用
JPH09167743A (ja) * 1995-10-31 1997-06-24 Internatl Business Mach Corp <Ibm> 半導体チップ上に低応力ポリサイド導体を形成する方法
JPH1070124A (ja) * 1996-06-24 1998-03-10 Hyundai Electron Ind Co Ltd 半導体素子の導電配線形成方法
EP0926711A2 (en) * 1997-12-19 1999-06-30 Siemens Aktiengesellschaft Gate electrode fabrication method
JP2005277318A (ja) * 2004-03-26 2005-10-06 Semiconductor Leading Edge Technologies Inc 高誘電体薄膜を備えた半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236464A (ja) * 1994-09-27 1996-09-13 Applied Materials Inc 堆積プロセスにおけるSiH4ソーク及びパージの利用
US5780360A (en) * 1994-09-27 1998-07-14 Applied Materials, Inc. Purge in silicide deposition processes dichlorosilane
US5817576A (en) * 1994-09-27 1998-10-06 Applied Materials, Inc. Utilization of SiH4 soak and purge in deposition processes
JPH09167743A (ja) * 1995-10-31 1997-06-24 Internatl Business Mach Corp <Ibm> 半導体チップ上に低応力ポリサイド導体を形成する方法
JPH1070124A (ja) * 1996-06-24 1998-03-10 Hyundai Electron Ind Co Ltd 半導体素子の導電配線形成方法
EP0926711A2 (en) * 1997-12-19 1999-06-30 Siemens Aktiengesellschaft Gate electrode fabrication method
JPH11243189A (ja) * 1997-12-19 1999-09-07 Siemens Ag 集積回路においてゲートレベル相互接続を形成する方法、ゲートレベル相互接続集積回路及びゲートレベル相互接続内のふっ素濃度の全体的なレベルを制御する方法
JP2005277318A (ja) * 2004-03-26 2005-10-06 Semiconductor Leading Edge Technologies Inc 高誘電体薄膜を備えた半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US8456007B2 (en) Chemical vapor deposition of titanium
US5877074A (en) Method for improving the electrical property of gate in polycide structure
JPH0573254B2 (ja)
JP2008508721A (ja) タングステンシリサイド薄層の堆積とゲート金属の組込み
JPH0529317A (ja) シリコン半導体素子のタングステン窒化薄膜蒸着法及びこれを利用した二層構造の金属配線形成法
JPH0577327B2 (ja)
US5963828A (en) Method for tungsten nucleation from WF6 using titanium as a reducing agent
JP2000195859A (ja) 高誘電体膜形成方法
US6165884A (en) Method of forming gate electrode in semiconductor device
JPH09298169A (ja) 集積化タングステン−シリサイドプロセス
JPH05167008A (ja) 半導体素子の製造方法
JPH06283453A (ja) 半導体装置製造方法
JPH04294532A (ja) タングステンシリサイド膜の形成方法
JP3476184B2 (ja) トレンチ・コンデンサ及びトレンチ・コンデンサの製造方法
JPH0922884A (ja) 半導体素子の製造方法
JP2000040675A (ja) 半導体装置の製造方法およびそれによる半導体装置
JP3222156B2 (ja) 半導体装置のタングステンポリサイドのエッチング方法
JPH0530055B2 (ja)
JPH01191447A (ja) 半導体装置の製造方法
JPH0778991A (ja) 半導体装置および半導体装置の製造方法
JPH07307308A (ja) 成膜方法およびそれを用いた半導体集積回路装置の製造方法
JPH0325967A (ja) 半導体装置の製造方法
JPS60158672A (ja) 半導体装置の製造方法
JPH06140572A (ja) 容量絶縁膜の形成方法
JPH01239971A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514