JPH05303444A - クロック信号供給装置 - Google Patents

クロック信号供給装置

Info

Publication number
JPH05303444A
JPH05303444A JP4108019A JP10801992A JPH05303444A JP H05303444 A JPH05303444 A JP H05303444A JP 4108019 A JP4108019 A JP 4108019A JP 10801992 A JP10801992 A JP 10801992A JP H05303444 A JPH05303444 A JP H05303444A
Authority
JP
Japan
Prior art keywords
clock pulse
frequency
clock
circuit
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4108019A
Other languages
English (en)
Inventor
Yoshiki Kuwata
良樹 桑田
Hideaki Ishihara
秀昭 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP4108019A priority Critical patent/JPH05303444A/ja
Publication of JPH05303444A publication Critical patent/JPH05303444A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】 【目的】 低消費電力モードにおける消費電力の低減を
図ることができるクロック信号供給装置を提供すること
にある。 【構成】 クロックパルス発生器4にて所定の周波数の
クロックパルスCK1が発生し、周波数逓倍回路5はク
ロックパルス発生器4からのクロックパルスCK1を入
力して、クロックパルスの周波数を逓倍して出力する。
又、クロック選択回路6と指令信号生成回路7により、
電源スイッチ・オン時の通常モードにおいて周波数逓倍
回路5からの高周波数のクロックパルスCK2をマイコ
ン2側に供給し、電源スイッチ・オフ時の低消費電力モ
ードにおいてはクロックパルス発生器4からの低周波数
のクロックパルスCK1をマイコン2側に供給するとと
もに周波数逓倍回路5の駆動を停止させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、クロック信号供給装
置に係り、詳しくは、低消費電力モードを有するクロッ
ク信号供給装置に関するものである。
【0002】
【従来の技術】従来から低消費電力モードを有するマイ
クロコンピュータ(以下、マイコンという)は多い。こ
の方法は、特公昭61−48726号公報に示すよう
に、クロックの発振そのものを停止し低消費電力化する
ものである。又、発振を停止せずにCPUの動作を停止
させて、低消費電力化する方法もよく知られている。
【0003】
【発明が解決しようとする課題】ところが、クロックの
発振そのものを停止させてしまうと、低消費電力モード
において一部の機器を動作せる場合には適さなかった。
又、発振を停止せずにCPUの動作を停止させてしまう
と、発振は依然行われており、クロック信号供給装置の
低消費電力化ということは行われていなかった。さら
に、近年、マイコンの動作周波数の上昇と共にクロック
発振器の消費電流も増大しており問題となっている。
【0004】そこで、この発明の目的は、低消費電力モ
ードにおける消費電力の低減を図ることができるクロッ
ク信号供給装置を提供することにある。
【0005】
【課題を解決するための手段】この発明は、所定の周波
数のクロックパルスを発生するクロックパルス発生源
と、前記クロックパルス発生源からのクロックパルスを
入力して、クロックパルスの周波数を逓倍して出力する
周波数逓倍回路と、通常モードにおいては前記周波数逓
倍回路からの高周波数のクロックパルスを供給し、低消
費電力モードにおいては前記クロックパルス発生源から
の低周波数のクロックパルスを供給するとともに前記周
波数逓倍回路の駆動を停止させる制御回路とを備えたク
ロック信号供給装置をその要旨とするものである。
【0006】
【作用】周波数逓倍回路はクロックパルス発生源からの
クロックパルスを入力して、クロックパルスの周波数を
逓倍して出力する。制御回路は通常モードにおいては周
波数逓倍回路からの高周波数のクロックパルスを供給
し、低消費電力モードにおいてはクロックパルス発生源
からの低周波数のクロックパルスを供給するとともに前
記周波数逓倍回路の駆動を停止させる。つまり、低消費
電力モード時には周波数逓倍回路の駆動が停止して消費
電力を下げる。
【0007】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図1には、マイコンシステムの全体
構成を示す。
【0008】本システムは、クロック信号供給装置1と
マイコン2と電源スイッチ3からなる。クロック信号供
給装置1は、クロックパルス発生器4と周波数逓倍回路
5とクロック選択回路6と指令信号生成回路7とからな
る。
【0009】クロックパルス発生器4にはクロック選択
回路6が接続されるとともに周波数逓倍回路5が接続さ
れている。そして、クロックパルス発生器4は、図3に
示すクロックパルスCK1をクロック選択回路6及び周
波数逓倍回路5に送出する。このクロックパルスCK1
の周波数は、本実施例では5MHzとなっている。又、
周波数逓倍回路5はクロックパルスCK1を入力して逓
倍動作許可信号により、周波数逓倍動作を行い、図3に
示すように、周波数が2倍にされたクロックパルスCK
2をクロック選択回路6に送出する。本実施例では、周
波数逓倍回路5としてPLL(フェーズ・ロックド・ル
ープ)を用いている。
【0010】図2に、クロック選択回路6の具体的な構
成を示す。クロック選択回路6は、2つのフリップフロ
ップ8,9とインバータ10と2つのアンドゲート1
1,12とオアゲート13から構成されている。クロッ
クパルス発生器4からのクロックパルスCK1がフリッ
プフロップ8のクロック端子に入力されるとともに、ク
ロックパルスCK1がアンドゲート11の一方の入力端
子に入力される。又、周波数逓倍回路5からのクロック
パルスCK2がフリップフロップ9のクロック端子に入
力されるとともに、クロックパルスCK2がアンドゲー
ト12の一方の入力端子に入力される。さらに、クロッ
ク選択信号がフリップフロップ9の入力端子に入力され
るとともにインバータ10を介してフリップフロップ8
の入力端子に入力される。フリップフロップ8の出力端
子はアンドゲート11の一方の入力端子に接続されると
ともにフリップフロップ9のリセット端子に接続されて
いる。又、フリップフロップ9の出力端子はアンドゲー
ト12の一方の入力端子に接続されるとともにフリップ
フロップ8のリセット端子に接続されている。さらに、
アンドゲート11,12の出力端子はオアゲート13の
入力端子と接続されている。オアゲート13の出力がク
ロック選択回路6の出力CKOUTとなる。
【0011】又、図1の指令信号生成回路7には電源ス
イッチ3が接続され、同回路7は電源スイッチ3からの
操作信号を入力して、図3に示す逓倍動作許可信号を周
波数逓倍回路5に送出するとともにクロック選択信号を
クロック選択回路6に送出する。
【0012】又、図1のマイコン2にはCPU14、シ
リアル通信回路15、タイマ16等が備えられ、CPU
14及びシリアル通信回路15は10MHzのクロック
パルスにて駆動するようになっている。CPU14及び
シリアル通信回路15はクロック信号供給装置1のクロ
ック選択回路6からのクロックパルスを入力する。又、
タイマ16はクロック信号供給装置1のクロックパルス
発生器4からのクロックパルスCK1を入力する。この
タイマ16と、クロックパルス発振器4の指令信号生成
回路7とは接続されている。
【0013】本実施例では、クロック選択回路6と指令
信号生成回路7とから制御回路が構成されている。次
に、このように構成したマイコンシステムの作用を説明
する。
【0014】本システムでは、作動周波数が高くなるに
つれて消費電力が大きくなるので、高い周波数のクロッ
クパルスを用いた通常モードと、低い周波数のクロック
パルスを用いた低消費電力モードとが用意されている。
そして、このモードの切り換えのために、指令信号生成
回路7から出力される逓倍動作許可信号及びクロック選
択信号の内容が変化する。以下に、逓倍動作許可信号及
びクロック選択信号の内容が変化した場合の動作につい
て説明する。
【0015】図3において、クロックパルス発生器4か
らのクロックパルスCK1(5MHz)が、クロック選
択回路6に入力されるとともに、周波数逓倍回路5に入
力される。
【0016】そして、通常モードとなり逓倍動作許可信
号がハイレベルになると、周波数逓倍回路5は逓倍動作
を開始し、周波数が2倍に逓倍された10MHzのクロ
ックパルスCK2を出力する。さらに、クロック選択信
号がハイレベルになると、クロック選択回路6は周波数
が2倍に逓倍されたクロックパルスCK2を選択して出
力する。
【0017】一方、低消費電力モードとなりクロック選
択信号がローレベルになると、クロック選択回路6は、
クロックパルス発生器4からのクロックパルスCK1を
選択して出力する。その後、逓倍動作許可信号がローレ
ベルになると、周波数逓倍回路5は動作を停止する。こ
のようにして、クロック選択回路6は必要とされるクロ
ックパルスCK1又はCK2をマイコン2側に供給す
る。
【0018】次に、電源スイッチ3が図4に示すよう
に、オン状態からオフ状態になった場合について説明す
る。電源スイッチ3がオン状態からオフ状態になると
(図4のt1タイミング)、低消費電力モードとなり、
指令信号生成回路7は逓倍動作許可信号及びクロック選
択信号を、それまでのハイレベルからローレベルにす
る。さらに、図4のt1タイミングにてマイコン2のタ
イマ16がカウント動作を開始する。そして、タイマ1
6のカウント値が所定値Co となると(図4のt2タイ
ミング)、その旨の信号をクロックパルス発生器4の指
令信号生成回路7に送出する。さらに、タイマ16はカ
ウント値をリセットする。一方、クロックパルス発生器
4の指令信号生成回路7は、タイマ16からの信号に応
答して逓倍動作許可信号及びクロック選択信号を所定時
間だけハイレベルにして、通常モードとし、周波数逓倍
回路5により周波数が2倍に逓倍された10MHzのク
ロックパルスCK2をマイコン2のCPU14に供給す
る。このクロックパルスCK2により、CPU14は時
刻の調整処理を実行する。
【0019】電源スイッチ3がオフの状態では、このタ
イマ16のカウント動作、及び所定時間毎のCPU14
の時刻調整動作が繰り返し行われる。電源スイッチ3が
オフ状態となっているときの低消費電力モード時には、
周波数逓倍回路5の動作が停止させられて消費電力を下
げることができる。
【0020】このように本実施例では、クロックパルス
発生器4(クロックパルス発生源)にて所定の周波数の
クロックパルスCK1を発生させ、周波数逓倍回路5に
てクロックパルス発生器4からのクロックパルスCK1
を入力して、クロックパルスの周波数を逓倍して出力さ
せ、クロック選択回路6と指令信号生成回路7(制御回
路)にて、電源スイッチ・オン時の通常モードにおいて
は周波数逓倍回路5からの高周波数のクロックパルスC
K2をマイコン2側に供給し、電源スイッチ・オフ時の
低消費電力モードにおいてはクロックパルス発生器4か
らの低周波数のクロックパルスCK1をマイコン2側に
供給するとともに周波数逓倍回路5の駆動を停止させる
ようにした。
【0021】その結果、低消費電力モードにおいては、
クロックパルス発生器4からのクロックパルスCK1を
供給することができるとともに、周波数逓倍回路5の駆
動が停止され消費電力が下がり、クロック信号供給装置
における低消費電力モードでの消費電力の低減を図るこ
とができる。
【0022】又、マイコン2(CPU14)の動作周波
数が10MHzと高い本システムにおいて、5MHzの
クロックパルス発生器4を用い、周波数逓倍回路5にて
10MHzのクロックパルスCK2が生成でき、マイコ
ンの動作周波数の上昇に対応できることとなる。
【0023】尚、この発明は上記実施例に限定されるも
のではなく、例えば、上記実施例では、周波数逓倍回路
5にて周波数を2倍にしたが、その他の周波数の逓倍動
作を行うようにしてもよい。例えば、クロックパルス発
生器の10KHzのクロックパルスに対し周波数逓倍回
路5にて周波数を1000倍にして10MHzのクロッ
クパルスをマイコン側に供給するようにしてもよい。
【0024】
【発明の効果】以上詳述したようにこの発明によれば、
低消費電力モードにおける消費電力の低減を図ることが
できる優れた効果を発揮する。
【図面の簡単な説明】
【図1】実施例のシステムの全体構成図である。
【図2】クロック選択回路の構成図である。
【図3】タイムチャートを示す図である。
【図4】タイムチャートを示す図である。
【符号の説明】
4 クロックパルス発生器(クロックパルス発生源) 5 周波数逓倍回路 6 クロック選択回路(制御回路) 7 指令信号生成回路(制御回路)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 所定の周波数のクロックパルスを発生す
    るクロックパルス発生源と、 前記クロックパルス発生源からのクロックパルスを入力
    して、クロックパルスの周波数を逓倍して出力する周波
    数逓倍回路と、 通常モードにおいては前記周波数逓倍回路からの高周波
    数のクロックパルスを供給し、低消費電力モードにおい
    ては前記クロックパルス発生源からの低周波数のクロッ
    クパルスを供給するとともに前記周波数逓倍回路の駆動
    を停止させる制御回路とを備えたことを特徴とするクロ
    ック信号供給装置。
JP4108019A 1992-04-27 1992-04-27 クロック信号供給装置 Pending JPH05303444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4108019A JPH05303444A (ja) 1992-04-27 1992-04-27 クロック信号供給装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4108019A JPH05303444A (ja) 1992-04-27 1992-04-27 クロック信号供給装置

Publications (1)

Publication Number Publication Date
JPH05303444A true JPH05303444A (ja) 1993-11-16

Family

ID=14473923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4108019A Pending JPH05303444A (ja) 1992-04-27 1992-04-27 クロック信号供給装置

Country Status (1)

Country Link
JP (1) JPH05303444A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08179847A (ja) * 1994-12-26 1996-07-12 Sony Corp クロック信号発生装置
JP2007058593A (ja) * 2005-08-24 2007-03-08 Sharp Corp 情報処理装置
JP2010523022A (ja) * 2007-03-23 2010-07-08 シリコン イメージ,インコーポレイテッド 省電力のクロッキング技術
US8510487B2 (en) 2010-02-11 2013-08-13 Silicon Image, Inc. Hybrid interface for serial and parallel communication
EP2869160A1 (en) * 2013-10-30 2015-05-06 EM Microelectronic-Marin SA Electronic circuit with a sleep mode

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08179847A (ja) * 1994-12-26 1996-07-12 Sony Corp クロック信号発生装置
JP2007058593A (ja) * 2005-08-24 2007-03-08 Sharp Corp 情報処理装置
JP2010523022A (ja) * 2007-03-23 2010-07-08 シリコン イメージ,インコーポレイテッド 省電力のクロッキング技術
JP2014032681A (ja) * 2007-03-23 2014-02-20 Silicon Image Inc 省電力のクロッキング技術
US8510487B2 (en) 2010-02-11 2013-08-13 Silicon Image, Inc. Hybrid interface for serial and parallel communication
US8751709B2 (en) 2010-02-11 2014-06-10 Silicon Image, Inc. Hybrid interface for serial and parallel communication
EP2869160A1 (en) * 2013-10-30 2015-05-06 EM Microelectronic-Marin SA Electronic circuit with a sleep mode
JP2015088187A (ja) * 2013-10-30 2015-05-07 イーエム・ミクロエレクトロニク−マリン・エス アー スリープモードを有する電子回路
US9477256B2 (en) 2013-10-30 2016-10-25 Em Microelectronic-Marin Sa Electronic circuit with a sleep mode and a bypass connection for conveying a slow clock signal

Similar Documents

Publication Publication Date Title
EP0150316B1 (en) Clock generator
JPH04222455A (ja) インタフェース回路
JP2004240651A (ja) 電源制御装置及び情報処理装置
JPH08166834A (ja) クロック発生回路及びマイクロコンピュータ
US5278521A (en) Power saving frequency synthesizer with fast pull-in feature
US7293185B2 (en) Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock
JPH05303444A (ja) クロック信号供給装置
EP0552753B1 (en) PLL frequency synthesizer having power saving function
JPH08286780A (ja) クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法
JPH0830351A (ja) マイクロプロセッサ
JP2000137699A (ja) マイクロコンピュータ
JP3000360U (ja) 通信機器用基準信号生成回路
JP2002043930A (ja) クロック信号発生装置及びマイクロコンピュータ
JPH05315898A (ja) トリガ同期回路
JPH08272478A (ja) クロック制御装置
JPH05304469A (ja) Pll周波数シンセサイザ回路
JP4032927B2 (ja) 大規模集積回路の初期化回路
JPH10289032A (ja) 半導体集積回路のクロック回路
JP2978603B2 (ja) デジタル周波数発生装置間の位相制御回路
JPH0535359A (ja) クロツク発振器
JPS6055729A (ja) Pll装置
JPH11186899A (ja) クロック発生回路及びクロック発生方法
JPS62128211A (ja) 周波数シンセサイザ
JPH06290281A (ja) マイクロプロセッサ
JPH10268962A (ja) クロック制御装置