JPH0530061A - 多重化装置 - Google Patents

Abstract

(57)【要約】 【目的】 低速信号入出力端子数を必要最小限にするこ
とを可能とし、回路仕様に対して融通性に富み、消費電
力が小さく小形な多重化装置を提供すること。 【構成】 本発明による多重化装置は多重手段（３０）
および分離手段（１４）とを有する。多重手段（３０）
は、低速信号入力端子より低速信号を入力し、低速信号
の多重化を行なう低速信号挿入回路（３２）を１つまた
は複数有する。分離手段（１４）は、多重化された高速
信号を入力し、多重化された高速信号を低速信号出力端
子より出力する低速信号抜出し回路（１６）を１つまた
は複数有する。そして、これら低速信号挿入回路（３
２）および低速信号抜出し回路（１６）は必要に応じて
縦列接続される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は通信装置、とくにたとえ
ば新同期網（ＳＤＨ：Syncronous Digital Hierarchy）
などに有利に適用される通信装置における多重化装置に
関する。

【０００２】

【従来の技術】ディジタル通信網において、多重化およ
び同期化は高速広帯域トランスポート技術における最も
重要な基盤技術であり、高速広帯域信号に適したトラン
スポート技術の検討が進んでいる。このような将来の高
速広帯域サービスにも適合した新しい通信技術の方式と
して、バーチャルコンテナ多重化方式をベースとした新
同期網インタフェースがある。これは国際電信電話諮問
委員会（ＣＣＩＴＴ）にて１９８８年に確立され、伝送
路における信号形式が標準化勧告Ｇ．７０７，Ｇ．７０
８， Ｇ７０９に規定されている。この勧告により新同
期網の信号形式では、ビット速度１５５．５２Ｍｂ／ｓ
の信号を基本形として、バイト（８ビット）単位で多重
化して４倍の６２２．０８Ｍｂ／ｓ、あるいは１６倍の
２．４８８３２Ｇｂ／ｓの信号が規定されている。従
来、このような多重信号を送信・受信するための装置と
して、たとえば難波らによる「高速同期インタフェース
用多重・分離ＬＳＩ」１９８９年電子情報通信学会秋季
全国大会講演論文集分冊３，第１８４頁に開示されるも
のがあった。

【０００３】図２には、このような従来技術における送
信部（多重部）と受信部（分離部）の機能ブロック図が
示されている。送信部において、多重化される複数の１
５５．５２Ｍｂ／ｓの低速信号はシリアル信号として入
力され、バイト多重部においてバイト単位で多重化され
て６２２．０８Ｍｂ／ｓあるいは２．４８８３２Ｇｂ／
ｓの高速信号となる。そして、セクションオーバヘッド
（ＳＯＨ）が付加され、スクランブラ、パラレルシリア
ル変換を経て伝送路に送出される。また、受信部では、
伝送路から入力された６２２．０８Ｍｂ／ｓまたは２．
４８８３２Ｇｂ／ｓの高速信号に対し、フレーム同期、
デスクランブラを経たあと分離部において１５５．５２
Ｍｂ／ｓの低速信号に分離され、シリアル信号として出
力される。図３にはこのような多重化回路の多重部およ
び分離部のそれぞれの動作が示されている。同図に示す
ように、たとえば多重部に複数（ここでは４つ）の低速
信号が入力されると、１バイト（８ビット）単位で多重
化され、１つの高速信号として出力される。また、高速
信号は、分離部において１バイト単位で分離され、複数
の低速信号として出力される。

【０００４】

【発明が解決しようとする課題】バイト多重・分離部に
は、１５５．５２Ｍｂ／ｓの低速信号の入出力端子を、
多重化して伝送する高速信号に合わせて設ける必要があ
る。すなわち、たとえば図３に示したように高速信号が
６２２．０８Ｍｂ／ｓのときには４対、また２．４８８
３２Ｇｂ／ｓのときには１６対の低速信号の入出力端子
がそれぞれ設けられている。一方、高速信号に多重化さ
れたすべての低速信号を使用しない場合には、使用しな
い低速信号は実際には不要であるが、とくに集積回路の
場合には使用しない入出力端子も電力を消費し、半導体
チップ上の面積を占有して回路規模が大きくなるという
欠点があった。また、低速信号をシリアルでなくパラレ
ル信号として取り出す場合には、さらに入出力端子数が
増大し集積回路化自体が困難になった。たとえば２．４
８８３２Ｇｂ／ｓの高速信号に多重化された１５５．５
２Ｍｂ／ｓの低速信号を８本パラレル信号として入出力
する場合には、低速信号の入出力端子が８×１６×２＝
２５６本必要となり、集積回路化が極めて困難になる。

【０００５】本発明はこのような従来技術の欠点を解消
し、低速信号入出力端子数を必要最小限にすることを可
能とし、回路仕様に対して融通性に富み、消費電力が小
さく小形な多重化装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明は上述の課題を解
決するために、複数の低速信号が多重化された高速信号
を送信および受信する多重化装置は、多重手段および分
離手段とを有し、多重手段は低速信号入力端子より低速
信号を入力し、低速信号の多重化を行なう低速信号挿入
回路を有し、分離手段は多重化された高速信号を入力
し、多重化された高速信号を低速信号出力端子より出力
する低速信号抜出し回路を有し、低速信号挿入回路およ
び低速信号抜出し回路が必要に応じて縦列接続される。

【０００７】

【作用】本発明によれば、多重手段に入力された低速信
号は低速信号挿入回路により高速信号として多重化さ
れ、分離手段に入力された高速信号は低速信号抜出し回
路により分離されて出力される。多重手段を構成する低
速信号挿入回路および分離手段を構成する低速信号抜出
し回路は、それぞれ分離多重を行なう必要数に応じて縦
列接続される。

【０００８】

【実施例】次に添付図面を参照して本発明による多重化
装置の実施例を詳細に説明する。

【０００９】図１を参照すると、本発明による多重化装
置の実施例を示す機能ブロック図が示されている。本実
施例における多重化装置は、高速広帯域トランスポート
ネットワークなどに有利に適用される通信装置であり、
多重化された高速信号を複数の低速信号に分離する分離
部と、複数の低速信号を多重して高速信号にする多重部
とを有する。分離部は、フレーム同期回路１０、ＳＯＨ
検出回路１２および分離部１４により構成されている。
フレーム同期回路１０は、入力端子１００より多重化さ
れた高速信号を入力し、送信側で多重化する際に挿入さ
れたフレーム周期パターンを検出してフレーム同期をと
る回路である。フレーム同期回路１０は、ＳＯＨ検出回
路１２に接続され、この回路１２にフレーム同期をとっ
た多重化信号を送る。

【００１０】ＳＯＨ検出回路１２は、フレーム同期、誤
り監視、伝送路システム切替制御、保守運用信号伝送チ
ャネル、多重化信号の先頭位置の表示などに使用される
セクションオーバヘッド（ＳＯＨ）を検出する回路であ
る。ＳＯＨ検出回路１２は、ＳＯＨ情報を検出した後、
入力した多重化信号を分離部に送る。分離部１４は、多
重化された高速信号を複数の低速信号１１０に分離する
分離部であり、１個または複数の低速信号抜出し回路１
６を有する。すなわち、図１において分離部１４は４つ
の低速信号抜出し回路１６Ａ〜１６Ｄにより構成されて
いるが、本発明はとくにこの数に限定されるものではな
い。低速信号抜出し回路１６が同図に示すように複数あ
る場合、これらは順に直列に接続される。すなわち、低
速信号抜出し回路１６Ａの高速信号入力端子ＨＩがＳＯ
Ｈ検出回路１２の出力端子と接続され、低速信号抜出し
回路１６Ａの高速信号出力端子ＨＯが低速信号抜出し回
路１６Ｂの入力端子ＨＩと接続される。また、低速信号
抜出し回路１６Ｂの出力端子ＨＯが抜出し回路１６Ｃの
入力端子ＨＩに、抜出し回路１６Ｃの出力端子ＨＯが抜
出し回路１６Ｄの入力端子ＨＩに接続され、抜出し回路
１６Ｄの出力端子ＨＯが出力端子１０２に接続される。
なお、低速信号抜出し回路１６はそれぞれ、４つの低速
信号出力端子Ｌ０１〜Ｌ０４を有し、これより低速信号
１１０を出力する。

【００１１】多重部は、多重部３０およびＳＯＨ付加回
路４０により構成されている。多重部３０は、複数の低
速信号３１０を多重化して高速広帯域信号にする回路で
あり、１つまたは複数の低速信号挿入回路３２を有す
る。すなわち、多重部２０は分離部１４に合わせて本実
施例では４つの低速信号挿入回路３２Ａ〜３２Ｄにより
構成されているが、本発明ではとくにこの数に限定され
るものではなく、規模に応じて任意の数により構成する
ことが可能である。低速信号挿入回路３２も低速信号抜
出し回路１６と同様に直列接続されている。すなわち、
低速信号挿入回路３２Ａは、その高速信号入力端子ＨＩ
が入力端子３０２に、高速信号出力端子ＨＯが低速信号
挿入回路３２Ｂの高速信号入力端子ＨＩに接続されてい
る。同様に、低速信号挿入回路３２Ｂの出力端子ＨＯが
低速信号挿入回路３２Ｃの入力端子ＨＩに、挿入回路３
２Ｃの出力端子ＨＯが挿入回路３２Ｄの入力端子ＨＩ
に、挿入回路３２Ｄの出力端子ＨＯがＳＯＨ付加回路４
０に接続されている。低速信号挿入回路３２はそれぞ
れ、４つの低速信号入力端子Ｌ０１〜Ｌ０４を有し、こ
れより低速信号３１０を入力する。ＳＯＨ付加回路４０
は、多重化された高速信号に前述したＳＯＨ情報を付加
する回路である。ＳＯＨ付加回路４０は、ＳＯＨ情報を
付加した高速信号を出力端子３００に出力する。

【００１２】図４には、図１に示した低速信号抜出し回
路１６の機能ブロック図が示されている。低速信号抜出
し回路１６は、ラッチ回路１８、タイミング発生回路２
０および速度変換回路２２により構成され、高速信号入
力端子ＨＩ、高速信号出力端子ＨＯおよび１つまたは複
数の低速信号出力端子ＬＯを有する。ラッチ回路１８
は、高速信号入力端子ＨＩから入力した高速信号から所
定の低速信号を取り出す回路であり、その入力端子が高
速信号を伝送する信号線１２０に、ゲート端子がタイミ
ング発生回路２０にそれぞれ接続されている。すなわち
ラッチ回路１８は、ゲート端子に入力するタイミング信
号により所定の低速信号をラッチし、出力端子より速度
変換回路２２に出力する。タイミング発生回路２０は、
フレーム同期回路１０より同期信号を入力し、これに合
わせてラッチ回路１８のゲート端子にタイミング信号を
出力する。速度変換回路２２は、ラッチ回路１８より入
力した高速信号を低速信号に速度変換して低速信号出力
端子ＬＯに出力する回路である。

【００１３】なお、同図では低速信号出力端子ＬＯが１
端子の場合を図示したが、これは低速信号抜出し回路１
６の基本構成を示したものであり、低速信号出力端子Ｌ
Ｏの数はとくにこのように限定されるものではない。す
なわち、たとえば図１に示したように低速信号抜出し回
路１６の出力端子ＬＯの数を４端子にする場合には、ラ
ッチ回路１８、タイミング発生回路２０および速度変換
回路２２を実質的に出力端子ＬＯ毎に設けて高速信号線
１１０に並列に接続すれば良い。

【００１４】低速信号抜出し回路１６において、高速信
号入力端子ＨＩに入力された高速信号はそのまま高速信
号出力端子ＨＯに出力されるとともに、タイミング回路
２０から与えられるタイミング信号により、高速信号に
多重化された低速信号がラッチ回路１８で選別されて速
度変換回路２２に出力される。ラッチ回路１８の出力の
ビットレートは高速であるため、速度変換回路２２によ
りビットレートの変換が行なわれ、低速信号出力端子Ｌ
Ｏに所望のビットレートの低速信号が出力される。高速
信号としては、たとえば２．４８８３２Ｇｂ／ｓまたは
６２２．０８Ｍｂ／ｓのＳＤＨ信号が、また低速信号と
してはたとえば１５５．５２Ｍｂ／ｓあるいは５１．８
４Ｍｂ／ｓのＳＤＨ信号が適用される。

【００１５】図５には、図１に示した低速信号挿入回路
３２の機能ブロック図が示されている。低速信号挿入回
路３２は、速度変換回路３４、セレクタ回路３６および
タイミング発生回路３８により構成され、高速信号入力
端子ＨＩ、高速信号出力端子ＨＯおよび１つまたは複数
の低速信号出力端子ＬＯを有する。速度変換回路３４
は、低速信号入力端子ＬＩに接続され、入力した低速信
号３１０を高速信号に速度変換してセレクタ回路３６に
出力する回路である。セレクタ回路３６は、一方の入力
端子が高速信号入力端子ＨＩに、他方の入力端子が速度
変換回路３４に接続され、これら入力端子の切替をタイ
ミング発生回路３８からのタイミング信号により行なう
回路である。すなわちセレクタ回路３６は、そのスイッ
チングにより、低速信号入力端子ＬＩに入力した低速信
号を多重して高速信号出力端子ＨＯより出力する。タイ
ミング発生回路３８は、入力した低速信号が速度変換さ
れて高速信号の所定のスロットに挿入されるようセレク
タ回路３６にタイミング信号を出力する回路である。

【００１６】低速信号挿入回路３２においても、高速信
号としては、たとえば２．４８８３２Ｇｂ／ｓあるいは
６２２．０８Ｍｂ／ｓのＳＤＨ信号が、低速信号として
はたとえば１５５．５２Ｍｂ／ｓまたは５１．８４Ｍｂ
／ｓのＳＤＨ信号が適用される。なお、同図でも低速信
号入力端子ＬＩが１端子の場合を記載したが、これは図
面の複雑化を避けるため低速信号挿入回路の基本構成を
示したものであり、勿論入力端子ＬＩを複数にすること
も可能である。この場合には、低速信号入力端子ＬＩ毎
に速度変換回路を設け、この数に応じてセレクタ３６の
入力端子数を増やし、タイミング発生回路３８からのタ
イミング信号で順番に切替制御を行なえば良い。

【００１７】図１において、たとえば２．４８８３２Ｇ
ｂ／ｓの高速のＳＤＨ信号は、入力端子１００より入力
され、フレーム同期回路１０でフレーム同期が確立さ
れ、ＳＯＨ検出回路１２でＳＯＨ情報が検出される。Ｓ
ＯＨ検出回路１２の出力は、低速信号抜出し回路１６Ａ
〜１６Ｄで構成される分離部１４に入力される。低速信
号抜出し回路１６はそれぞれ、４つの低速信号出力端子
Ｌ０１〜Ｌ０４より低速信号１１０を出力する。すなわ
ち、本実施例では４つの低速信号抜出し回路１６により
合計１６個の低速信号を抜き出すことができる。したが
って、たとえば２．４８８３２Ｇｂ／ｓのＳＤＨ信号に
多重された１６の１５５．５２Ｍｂ／ｓの信号を分離す
ることが可能となる。

【００１８】また多重部では、低速信号挿入回路３２に
入力されたそれぞれの低速信号３１０が速度変換され、
入力端子３０２より入力した高速信号の所定の位置に入
替えられてＳＯＨ付加回路４０に送られる。ＳＯＨ付加
回路４０が高速信号を入力すると、これにＳＯＨ情報を
付加してＳＤＨ信号として出力端子３００より出力す
る。本実施例では４つの低速信号挿入回路３２により合
計１６の低速信号を挿入することができ、たとえば２．
４８８３２Ｇｂ／ｓのＳＤＨ信号に１６の１５５．５２
Ｍｂ／ｓの信号を多重することができる。

【００１９】本実施例では、高速信号に多重された複数
の低速信号のうち一部のみを分離あるいは多重する用途
の場合、低速信号抜出し回路１６および低速信号挿入回
路３２の数を減らすことができる。すなわち、たとえば
高速信号が２．４８８３２Ｇｂ／ｓのＳＤＨ信号であっ
ても、４個の１５５．５２Ｍｂ／ｓの低速信号を挿入ま
たは分離する用途の場合には、分離部を低速信号抜出し
回路１６Ａのみで構成し、多重部を低速信号挿入回路２
２Ａのみで構成すれば良い。これにより、低速信号入力
端子数および出力端子数を少なくすることが可能とな
り、必要最小限の回路規模にすることができるため回路
の小型化を図れる。

【００２０】低速信号抜出し回路１６を集積回路として
形成すれば、分離部１６は同一の集積回路を４個縦列接
続することで構成でき、同一種多量生産に優れた集積回
路の特徴から装置の経済化が期待できる。また、１個の
集積回路の低速信号出力端子数は、従来技術と比べては
るかに少なくできるので、集積回路化が容易となる。同
様に、低速信号挿入回路３２を集積回路として構成すれ
ば、多重部３０は同一の集積回路４個の縦列接続で構成
できる。このため、装置の経済化が期待できるととも
に、１個の集積回路の低速信号入力端子数を従来技術よ
りはるかに少なくでき、集積回路化が容易となる。ま
た、１個の低速信号抜出し回路１６と１個の低速信号挿
入回路３２とを１個の集積回路として構成しても良く、
この場合でも多重部・分離部は同一の集積回路４個の縦
列接続で構成でき、同一種多量生産に向く集積回路の特
徴から装置の経済化が期待できる。

【００２１】

【発明の効果】このように本発明によれば、ＳＤＨ信号
の多重化装置において、複数の低速信号抜出し回路の縦
列接続したものを多重部とし、複数の低速信号挿入回路
の縦列接続したものを分離部として構成したので、縦列
接続数を増減することで高速信号に多重された複数の低
速信号の数を柔軟に増減できる。このため、実際に使用
する低速信号数に応じて回路規模を小さくでき、装置の
使用にたいして融通性のよい最小限の回路を実現するこ
とが可能である。たとえば２．４８８３２Ｇｂ／ｓのＳ
ＤＨが高速信号に多重された１６個の１５５．５２Ｍｂ
／ｓのＳＤＨ信号のうち、４個のみを分離多重を行なう
用途でも従来技術では１６対の低速信号入出力端子が必
要であったが、本発明によれば図１の構成に示すように
４対の低速信号入出力端子都することができる。

【００２２】装置を集積回路として形成する場合、本発
明によれば低速信号抜出し回路および低速信号挿入回路
の低速信号入力端子数および低速信号出力端子数は従来
技術よりはるかに少なくすることができる。すなわち、
上記の例において、従来技術では１６対必要であった低
速信号入出力端子は４対となり、集積回路化が容易とな
る。多重化された１６個すべての低速信号の分離多重を
行なう場合には集積回路が４個必要となるが、集積回路
技術の同一品種大量生産に向く特徴を考慮すると従来技
術に比べ非常に経済的である。

【図面の簡単な説明】

【図１】本発明による多重化装置の実施例を示す機能ブ
ロック図、

【図２】従来技術における多重化装置を示す機能ブロッ
ク図、

【図３】多重化回路の入出力信号の動作説明図、

【図４】図１における低速信号抜出し回路の実施例を示
す機能ブロック図、

【図５】図１における低速信号挿入回路の実施例を示す
機能ブロック図である。

【符号の説明】

１０ フレーム同期回路 １２ ＳＯＨ検出回路 １４ 分離部 １６Ａ〜１６Ｄ 低速信号抜出し回路 １８ ラッチ回路 ２０ タイミング発生回路 ２２ 速度変換回路 ３０ 多重部 ３２Ａ〜３２Ｄ 低速信号挿入回路 ４０ ＳＯＨ付加回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 聡 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の低速信号が多重化された高速信号
   を送信および受信する多重化装置において、該装置は、 多重手段および分離手段とを有し、 該多重手段は低速信号入力端子より低速信号を入力し、
   該低速信号の多重化を行なう低速信号挿入回路を有し、 前記分離手段は多重化された高速信号を入力し、該多重
   化された高速信号を低速信号出力端子より出力する低速
   信号抜出し回路を有し、 前記低速信号挿入回路および低速信号抜出し回路が必要
   に応じて縦列接続されることを特徴とする多重化装置。
2. 【請求項２】 請求項１に記載の多重化装置において、 前記低速信号挿入回路は前記高速信号を入力する高速信
   号入力端子と該高速信号を出力する高速信号出力端子と
   少なくとも１個の低速信号入力端子を有し、 前記低速信号抜出し回路は前記高速信号を入力する高速
   信号入力端子と該高速信号を出力する高速信号出力端子
   と少なくとも１個の低速信号出力端子を有することを特
   徴とする多重化装置。