JP3591586B2 - チャネルデータ抽出回路及び方法 - Google Patents
チャネルデータ抽出回路及び方法 Download PDFInfo
- Publication number
- JP3591586B2 JP3591586B2 JP2001017286A JP2001017286A JP3591586B2 JP 3591586 B2 JP3591586 B2 JP 3591586B2 JP 2001017286 A JP2001017286 A JP 2001017286A JP 2001017286 A JP2001017286 A JP 2001017286A JP 3591586 B2 JP3591586 B2 JP 3591586B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- channel
- packet
- banyan
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013075 data extraction Methods 0.000 title claims description 34
- 238000000034 method Methods 0.000 title claims description 21
- 240000003537 Ficus benghalensis Species 0.000 claims description 71
- 238000001514 detection method Methods 0.000 claims description 11
- 239000000872 buffer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000013507 mapping Methods 0.000 description 8
- 239000012536 storage buffer Substances 0.000 description 8
- 239000000284 extract Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0003—Switching fabrics, e.g. transport network, control network
- H04J2203/0012—Switching modules and their interconnections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0003—Switching fabrics, e.g. transport network, control network
- H04J2203/0025—Peripheral units
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
- H04J2203/0094—Virtual Concatenation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）におけるバイト多重されたフレームからチャネル単位にデータを抽出するチャネルデータ抽出回路に関する。
【０００２】
【従来の技術】
従来、ＳＤＨにおけるデータの多重化フォーマットとして、ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｕｌｅ）−１（ビットレートが１５０Ｍｂｐｓ）、ＳＴＭ−４（６００Ｍｂｐｓ）、ＳＴＭ−１６（２．４Ｇｂｐｓ）等が規定されている。上記多重化フォーマットでは、ＰＰＰ（Ｐｏｉｎｔ ｔｏ Ｐｏｉｎｔ Ｐｒｏｔｏｃｏｌ）等のパケットデータを収容する場合に効率良く伝送用のチャネルを使用することができないという問題がある。
【０００３】
バーチャルコンカチネーションは、このような問題に対処するための技術であり、ＳＤＨのチャネルに任意の帯域（ＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３（５０Ｍｂｐｓ）×ｎ、ＶＣ−４（１５０Ｍｂｐｓ）×ｎ）を割り当てることができるようにした方式である。
【０００４】
例えば、ＳＴＭ−１６はＶＣ−３が４８個多重化されるが、バーチャルコンカチネーションにより、チャネル帯域をＶＣ−３×１（５０Ｍｂｐｓ）〜ＶＣ−３×４８（２．４Ｇｂｐｓ）まで５０Ｍｂｐｓ刻みで設定することができる。
【０００５】
このようにチャネル帯域を任意に設定できることで、例として１００ＭｂｐｓのＥｔｈｅｒｎｅｔデータをＳＤＨに収容する場合、ＶＣ−４を使用してマッピングすると帯域利用率は６６％であるが、ＶＣ−３を２チャネル分使用してマッピングすれば帯域利用率が１００％になり、チャネルを効率良く使用することができる。
【０００６】
【発明が解決しようとする課題】
ＳＤＨでは、フレームのペイロードがバイトデータ単位に順次多重化されて構成される。このようなバイト多重フレームからチャネル単位、あるいはバーチャルコンカチネーションによるチャネル単位でデータを抽出する場合、通常はｎ→１セレクタが用いられる。
【０００７】
しかしながら、上記ｎ→１セレクタを用いてチャネル単位にデータを抽出するチャネルデータ抽出回路を構成すると、ハードウェア規模が大きくなってしまう。
【０００８】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、ハードウェア規模を大きくすることなく、バイト多重フレームからチャネル単位でデータを抽出することが可能なチャネルデータ抽出回路及び方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため本発明のチャネルデータ抽出回路は、バイト単位で複数チャネルのデータが多重化されたフレームから、前記チャネル毎のデータをそれぞれ抽出するチャネルデータ抽出回路であって、
多段接続された複数の２×２スイッチから成るバニヤン網をそれぞれ有する、前記チャネルに対応した複数面のバニヤンスイッチを備え、前記チャネル毎に前記データを振り分けると共に該データをワード単位で順次整列するバニヤン部と、
前記データが所属するチャネルを示す制御信号をそれぞれ生成し、前記バニヤン部へ送信するデータ制御部と、
を有する構成である。
【００１０】
このとき、前記バニヤンスイッチは、
自己が対応するチャネルに所属するデータを有効なデータに設定し、
他のチャネルに所属するデータを無効なデータに設定し、
前記有効なデータのみ順次整列してもよい。
【００１１】
また、前記チャネル毎に抽出された前記データを解析し、前記フレームに挿入されたパケットの境界を検出するパケット検出部を有し、
前記データ制御部は、
前記パケット検出部で検出された前記パケットの境界から、データが前記パケットの先頭のデータであるか否かを示す制御信号を前記バニヤン部に出力し、
前記バニヤン部は、
前記制御信号にしたがって、前記先頭のデータを前記パケットを構成するワードデータの先頭に位置するように出力してもよく、
前記バニヤン部は、
前記パケットの先頭のデータが前記ワードデータの先頭に位置するように、前記パケットの最終のデータの後ろに空きデータを必要に応じて挿入してもよい。
【００１２】
一方、本発明のチャネルデータ抽出方法は、バイト単位で複数チャネルのデータが多重化されたフレームから、前記チャネル毎のデータをそれぞれ抽出するためのチャネルデータ抽出方法であって、
予め、多段接続された複数の２×２スイッチから成るバニヤン網をそれぞれ有する、前記チャネルに対応した複数面のバニヤンスイッチを備えておき、
所属するチャネルに前記データを振り分けるために、該データが所属するチャネルを示す制御信号をそれぞれ生成し、
該制御信号にしたがって前記バニヤンスイッチにより前記チャネル毎に前記データを振り分けると共に該データをワード単位で順次整列する方法である。
【００１３】
このとき、自己が対応するチャネルに所属するデータを有効なデータに設定し、
他のチャネルに所属するデータを無効なデータに設定し、
前記バニヤンスイッチにより前記有効なデータのみ順次整列してもよい。
【００１４】
また、前記チャネル毎に抽出された前記データを解析して前記フレームに挿入されたパケットの境界を検出し、
該パケットの境界から、データが前記パケットの先頭のデータであるか否かを示す制御信号を生成し、
前記制御信号にしたがって、前記先頭のデータを前記パケットを構成するワードデータの先頭に位置するように出力してもよく、
前記パケットの先頭のデータが前記ワードデータの先頭に位置するように、前記パケットの最終のデータの後ろに空きデータを必要に応じて挿入してもよい。
【００１５】
上記のようなチャネルデータ抽出回路及び方法では、チャネルに対応した複数面のバニヤンスイッチを備え、該バニヤンスイッチによりチャネル毎にデータを抽出してワード単位で順次整列させるため、バーチャルコンカチネーションによって任意チャネルが組み合わされたデータであってもスイッチング処理を行うことができる。
【００１６】
また、チャネル毎に抽出されたデータを解析してフレームに挿入されたパケットの境界を検出し、該パケットの境界から、データがパケットの先頭のデータであるか否かを示す制御信号を生成し、該制御信号にしたがって先頭のデータをパケットを構成するワードデータの先頭に位置するように出力することで、パケットの先頭のバイトデータが常にワードデータの先頭に位置するようになる。
【００１７】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００１８】
（第１の実施の形態）
まず、本発明のチャネルデータ抽出回路を適用する例として、ＳＤＨにおける多重化フォーマットであるＳＴＭフォーマットのモジュール（以下、ＳＴＭフレームと称す）、及びＰＰＰ（Ｐｏｉｎｔ ｔｏ Ｐｏｉｎｔ Ｐｒｏｔｏｃｏｌ）等のパケットのスイッチング処理を行うＳＴＭ／Ｐａｃｋｅｔハイブリッドスイッチについて図１を用いて説明する。
【００１９】
図１はＳＴＭ／Ｐａｃｋｅｔハイブリッドスイッチの一構成例を示すブロック図である。図１に示すように、ＳＴＭ／Ｐａｃｋｅｔハイブリッドスイッチは、ＳＴＭフレームのスイッチング処理を行うＳＴＭスイッチ１と、ＳＴＭスイッチ１から受信したＳＴＭフレームをチャネル単位に分離し、それぞれのパケットを抽出した後、該パケット毎にスイッチング処理を行うパケットスイッチ２と、装置外部とＳＴＭスイッチ１間のインタフェース部である複数のインタフェースカード３１〜３ｎ（以下、インタフェースカード３と総称する）とを有する構成である。
【００２０】
インタフェースカード３は、ＳＴＭフォーマットのデータを収容するＳＴＭインタフェースカード、あるいはＰｏＳ（Ｐａｃｋｅｔ Ｏｖｅｒ Ｓｏｎｅｔ）フォーマットのデータを収容するＰｏＳインタフェースカードやＥｔｈｅｒｎｅｔフォーマットのデータを収容するＥｔｈｅｒｎｅｔインタフェースカード等で構成される。
【００２１】
なお、図１では、インタフェースカード３を入力側及び出力側にそれぞれ３個ずつ備えた構成を示しているが、インタフェースカード３は、ＳＴＭスイッチ１の各入出力ポート毎にそれぞれ設けられるものであり、３個に限定されるものではない。
【００２２】
このような構成において、図１に示したＳＴＭ／ＰａｃｋｅｔハイブリッドスイッチをＳＴＭスイッチとして動作させる場合、入力側のインタフェースカード３に入力されたＳＴＭフレームは、ＳＴＭスイッチ１を介して送信先に対応する出力側のインタフェースカード３に出力される。
【００２３】
一方、図１に示したＳＴＭ／Ｐａｃｋｅｔハイブリッドスイッチをパケットスイッチとして動作させる場合、入力側のインタフェースカード３に入力されたＳＴＭフレームは、ＳＴＭスイッチ１からパケットスイッチ２に転送され、パケットスイッチ２にて、チャネル毎に分離され、パケット単位でスイッチング処理される。スイッチング処理後のパケットは、ＳＴＭフレームに再び組み立てられ、ＳＴＭスイッチ１に入力されて送信先に対応するインタフェースカード３に出力される。
【００２４】
次に、図１に示したパケットスイッチ２について図２を用いて説明する。
【００２５】
図２は図１に示したパケットスイッチの一構成例を示すブロック図である。
【００２６】
図２に示すように、パケットスイッチ２は、ＳＴＭスイッチ１から出力されたＳＴＭフレームの終端処理を行うＳＴＭ終端部（ＳＴＭ ＴＲＭ）１１１、１１２（以下、ＳＴＭ終端部１１と総称する）と、バイト多重されたＳＴＭフレームのデータをチャネル単位に振り分けるチャネルデータ抽出回路（ＣＨ ＤＥＴ）１２１、１２２（以下、チャネルデータ抽出回路１２と総称する）と、チャネル単位に振り分けられたチャネルデータからそれぞれパケットを抽出するパケット検出部（Ｐａｃｋｅｔ ＤＥＴ）１３１、１３２（以下、パケット検出部１３と総称する）と、パケット検出部１３で抽出されたパケットのスイッチング処理を行うパケットスイッチ部（Ｐａｃｋｅｔ Ｓｗｉｔｃｈ）１４と、パケットスイッチ部１４から出力されたパケットをＳＴＭフレームの対応するＴＳ（Ｔｉｍｅ Ｓｌｏｔ）に振り分けるＳＴＭマッピング部（ＳＴＭ Ｍａｐｐｅｒ）１５１、１５２（以下、ＳＴＭマッピング部１５と総称する）と、ＳＴＭマッピング部１５で振り分けられたパケットからＳＴＭフレームを再び組み立てると共に、ＳＴＭスイッチ１とのインタフェース部となるＳＴＭフレーマ部（ＳＴＭ ＦＲＭ）１６１、１６２（以下、ＳＴＭフレーマ部１６と総称する）とを有する構成である。
【００２７】
なお、図２では２ポート分のＳＴＭフレームを収容する構成例を示しているが、パケットスイッチ２の収容ポート数は２つに限定されるものではない。また、ＳＴＭ終端部１１、チャネルデータ抽出回路１２、パケット検出部１３、ＳＴＭマッピング部１５、及びＳＴＭフレーマ部１６は、それそれパケットスイッチ部１４の各入出力ポート毎に設けられる。
【００２８】
このような構成において、図１に示したＳＴＭスイッチ１から出力されたＳＴＭフレームは、パケットスイッチ２のＳＴＭ終端部１１によって受信されて終端処理が行われる。
【００２９】
ＳＴＭ終端部１１の出力データは、チャネルデータ抽出部１２によりチャネル毎（あるいはバーチャルコンカチネーション毎）に振り分けられ、パケット検出部１３によりチャネル毎のパケットが抽出される。
【００３０】
パケット検出部１３で抽出されたパケットは、パケットスイッチ部１４によって各々の送信先に対応するポートにスイッチングされ、ＳＴＭマッピング部１５、及びＳＴＭフレーマ部１６により各チャネルのデータがＳＴＭフォーマットにマッピングされてＳＴＭフレームが組み立てられ、ＳＴＭスイッチ１に出力される。
【００３１】
次に、図２に示したチャネルデータ抽出回路の構成について図３を用いて説明する。
【００３２】
図３は本発明のチャネルデータ抽出回路の第１の実施の形態の構成を示すブロック図である。
【００３３】
図３に示すように、チャネルデータ抽出回路は、バイト多重された入力データをチャネル単位に振り分けるバニヤン（Ｂａｎｙａｎ）部２１と、バニヤン部２１による入力データの振り分け処理を制御するデータ制御部２２と、バニヤン部２１から出力されるチャネル毎のデータを保持する複数のバッファ部２３１〜２３ｎと、バッファ部２３１〜２３ｎに保持されたデータを順次読み出して出力するデータ選択部２４とを有する構成である。
【００３４】
図１に示したＳＴＭ／Ｐａｃｋｅｔハイブリッドスイッチに収容されるＳＴＭフレームの帯域が高速（例えば、２．４Ｇｂｐｓ）の場合、チャネルデータ抽出回路１２には、パラレル変換により速度が低速に変換されたワードデータ（例えば、３８Ｍｂｐｓ×８ｂｙｔｅｓパラレル）が入力される。
【００３５】
このとき、データ制御部２２には、バニヤン部２１に対するワードデータの入力と同時に、フレーム信号の先頭を示すフレームパルスが入力される。データ制御部２２は、フレームパルスを基準にして、どのＴＳ（Ｔｉｍｅ Ｓｌｏｔ）のバイトデータがどのチャネルに属するかを管理し、バニヤン部２１による入力データの振り分け処理をバイト単位で制御する。
【００３６】
バニヤン部２１は、ｎ面のバニヤンスイッチ（不図示）で構成され、各面がそれぞれチャネルあるいはバーチャルコンカチネーションにより規定されたチャネルに対応する。バニヤンスイッチは、複数段の２×２スイッチで構成され、複数のＴＳ（Ｔｉｍｅ Ｓｌｏｔ）に分散されたチャネルデータをチャネル毎に抽出して順次整列させる。
【００３７】
バニヤン部２１は、パラレル変換されたデータが入力されると、データ制御部２２から送信された、各バイトデータが属するチャネルを示す制御信号を受け取り、該制御信号にしたがってチャネル毎に設けられたバニヤンスイッチによりスイッチング処理を行う。ここで、自チャネルに属するバイトデータは有効なバイトデータに設定され、他のチャネルに属するバイトデータは無効なバイトデータに設定される。そして、各バニヤンスイッチは、自チャネルに属するバイトデータのみ有効なバイトデータとしてスイッチング処理を行う。
【００３８】
バニヤンスイッチの出力部には先入れ先出し動作する一時蓄積バッファが設けられ、バーチャルコンカチネーションされた各チャネル毎のバイトデータが順次蓄積される。一時蓄積バッファの出力データはバッファ部２３にて保持され、データ選択部２４により順次読み出されて、次段のパケット検出部１３に出力される。
【００３９】
次に、図３に示したバニヤン部が備えるバニヤンスイッチの１面分の構成について図４を用いて説明する。
【００４０】
図４は図３に示したバニヤン部が備えるバニヤンスイッチの１面分の一構成例を示すブロック図である。なお、図４に示したバニヤンスイッチは８ｂｙｔｅｓパラレルのデータが入出力される構成を示している。
【００４１】
図４に示すように、バニヤンスイッチは、バイトデータの送信先を制御するバニヤン管理部３１と、多段接続された複数の２×２スイッチ３４から成るバニヤン網３２と、スイッチング処理後の有効なバイトデータを一時的に蓄積する複数の一時蓄積バッファ３３とを有する構成である。なお、図４では、バニヤン網３２として、４個の２×２スイッチ３４が３段接続された構成を示しているが、バニヤン網３２の構成はこれに限るものではなく、より多くの２×２スイッチ３４が多段接続された構成であってもよい。
【００４２】
一時蓄積バッファ３３は、バニヤン網３２から出力されたバイトデータを一時的に蓄積するための複数のバッファから構成され、該バッファが出力バイト（図４の例では、出力バイトが８ｂｙｔｅｓなので、一時蓄積バッファ３３は出力「０」〜「７」に対応する８個のバッファで構成されている）毎に設けられている。バニヤン網３２は、入力されたバイトデータをバニヤン管理部３１によって決められたルートを経由して一時蓄積バッファ３３の対応するバッファにそれぞれ送出する。
【００４３】
バニヤン管理部３１は、データ制御部２２から送信された各バイトデータの属するチャネルを示す制御信号ＣＢに基づいて有効なバイトデータＤｖの送信先となる一時蓄積バッファ３３を決定する。
【００４４】
図４に示す例の場合、一時蓄積バッファ３３の出力「０」〜「４」には既に有効なバイトデータＤＶが蓄積されているため、一番先頭（図４では入力「０」）から入力される有効なバイトデータＤＶは一時蓄積バッファ３３の出力「５」に割り当てられる。同様に、入力「２」の有効なバイトデータＤＶは出力「６」に割り当てられ、入力「６」の有効なバイトデータＤＶは出力「７」に割り当てられ、入力「７」の有効なバイトデータＤＶは出力「０」に割り当てられる。なお、無効なバイトデータＤＩＮＶはバニヤン管理部３１で破棄され、一時蓄積バッファ３３に送出されない。
【００４５】
チャネル毎に分離された出力「０」〜「７」のワード（複数バイト）データは、所定のタイミングで同時に読み出され、順番に整列された後、出力される。
【００４６】
バニヤン部２１から出力された各チャネル毎のワードデータはバッファ部２３でそれぞれ保持され、データ選択部２４を介して次段のパケット検出部１３に順次出力される。
【００４７】
なお、バニヤン網３２は、「ＡＴＭ入門：マルチメディア時代へのパスポート」（横川ディジタルコンピュータ株式会社ＳＩ事業本部著、Ｐ４９〜Ｐ５０）等に記載されているように、上記ＳＴＭフレームに挿入されたパケットのように入力データが順番にソートされていれば内部でブロッキングが発生することはない。
【００４８】
図５は図３に示したチャネルデータ抽出回路に入力されたバイト多重データがチャネル毎に振り分けられる様子を示す模式図である。
【００４９】
図５に示すように、フレームパルスを基準として入力されるＴＳ０〜ＴＳｎまでのバイトデータには、所属するチャネル情報がそれぞれ割り当てられ、チャネルデータ抽出回路１２によりチャネル毎に振り分けられる。
【００５０】
したがって、チャネルに対応した複数面のバニヤンスイッチを備え、それぞれのチャネル毎にデータを抽出してワード（複数バイト）単位で順次整列させるため、バーチャルコンカチネーションによって任意チャネルが組み合わされたデータであってもスイッチング処理を行うことができる。
【００５１】
特に、ワードデータの整列処理にバニヤン網を使用しているため、どのようなＴＳの組み合わせによるバーチャルコンカチネーションにも容易に対応可能であり、回路規模の増大を抑制することができる。
【００５２】
（第２の実施の形態）
次に本発明の第２の実施の形態について図面を参照して詳細に説明する。
【００５３】
図６は本発明のチャネルデータ抽出回路の第２の実施の形態の構成を示すブロック図である。
【００５４】
図６に示すように、本実施形態のチャネルデータ抽出回路は、図３に示したバニヤン部とバッファ部との間にパケット検出部２５ 1 〜２５ n が挿入された点が第１の実施の形態と異なっている。その他の構成は第１の実施の形態と同様であるため、その説明は省略する。
【００５５】
パケット検出処理部２５は、バニヤン部によってチャネル単位に振り分けられたワードデータを解析してパケットの境界を検出し、データ制御部に、次のパケットとの境界を示す、例えば、パケット長情報等を送出する。
【００５６】
これにより、データ制御部はチャネル毎にパケットの先頭バイトデータを認識することができる。また、パケットの先頭バイトデータを示す信号をバニヤン部に出力し、図７に示すように該当するバイトデータがワードデータの先頭に位置して出力されるようにバニヤン部を制御する。
【００５７】
図７は図６に示したバニヤン部から出力されるワードデータの構成を示す模式図である。
【００５８】
図７に示すように、本実施形態では、パケットの最終バイトの後に空きデータが挿入され、パケットの先頭のバイトデータが常にワードデータの先頭に位置するようになるため、後段の処理が容易になる。なお、このような処理を行う場合には、パケットの最終ワードに空きデータを挿入することになるため、入力データの速度よりもバッファ部に対する書き込み速度を上げる必要がある。
【００５９】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【００６０】
チャネルに対応した複数面のバニヤンスイッチを備え、該バニヤンスイッチによりチャネル毎にデータを抽出してワード単位で順次整列させるため、バーチャルコンカチネーションによって任意チャネルが組み合わされたデータであってもスイッチング処理を行うことができる。
【００６１】
特に、ワード単位のデータの整列処理にバニヤン網を使用しているため、どのようなタイムスロットの組み合わせによるバーチャルコンカチネーションにも容易に対応可能であり、回路規模の増大を抑制することができる。
【００６２】
また、チャネル毎に抽出されたデータを解析してフレームに挿入されたパケットの境界を検出し、該パケットの境界から、データがパケットの先頭のデータであるか否かを示す制御信号を生成し、該制御信号にしたがって先頭のデータをパケットを構成するワードデータの先頭に位置するように出力することで、パケットの先頭のバイトデータが常にワードデータの先頭に位置するようになるため、後段の処理が容易になる。
【図面の簡単な説明】
【図１】ＳＴＭ／Ｐａｃｋｅｔハイブリッドスイッチの一構成例を示すブロック図である。
【図２】図１に示したパケットスイッチの一構成例を示すブロック図である。
【図３】本発明のチャネルデータ抽出回路の第１の実施の形態の構成を示すブロック図である。
【図４】図３に示したバニヤン部が備えるバニヤンスイッチの１面分の一構成例を示すブロック図である。
【図５】図３に示したチャネルデータ抽出回路に入力されたバイト多重データがチャネル毎に振り分けられる様子を示す模式図である。
【図６】本発明のチャネルデータ抽出回路の第２の実施の形態の構成を示すブロック図である。
【図７】図６に示したバニヤン部から出力されるワードデータの構成を示す模式図である。
【符号の説明】
１ ＳＴＭスイッチ
２ パケットスイッチ
３１〜３ｎ インタフェースカード
１１１、１１２ ＳＴＭ終端部
１２１、１２２ チャネルデータ抽出回路
１３１、１３２ パケット検出部
１４ パケットスイッチ部
１５１、１５２ ＳＴＭマッピング部
１６１、１６２ ＳＴＭフレーマ部
２１ バニヤン部
２２ データ制御部
２３１〜２３ｎ バッファ部
２４ データ選択部
２５１〜２５ｎ パケット検出部
３１ バニヤン管理部
３２ バニヤン網
３３ 一時蓄積バッファ
３４ ２×２スイッチ
【発明の属する技術分野】
本発明は、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）におけるバイト多重されたフレームからチャネル単位にデータを抽出するチャネルデータ抽出回路に関する。
【０００２】
【従来の技術】
従来、ＳＤＨにおけるデータの多重化フォーマットとして、ＳＴＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｕｌｅ）−１（ビットレートが１５０Ｍｂｐｓ）、ＳＴＭ−４（６００Ｍｂｐｓ）、ＳＴＭ−１６（２．４Ｇｂｐｓ）等が規定されている。上記多重化フォーマットでは、ＰＰＰ（Ｐｏｉｎｔ ｔｏ Ｐｏｉｎｔ Ｐｒｏｔｏｃｏｌ）等のパケットデータを収容する場合に効率良く伝送用のチャネルを使用することができないという問題がある。
【０００３】
バーチャルコンカチネーションは、このような問題に対処するための技術であり、ＳＤＨのチャネルに任意の帯域（ＶＣ（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）−３（５０Ｍｂｐｓ）×ｎ、ＶＣ−４（１５０Ｍｂｐｓ）×ｎ）を割り当てることができるようにした方式である。
【０００４】
例えば、ＳＴＭ−１６はＶＣ−３が４８個多重化されるが、バーチャルコンカチネーションにより、チャネル帯域をＶＣ−３×１（５０Ｍｂｐｓ）〜ＶＣ−３×４８（２．４Ｇｂｐｓ）まで５０Ｍｂｐｓ刻みで設定することができる。
【０００５】
このようにチャネル帯域を任意に設定できることで、例として１００ＭｂｐｓのＥｔｈｅｒｎｅｔデータをＳＤＨに収容する場合、ＶＣ−４を使用してマッピングすると帯域利用率は６６％であるが、ＶＣ−３を２チャネル分使用してマッピングすれば帯域利用率が１００％になり、チャネルを効率良く使用することができる。
【０００６】
【発明が解決しようとする課題】
ＳＤＨでは、フレームのペイロードがバイトデータ単位に順次多重化されて構成される。このようなバイト多重フレームからチャネル単位、あるいはバーチャルコンカチネーションによるチャネル単位でデータを抽出する場合、通常はｎ→１セレクタが用いられる。
【０００７】
しかしながら、上記ｎ→１セレクタを用いてチャネル単位にデータを抽出するチャネルデータ抽出回路を構成すると、ハードウェア規模が大きくなってしまう。
【０００８】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、ハードウェア規模を大きくすることなく、バイト多重フレームからチャネル単位でデータを抽出することが可能なチャネルデータ抽出回路及び方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため本発明のチャネルデータ抽出回路は、バイト単位で複数チャネルのデータが多重化されたフレームから、前記チャネル毎のデータをそれぞれ抽出するチャネルデータ抽出回路であって、
多段接続された複数の２×２スイッチから成るバニヤン網をそれぞれ有する、前記チャネルに対応した複数面のバニヤンスイッチを備え、前記チャネル毎に前記データを振り分けると共に該データをワード単位で順次整列するバニヤン部と、
前記データが所属するチャネルを示す制御信号をそれぞれ生成し、前記バニヤン部へ送信するデータ制御部と、
を有する構成である。
【００１０】
このとき、前記バニヤンスイッチは、
自己が対応するチャネルに所属するデータを有効なデータに設定し、
他のチャネルに所属するデータを無効なデータに設定し、
前記有効なデータのみ順次整列してもよい。
【００１１】
また、前記チャネル毎に抽出された前記データを解析し、前記フレームに挿入されたパケットの境界を検出するパケット検出部を有し、
前記データ制御部は、
前記パケット検出部で検出された前記パケットの境界から、データが前記パケットの先頭のデータであるか否かを示す制御信号を前記バニヤン部に出力し、
前記バニヤン部は、
前記制御信号にしたがって、前記先頭のデータを前記パケットを構成するワードデータの先頭に位置するように出力してもよく、
前記バニヤン部は、
前記パケットの先頭のデータが前記ワードデータの先頭に位置するように、前記パケットの最終のデータの後ろに空きデータを必要に応じて挿入してもよい。
【００１２】
一方、本発明のチャネルデータ抽出方法は、バイト単位で複数チャネルのデータが多重化されたフレームから、前記チャネル毎のデータをそれぞれ抽出するためのチャネルデータ抽出方法であって、
予め、多段接続された複数の２×２スイッチから成るバニヤン網をそれぞれ有する、前記チャネルに対応した複数面のバニヤンスイッチを備えておき、
所属するチャネルに前記データを振り分けるために、該データが所属するチャネルを示す制御信号をそれぞれ生成し、
該制御信号にしたがって前記バニヤンスイッチにより前記チャネル毎に前記データを振り分けると共に該データをワード単位で順次整列する方法である。
【００１３】
このとき、自己が対応するチャネルに所属するデータを有効なデータに設定し、
他のチャネルに所属するデータを無効なデータに設定し、
前記バニヤンスイッチにより前記有効なデータのみ順次整列してもよい。
【００１４】
また、前記チャネル毎に抽出された前記データを解析して前記フレームに挿入されたパケットの境界を検出し、
該パケットの境界から、データが前記パケットの先頭のデータであるか否かを示す制御信号を生成し、
前記制御信号にしたがって、前記先頭のデータを前記パケットを構成するワードデータの先頭に位置するように出力してもよく、
前記パケットの先頭のデータが前記ワードデータの先頭に位置するように、前記パケットの最終のデータの後ろに空きデータを必要に応じて挿入してもよい。
【００１５】
上記のようなチャネルデータ抽出回路及び方法では、チャネルに対応した複数面のバニヤンスイッチを備え、該バニヤンスイッチによりチャネル毎にデータを抽出してワード単位で順次整列させるため、バーチャルコンカチネーションによって任意チャネルが組み合わされたデータであってもスイッチング処理を行うことができる。
【００１６】
また、チャネル毎に抽出されたデータを解析してフレームに挿入されたパケットの境界を検出し、該パケットの境界から、データがパケットの先頭のデータであるか否かを示す制御信号を生成し、該制御信号にしたがって先頭のデータをパケットを構成するワードデータの先頭に位置するように出力することで、パケットの先頭のバイトデータが常にワードデータの先頭に位置するようになる。
【００１７】
【発明の実施の形態】
次に本発明について図面を参照して説明する。
【００１８】
（第１の実施の形態）
まず、本発明のチャネルデータ抽出回路を適用する例として、ＳＤＨにおける多重化フォーマットであるＳＴＭフォーマットのモジュール（以下、ＳＴＭフレームと称す）、及びＰＰＰ（Ｐｏｉｎｔ ｔｏ Ｐｏｉｎｔ Ｐｒｏｔｏｃｏｌ）等のパケットのスイッチング処理を行うＳＴＭ／Ｐａｃｋｅｔハイブリッドスイッチについて図１を用いて説明する。
【００１９】
図１はＳＴＭ／Ｐａｃｋｅｔハイブリッドスイッチの一構成例を示すブロック図である。図１に示すように、ＳＴＭ／Ｐａｃｋｅｔハイブリッドスイッチは、ＳＴＭフレームのスイッチング処理を行うＳＴＭスイッチ１と、ＳＴＭスイッチ１から受信したＳＴＭフレームをチャネル単位に分離し、それぞれのパケットを抽出した後、該パケット毎にスイッチング処理を行うパケットスイッチ２と、装置外部とＳＴＭスイッチ１間のインタフェース部である複数のインタフェースカード３１〜３ｎ（以下、インタフェースカード３と総称する）とを有する構成である。
【００２０】
インタフェースカード３は、ＳＴＭフォーマットのデータを収容するＳＴＭインタフェースカード、あるいはＰｏＳ（Ｐａｃｋｅｔ Ｏｖｅｒ Ｓｏｎｅｔ）フォーマットのデータを収容するＰｏＳインタフェースカードやＥｔｈｅｒｎｅｔフォーマットのデータを収容するＥｔｈｅｒｎｅｔインタフェースカード等で構成される。
【００２１】
なお、図１では、インタフェースカード３を入力側及び出力側にそれぞれ３個ずつ備えた構成を示しているが、インタフェースカード３は、ＳＴＭスイッチ１の各入出力ポート毎にそれぞれ設けられるものであり、３個に限定されるものではない。
【００２２】
このような構成において、図１に示したＳＴＭ／ＰａｃｋｅｔハイブリッドスイッチをＳＴＭスイッチとして動作させる場合、入力側のインタフェースカード３に入力されたＳＴＭフレームは、ＳＴＭスイッチ１を介して送信先に対応する出力側のインタフェースカード３に出力される。
【００２３】
一方、図１に示したＳＴＭ／Ｐａｃｋｅｔハイブリッドスイッチをパケットスイッチとして動作させる場合、入力側のインタフェースカード３に入力されたＳＴＭフレームは、ＳＴＭスイッチ１からパケットスイッチ２に転送され、パケットスイッチ２にて、チャネル毎に分離され、パケット単位でスイッチング処理される。スイッチング処理後のパケットは、ＳＴＭフレームに再び組み立てられ、ＳＴＭスイッチ１に入力されて送信先に対応するインタフェースカード３に出力される。
【００２４】
次に、図１に示したパケットスイッチ２について図２を用いて説明する。
【００２５】
図２は図１に示したパケットスイッチの一構成例を示すブロック図である。
【００２６】
図２に示すように、パケットスイッチ２は、ＳＴＭスイッチ１から出力されたＳＴＭフレームの終端処理を行うＳＴＭ終端部（ＳＴＭ ＴＲＭ）１１１、１１２（以下、ＳＴＭ終端部１１と総称する）と、バイト多重されたＳＴＭフレームのデータをチャネル単位に振り分けるチャネルデータ抽出回路（ＣＨ ＤＥＴ）１２１、１２２（以下、チャネルデータ抽出回路１２と総称する）と、チャネル単位に振り分けられたチャネルデータからそれぞれパケットを抽出するパケット検出部（Ｐａｃｋｅｔ ＤＥＴ）１３１、１３２（以下、パケット検出部１３と総称する）と、パケット検出部１３で抽出されたパケットのスイッチング処理を行うパケットスイッチ部（Ｐａｃｋｅｔ Ｓｗｉｔｃｈ）１４と、パケットスイッチ部１４から出力されたパケットをＳＴＭフレームの対応するＴＳ（Ｔｉｍｅ Ｓｌｏｔ）に振り分けるＳＴＭマッピング部（ＳＴＭ Ｍａｐｐｅｒ）１５１、１５２（以下、ＳＴＭマッピング部１５と総称する）と、ＳＴＭマッピング部１５で振り分けられたパケットからＳＴＭフレームを再び組み立てると共に、ＳＴＭスイッチ１とのインタフェース部となるＳＴＭフレーマ部（ＳＴＭ ＦＲＭ）１６１、１６２（以下、ＳＴＭフレーマ部１６と総称する）とを有する構成である。
【００２７】
なお、図２では２ポート分のＳＴＭフレームを収容する構成例を示しているが、パケットスイッチ２の収容ポート数は２つに限定されるものではない。また、ＳＴＭ終端部１１、チャネルデータ抽出回路１２、パケット検出部１３、ＳＴＭマッピング部１５、及びＳＴＭフレーマ部１６は、それそれパケットスイッチ部１４の各入出力ポート毎に設けられる。
【００２８】
このような構成において、図１に示したＳＴＭスイッチ１から出力されたＳＴＭフレームは、パケットスイッチ２のＳＴＭ終端部１１によって受信されて終端処理が行われる。
【００２９】
ＳＴＭ終端部１１の出力データは、チャネルデータ抽出部１２によりチャネル毎（あるいはバーチャルコンカチネーション毎）に振り分けられ、パケット検出部１３によりチャネル毎のパケットが抽出される。
【００３０】
パケット検出部１３で抽出されたパケットは、パケットスイッチ部１４によって各々の送信先に対応するポートにスイッチングされ、ＳＴＭマッピング部１５、及びＳＴＭフレーマ部１６により各チャネルのデータがＳＴＭフォーマットにマッピングされてＳＴＭフレームが組み立てられ、ＳＴＭスイッチ１に出力される。
【００３１】
次に、図２に示したチャネルデータ抽出回路の構成について図３を用いて説明する。
【００３２】
図３は本発明のチャネルデータ抽出回路の第１の実施の形態の構成を示すブロック図である。
【００３３】
図３に示すように、チャネルデータ抽出回路は、バイト多重された入力データをチャネル単位に振り分けるバニヤン（Ｂａｎｙａｎ）部２１と、バニヤン部２１による入力データの振り分け処理を制御するデータ制御部２２と、バニヤン部２１から出力されるチャネル毎のデータを保持する複数のバッファ部２３１〜２３ｎと、バッファ部２３１〜２３ｎに保持されたデータを順次読み出して出力するデータ選択部２４とを有する構成である。
【００３４】
図１に示したＳＴＭ／Ｐａｃｋｅｔハイブリッドスイッチに収容されるＳＴＭフレームの帯域が高速（例えば、２．４Ｇｂｐｓ）の場合、チャネルデータ抽出回路１２には、パラレル変換により速度が低速に変換されたワードデータ（例えば、３８Ｍｂｐｓ×８ｂｙｔｅｓパラレル）が入力される。
【００３５】
このとき、データ制御部２２には、バニヤン部２１に対するワードデータの入力と同時に、フレーム信号の先頭を示すフレームパルスが入力される。データ制御部２２は、フレームパルスを基準にして、どのＴＳ（Ｔｉｍｅ Ｓｌｏｔ）のバイトデータがどのチャネルに属するかを管理し、バニヤン部２１による入力データの振り分け処理をバイト単位で制御する。
【００３６】
バニヤン部２１は、ｎ面のバニヤンスイッチ（不図示）で構成され、各面がそれぞれチャネルあるいはバーチャルコンカチネーションにより規定されたチャネルに対応する。バニヤンスイッチは、複数段の２×２スイッチで構成され、複数のＴＳ（Ｔｉｍｅ Ｓｌｏｔ）に分散されたチャネルデータをチャネル毎に抽出して順次整列させる。
【００３７】
バニヤン部２１は、パラレル変換されたデータが入力されると、データ制御部２２から送信された、各バイトデータが属するチャネルを示す制御信号を受け取り、該制御信号にしたがってチャネル毎に設けられたバニヤンスイッチによりスイッチング処理を行う。ここで、自チャネルに属するバイトデータは有効なバイトデータに設定され、他のチャネルに属するバイトデータは無効なバイトデータに設定される。そして、各バニヤンスイッチは、自チャネルに属するバイトデータのみ有効なバイトデータとしてスイッチング処理を行う。
【００３８】
バニヤンスイッチの出力部には先入れ先出し動作する一時蓄積バッファが設けられ、バーチャルコンカチネーションされた各チャネル毎のバイトデータが順次蓄積される。一時蓄積バッファの出力データはバッファ部２３にて保持され、データ選択部２４により順次読み出されて、次段のパケット検出部１３に出力される。
【００３９】
次に、図３に示したバニヤン部が備えるバニヤンスイッチの１面分の構成について図４を用いて説明する。
【００４０】
図４は図３に示したバニヤン部が備えるバニヤンスイッチの１面分の一構成例を示すブロック図である。なお、図４に示したバニヤンスイッチは８ｂｙｔｅｓパラレルのデータが入出力される構成を示している。
【００４１】
図４に示すように、バニヤンスイッチは、バイトデータの送信先を制御するバニヤン管理部３１と、多段接続された複数の２×２スイッチ３４から成るバニヤン網３２と、スイッチング処理後の有効なバイトデータを一時的に蓄積する複数の一時蓄積バッファ３３とを有する構成である。なお、図４では、バニヤン網３２として、４個の２×２スイッチ３４が３段接続された構成を示しているが、バニヤン網３２の構成はこれに限るものではなく、より多くの２×２スイッチ３４が多段接続された構成であってもよい。
【００４２】
一時蓄積バッファ３３は、バニヤン網３２から出力されたバイトデータを一時的に蓄積するための複数のバッファから構成され、該バッファが出力バイト（図４の例では、出力バイトが８ｂｙｔｅｓなので、一時蓄積バッファ３３は出力「０」〜「７」に対応する８個のバッファで構成されている）毎に設けられている。バニヤン網３２は、入力されたバイトデータをバニヤン管理部３１によって決められたルートを経由して一時蓄積バッファ３３の対応するバッファにそれぞれ送出する。
【００４３】
バニヤン管理部３１は、データ制御部２２から送信された各バイトデータの属するチャネルを示す制御信号ＣＢに基づいて有効なバイトデータＤｖの送信先となる一時蓄積バッファ３３を決定する。
【００４４】
図４に示す例の場合、一時蓄積バッファ３３の出力「０」〜「４」には既に有効なバイトデータＤＶが蓄積されているため、一番先頭（図４では入力「０」）から入力される有効なバイトデータＤＶは一時蓄積バッファ３３の出力「５」に割り当てられる。同様に、入力「２」の有効なバイトデータＤＶは出力「６」に割り当てられ、入力「６」の有効なバイトデータＤＶは出力「７」に割り当てられ、入力「７」の有効なバイトデータＤＶは出力「０」に割り当てられる。なお、無効なバイトデータＤＩＮＶはバニヤン管理部３１で破棄され、一時蓄積バッファ３３に送出されない。
【００４５】
チャネル毎に分離された出力「０」〜「７」のワード（複数バイト）データは、所定のタイミングで同時に読み出され、順番に整列された後、出力される。
【００４６】
バニヤン部２１から出力された各チャネル毎のワードデータはバッファ部２３でそれぞれ保持され、データ選択部２４を介して次段のパケット検出部１３に順次出力される。
【００４７】
なお、バニヤン網３２は、「ＡＴＭ入門：マルチメディア時代へのパスポート」（横川ディジタルコンピュータ株式会社ＳＩ事業本部著、Ｐ４９〜Ｐ５０）等に記載されているように、上記ＳＴＭフレームに挿入されたパケットのように入力データが順番にソートされていれば内部でブロッキングが発生することはない。
【００４８】
図５は図３に示したチャネルデータ抽出回路に入力されたバイト多重データがチャネル毎に振り分けられる様子を示す模式図である。
【００４９】
図５に示すように、フレームパルスを基準として入力されるＴＳ０〜ＴＳｎまでのバイトデータには、所属するチャネル情報がそれぞれ割り当てられ、チャネルデータ抽出回路１２によりチャネル毎に振り分けられる。
【００５０】
したがって、チャネルに対応した複数面のバニヤンスイッチを備え、それぞれのチャネル毎にデータを抽出してワード（複数バイト）単位で順次整列させるため、バーチャルコンカチネーションによって任意チャネルが組み合わされたデータであってもスイッチング処理を行うことができる。
【００５１】
特に、ワードデータの整列処理にバニヤン網を使用しているため、どのようなＴＳの組み合わせによるバーチャルコンカチネーションにも容易に対応可能であり、回路規模の増大を抑制することができる。
【００５２】
（第２の実施の形態）
次に本発明の第２の実施の形態について図面を参照して詳細に説明する。
【００５３】
図６は本発明のチャネルデータ抽出回路の第２の実施の形態の構成を示すブロック図である。
【００５４】
図６に示すように、本実施形態のチャネルデータ抽出回路は、図３に示したバニヤン部とバッファ部との間にパケット検出部２５ 1 〜２５ n が挿入された点が第１の実施の形態と異なっている。その他の構成は第１の実施の形態と同様であるため、その説明は省略する。
【００５５】
パケット検出処理部２５は、バニヤン部によってチャネル単位に振り分けられたワードデータを解析してパケットの境界を検出し、データ制御部に、次のパケットとの境界を示す、例えば、パケット長情報等を送出する。
【００５６】
これにより、データ制御部はチャネル毎にパケットの先頭バイトデータを認識することができる。また、パケットの先頭バイトデータを示す信号をバニヤン部に出力し、図７に示すように該当するバイトデータがワードデータの先頭に位置して出力されるようにバニヤン部を制御する。
【００５７】
図７は図６に示したバニヤン部から出力されるワードデータの構成を示す模式図である。
【００５８】
図７に示すように、本実施形態では、パケットの最終バイトの後に空きデータが挿入され、パケットの先頭のバイトデータが常にワードデータの先頭に位置するようになるため、後段の処理が容易になる。なお、このような処理を行う場合には、パケットの最終ワードに空きデータを挿入することになるため、入力データの速度よりもバッファ部に対する書き込み速度を上げる必要がある。
【００５９】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【００６０】
チャネルに対応した複数面のバニヤンスイッチを備え、該バニヤンスイッチによりチャネル毎にデータを抽出してワード単位で順次整列させるため、バーチャルコンカチネーションによって任意チャネルが組み合わされたデータであってもスイッチング処理を行うことができる。
【００６１】
特に、ワード単位のデータの整列処理にバニヤン網を使用しているため、どのようなタイムスロットの組み合わせによるバーチャルコンカチネーションにも容易に対応可能であり、回路規模の増大を抑制することができる。
【００６２】
また、チャネル毎に抽出されたデータを解析してフレームに挿入されたパケットの境界を検出し、該パケットの境界から、データがパケットの先頭のデータであるか否かを示す制御信号を生成し、該制御信号にしたがって先頭のデータをパケットを構成するワードデータの先頭に位置するように出力することで、パケットの先頭のバイトデータが常にワードデータの先頭に位置するようになるため、後段の処理が容易になる。
【図面の簡単な説明】
【図１】ＳＴＭ／Ｐａｃｋｅｔハイブリッドスイッチの一構成例を示すブロック図である。
【図２】図１に示したパケットスイッチの一構成例を示すブロック図である。
【図３】本発明のチャネルデータ抽出回路の第１の実施の形態の構成を示すブロック図である。
【図４】図３に示したバニヤン部が備えるバニヤンスイッチの１面分の一構成例を示すブロック図である。
【図５】図３に示したチャネルデータ抽出回路に入力されたバイト多重データがチャネル毎に振り分けられる様子を示す模式図である。
【図６】本発明のチャネルデータ抽出回路の第２の実施の形態の構成を示すブロック図である。
【図７】図６に示したバニヤン部から出力されるワードデータの構成を示す模式図である。
【符号の説明】
１ ＳＴＭスイッチ
２ パケットスイッチ
３１〜３ｎ インタフェースカード
１１１、１１２ ＳＴＭ終端部
１２１、１２２ チャネルデータ抽出回路
１３１、１３２ パケット検出部
１４ パケットスイッチ部
１５１、１５２ ＳＴＭマッピング部
１６１、１６２ ＳＴＭフレーマ部
２１ バニヤン部
２２ データ制御部
２３１〜２３ｎ バッファ部
２４ データ選択部
２５１〜２５ｎ パケット検出部
３１ バニヤン管理部
３２ バニヤン網
３３ 一時蓄積バッファ
３４ ２×２スイッチ
Claims (9)
- バイト単位で複数チャネルのデータが多重化されたフレームから、前記チャネル毎のデータをそれぞれ抽出するチャネルデータ抽出回路であって、
多段接続された複数の２×２スイッチから成るバニヤン網をそれぞれ有する、前記チャネルに対応した複数面のバニヤンスイッチを備え、前記チャネル毎に前記データを振り分けると共に該データをワード単位で順次整列するバニヤン部と、
前記データが所属するチャネルを示す制御信号をそれぞれ生成し、前記バニヤン部へ送信するデータ制御部と、
を有するチャネルデータ抽出回路。 - 前記バニヤンスイッチは、
自己が対応するチャネルに所属するデータを有効なデータに設定し、
他のチャネルに所属するデータを無効なデータに設定し、
前記有効なデータのみ順次整列する請求項１記載のチャネルデータ抽出回路。 - 前記チャネル毎に抽出された前記データを解析し、前記フレームに挿入されたパケットの境界を検出するパケット検出部を有し、
前記データ制御部は、
前記パケット検出部で検出された前記パケットの境界から、データが前記パケットの先頭のデータであるか否かを示す制御信号を前記バニヤン部に出力し、
前記バニヤン部は、
前記制御信号にしたがって、前記先頭のデータを前記パケットを構成するワードデータの先頭に位置するように出力する請求項１または２記載のチャネルデータ抽出回路。 - 前記バニヤン部は、
前記パケットの先頭のデータが前記ワードデータの先頭に位置するように、前記パケットの最終のデータの後ろに空きデータを必要に応じて挿入する請求項３記載のチャネルデータ抽出回路。 - ＳＴＭフレームのスイッチング処理を行うＳＴＭスイッチと、
請求項１乃至４のいずれか１項記載のチャネルデータ抽出回路を備え、前記ＳＴＭスイッチから受信したＳＴＭフレームをチャネル単位に分離し、それぞれのパケットを抽出した後、該パケット毎にスイッチング処理を行うパケットスイッチと、
を有するＳＴＭ／Ｐａｃｋｅｔハイブリッドスイッチ。 - バイト単位で複数チャネルのデータが多重化されたフレームから、前記チャネル毎のデータをそれぞれ抽出するためのチャネルデータ抽出方法であって、
予め、多段接続された複数の２×２スイッチから成るバニヤン網をそれぞれ有する、前記チャネルに対応した複数面のバニヤンスイッチを備えておき、
所属するチャネルに前記データを振り分けるために、該データが所属するチャネルを示す制御信号をそれぞれ生成し、
該制御信号にしたがって前記バニヤンスイッチにより前記チャネル毎に前記データを振り分けると共に該データをワード単位で順次整列するチャネルデータ抽出方法。 - 自己が対応するチャネルに所属するデータを有効なデータに設定し、
他のチャネルに所属するデータを無効なデータに設定し、
前記バニヤンスイッチにより前記有効なデータのみ順次整列する請求項６記載のチャネルデータ抽出方法。 - 前記チャネル毎に抽出された前記データを解析して前記フレームに挿入されたパケットの境界を検出し、
該パケットの境界から、データが前記パケットの先頭のデータであるか否かを示す制御信号を生成し、
前記制御信号にしたがって、前記先頭のデータを前記パケットを構成するワードデータの先頭に位置するように出力する請求項６または７記載のチャネルデータ抽出方法。 - 前記パケットの先頭のデータが前記ワードデータの先頭に位置するように、前記パケットの最終のデータの後ろに空きデータを必要に応じて挿入する請求項８記載のチャネルデータ抽出方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017286A JP3591586B2 (ja) | 2001-01-25 | 2001-01-25 | チャネルデータ抽出回路及び方法 |
| CA 2369449 CA2369449C (en) | 2001-01-25 | 2002-01-24 | Channel data extracting circuit and extracting method |
| US10/053,873 US7254128B2 (en) | 2001-01-25 | 2002-01-24 | Channel data extracting circuit and extracting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017286A JP3591586B2 (ja) | 2001-01-25 | 2001-01-25 | チャネルデータ抽出回路及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002223233A JP2002223233A (ja) | 2002-08-09 |
| JP3591586B2 true JP3591586B2 (ja) | 2004-11-24 |
Family
ID=18883519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001017286A Expired - Fee Related JP3591586B2 (ja) | 2001-01-25 | 2001-01-25 | チャネルデータ抽出回路及び方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7254128B2 (ja) |
| JP (1) | JP3591586B2 (ja) |
| CA (1) | CA2369449C (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9036619B2 (en) * | 2005-05-16 | 2015-05-19 | Mist Silicon Limited Liability Company | Systems and methods for a session initiation protocol (SIP) translator |
| US10212497B2 (en) * | 2013-10-22 | 2019-02-19 | Hewlett Packard Enterprise Development Lp | Hybrid circuit-packet switch |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4782478A (en) * | 1987-03-04 | 1988-11-01 | Bell Communications Research, Inc. | Time division circuit switch |
| GB2212364B (en) * | 1987-11-13 | 1992-02-12 | Plessey Co Plc | Telecommunications digital switch |
| JPH02224547A (ja) | 1989-02-27 | 1990-09-06 | Fujitsu Ltd | Ａｔｍ／ｓｔｍハイブリッドスイッチ構成方式 |
| US5119370A (en) * | 1989-09-28 | 1992-06-02 | Northern Telecom Limited | Switching node for a communications switching network |
| KR100290999B1 (ko) * | 1997-06-11 | 2001-07-12 | 윤종용 | 음성 통화서비스가 가능한 에이티엠 스위치장치 및 방법 |
| JP2000013387A (ja) | 1998-06-22 | 2000-01-14 | Fujitsu Ltd | 非同期通信網の交換機能を備えた同期通信網伝送装置 |
| JP3141850B2 (ja) * | 1998-07-10 | 2001-03-07 | 日本電気株式会社 | 時分割スイッチング装置および時分割スイッチング方法、並びに記録媒体 |
| JP4164943B2 (ja) | 1999-06-09 | 2008-10-15 | 富士通株式会社 | Ａｔｍセル組立装置及びａｔｍセル分解装置 |
| US6591285B1 (en) * | 2000-06-16 | 2003-07-08 | Shuo-Yen Robert Li | Running-sum adder networks determined by recursive construction of multi-stage networks |
| US7197031B2 (en) * | 2001-11-26 | 2007-03-27 | Nortel Networks Limited | Cross-connection of high bandwidth signal traffic across independent parallel shelves |
-
2001
- 2001-01-25 JP JP2001017286A patent/JP3591586B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-24 CA CA 2369449 patent/CA2369449C/en not_active Expired - Fee Related
- 2002-01-24 US US10/053,873 patent/US7254128B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2369449C (en) | 2008-01-22 |
| US20020110117A1 (en) | 2002-08-15 |
| US7254128B2 (en) | 2007-08-07 |
| JP2002223233A (ja) | 2002-08-09 |
| CA2369449A1 (en) | 2002-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1363426B1 (en) | Multiplexing relay transmission device | |
| US7386008B2 (en) | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network having multiple channels | |
| CA2304118A1 (en) | Protocol independent sub-rate device | |
| JP4338728B2 (ja) | 単一の通信スイッチを経てａｔｍ、ｔｄｍ及びパケットデータを交換するための方法及び装置 | |
| KR100440574B1 (ko) | 가변길이 패킷 스위칭 장치 | |
| US20010021171A1 (en) | Transmission unit and two-way signal conversion method | |
| JP5320017B2 (ja) | 伝送装置 | |
| KR100339463B1 (ko) | 고정길이셀의순차적스트림처리장치,비동기전송방식의스위치어댑터및스위칭유닛 | |
| JP3591586B2 (ja) | チャネルデータ抽出回路及び方法 | |
| US7173939B2 (en) | STM mapping circuit and method | |
| US7106761B2 (en) | Multiplexing method and apparatus suitable for transmission of overhead data arriving from many communication lines | |
| JP2001103028A (ja) | 信号多重方法 | |
| JP2003289324A (ja) | 通信装置 | |
| JP3387868B2 (ja) | 出力バッファ型ａｔｍスイッチ | |
| JPH0290834A (ja) | Ａｔｍ通話路装置及びａｔｍ回線終端装置 | |
| JP3753016B2 (ja) | Ｓｔｍマッピング装置、及び、ｓｔｍマッピング方法 | |
| EP1407565B1 (en) | Method and apparatus for converting data packets between a higher bandwidth network and lower bandwidth network | |
| JP2002237794A (ja) | 通信装置 | |
| JP3067368B2 (ja) | Ａｔｍ伝送用インタフェース回路 | |
| JP2003324453A (ja) | 多重化伝送システム及び多重化伝送装置 | |
| KR100785781B1 (ko) | 패킷 오버 동기식 디지털 계위(ｓｄｈ) 및 이더넷 오버ｓｄｈ을 위한 단일 플랫폼 구조 및 그 플랫폼 구조의프레임 포맷 방법 | |
| JP2000036797A (ja) | マルチリンク多重化伝送装置およびマルチリンク多重化伝送方法 | |
| JPH05153151A (ja) | ルーテイングシステム | |
| JPH0530061A (ja) | 多重化装置 | |
| JPH05183574A (ja) | セル交換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040630 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040804 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |