JPH05299594A - 相補型ｍｉｓトランジスタ装置 - Google Patents
相補型ｍｉｓトランジスタ装置Info
- Publication number
- JPH05299594A JPH05299594A JP4125606A JP12560692A JPH05299594A JP H05299594 A JPH05299594 A JP H05299594A JP 4125606 A JP4125606 A JP 4125606A JP 12560692 A JP12560692 A JP 12560692A JP H05299594 A JPH05299594 A JP H05299594A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- source
- type diffusion
- type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 title claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 140
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims description 29
- 238000005468 ion implantation Methods 0.000 claims description 21
- 230000000694 effects Effects 0.000 abstract description 26
- 230000004044 response Effects 0.000 abstract description 7
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 18
- 229910052698 phosphorus Inorganic materials 0.000 description 15
- 239000011574 phosphorus Substances 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 14
- 238000002513 implantation Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- -1 phosphorus ions Chemical class 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000894007 species Species 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 231100000673 dose–response relationship Toxicity 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 ホットキャリア効果による特性劣化とショー
トチャネル効果によるしきい値電圧の低下の防止と応答
速度の向上を図り素子を微細化する。 【構成】 Ｐ型ウェル領域１１ａ及びＮ型ウェル領域１
１ｂよりは不純物濃度が高く、ソース及びドレインより
は不純物濃度が低く、ソース及びドレインより拡散領域
が横方向に広いＮ型拡散領域２１ａ，２２ａ，２１ｂ，
２２ｂの形成された相補型ＭＩＳトランジスタ装置にお
いて、Ｎ型拡散領域２１ａ，２２ａ，２１ｂ，２２ｂ
は、横方向に対して絶縁ゲート１８の端部直下に広が
り、深さ方向に対して、ソース又はドレインの深さより
浅く形成されている。Ｎ型ウェル領域１１ｂにおけるソ
ース、ドレインの接合容量を小さくでき、応答性が向上
する。
トチャネル効果によるしきい値電圧の低下の防止と応答
速度の向上を図り素子を微細化する。 【構成】 Ｐ型ウェル領域１１ａ及びＮ型ウェル領域１
１ｂよりは不純物濃度が高く、ソース及びドレインより
は不純物濃度が低く、ソース及びドレインより拡散領域
が横方向に広いＮ型拡散領域２１ａ，２２ａ，２１ｂ，
２２ｂの形成された相補型ＭＩＳトランジスタ装置にお
いて、Ｎ型拡散領域２１ａ，２２ａ，２１ｂ，２２ｂ
は、横方向に対して絶縁ゲート１８の端部直下に広が
り、深さ方向に対して、ソース又はドレインの深さより
浅く形成されている。Ｎ型ウェル領域１１ｂにおけるソ
ース、ドレインの接合容量を小さくでき、応答性が向上
する。
Description
【０００１】
【産業上の利用分野】本発明はＰチャネル及びＮチャネ
ルを同時に備えた相補型絶縁ゲートトランジスタにおい
て、特にその微細化を可能にするウェル、ソース・ドレ
インの濃度形状に特徴を有する装置に関する。
ルを同時に備えた相補型絶縁ゲートトランジスタにおい
て、特にその微細化を可能にするウェル、ソース・ドレ
インの濃度形状に特徴を有する装置に関する。
【０００２】
【従来の技術】従来、デバイスの微細化にともないＮチ
ャネル（以下、「Ｎｃｈ」と略す）トランジスタにおい
ては、ホットキャリア効果、Ｐチャネル（以下、「Ｐｃ
ｈ」と略す）トランジスタにおいては、ショートチャネ
ル効果が増大する。これらの両効果は、しきい値電圧の
変動をもたらし、集積回路の微細化を阻害する原因とな
っている。
ャネル（以下、「Ｎｃｈ」と略す）トランジスタにおい
ては、ホットキャリア効果、Ｐチャネル（以下、「Ｐｃ
ｈ」と略す）トランジスタにおいては、ショートチャネ
ル効果が増大する。これらの両効果は、しきい値電圧の
変動をもたらし、集積回路の微細化を阻害する原因とな
っている。
【０００３】このうち、Ｎｃｈトランジスタにおけるホ
ットキャリア効果を低減させるために、通常、Ｎ伝導型
のドレインの周囲にＮ型の低不純物密度領域を形成した
ＬＤＤ（低不純物密度ドレイン）構造が採用されてい
る。しかしながら、この構造では、ドレイン形成時のマ
スクをゲート電極の長さよりも長くする必要がある。こ
のため、ＣＶＤ法によりゲート電極の側部に側壁酸化膜
を形成する必要があり、工程が複雑である。
ットキャリア効果を低減させるために、通常、Ｎ伝導型
のドレインの周囲にＮ型の低不純物密度領域を形成した
ＬＤＤ（低不純物密度ドレイン）構造が採用されてい
る。しかしながら、この構造では、ドレイン形成時のマ
スクをゲート電極の長さよりも長くする必要がある。こ
のため、ＣＶＤ法によりゲート電極の側部に側壁酸化膜
を形成する必要があり、工程が複雑である。
【０００４】また、ＵＳＰNO. 4924277 に示されるよう
に、Ｎｃｈトランジスタにおけるホットキャリア効果の
抑制のための電界緩和層とＰｃｈトランジスタにおける
ショートチャネル効果の抑制及びパンチスルーストップ
を同時に兼ね備えたＮ型拡散領域をドレイン、ソースの
周囲に形成する構造が提案されている。
に、Ｎｃｈトランジスタにおけるホットキャリア効果の
抑制のための電界緩和層とＰｃｈトランジスタにおける
ショートチャネル効果の抑制及びパンチスルーストップ
を同時に兼ね備えたＮ型拡散領域をドレイン、ソースの
周囲に形成する構造が提案されている。
【０００５】その具体的な構造を図１３に示す。Ｐ型シ
リコン基板５０にＮ型ウェル領域５１ｂとＰ型ウェル領
域５１ａが形成されている。Ｎ型ウェル領域５１ｂ中に
はＰｃｈトランジスタが形成され、Ｐ型ウェル領域５１
ａにはＮｃｈトランジスタが形成されている。各々のト
ランジスタは局所酸化法（ＬＯＣＯＳ）により形成され
る分離酸化膜５６により電気的に分離されている。又、
各ウェル領域５１ａ及び５１ｂ上には、それぞれ、ゲー
ト絶縁膜５７ａ及び５７ｂが形成されており、そのゲー
ト絶縁膜５７ａ及び５７ｂ上には、それぞれ、ゲート電
極５８ａ及び５８ｂが形成されている。
リコン基板５０にＮ型ウェル領域５１ｂとＰ型ウェル領
域５１ａが形成されている。Ｎ型ウェル領域５１ｂ中に
はＰｃｈトランジスタが形成され、Ｐ型ウェル領域５１
ａにはＮｃｈトランジスタが形成されている。各々のト
ランジスタは局所酸化法（ＬＯＣＯＳ）により形成され
る分離酸化膜５６により電気的に分離されている。又、
各ウェル領域５１ａ及び５１ｂ上には、それぞれ、ゲー
ト絶縁膜５７ａ及び５７ｂが形成されており、そのゲー
ト絶縁膜５７ａ及び５７ｂ上には、それぞれ、ゲート電
極５８ａ及び５８ｂが形成されている。
【０００６】又、ゲート電極５８ａ及び５８ｂをマスク
として、ゲート電極５８ａ及び５８ｂのそれぞれの両側
に、自己整合的に形成されたＮ型拡散層６１ａ、６２ａ
及び６１ｂ、６２ｂが形成されている。そして、Ｎ型拡
散層６１ａ及び６２ａには、それぞれ、ソースとしての
高濃度Ｎ型拡散層６３ａ及びドレインとしての高濃度Ｎ
型拡散層６４ａが形成されている。さらに、Ｎ型拡散層
６１ｂ及び６２ｂには、それぞれ、ソースとしての高濃
度Ｐ型拡散層６３ｂ及びドレインとしての高濃度Ｐ型拡
散層６４ｂが形成されている。
として、ゲート電極５８ａ及び５８ｂのそれぞれの両側
に、自己整合的に形成されたＮ型拡散層６１ａ、６２ａ
及び６１ｂ、６２ｂが形成されている。そして、Ｎ型拡
散層６１ａ及び６２ａには、それぞれ、ソースとしての
高濃度Ｎ型拡散層６３ａ及びドレインとしての高濃度Ｎ
型拡散層６４ａが形成されている。さらに、Ｎ型拡散層
６１ｂ及び６２ｂには、それぞれ、ソースとしての高濃
度Ｐ型拡散層６３ｂ及びドレインとしての高濃度Ｐ型拡
散層６４ｂが形成されている。
【０００７】Ｎ型拡散層６１ａ、６２ａ、６１ｂ、６２
ｂは、それぞれ、高濃度Ｎ型拡散層６３ａ、高濃度Ｎ型
拡散層６４ａ、高濃度Ｐ型拡散層６３ｂ、高濃度Ｐ型拡
散層６４ｂよりも、深さ方向には深く、又横方向には広
くなるような形状に形成されている。又、Ｎ型拡散層６
１ａ、６２ａ及び６１ｂ、６２ｂの不純物濃度は、それ
ぞれ、Ｐ型ウェル領域５１ａ及びＮ型ウェル領域５１ｂ
の不純物濃度よりは高く、高濃度Ｎ型拡散層６３ａ、６
４ａ及び高濃度Ｐ型拡散層６３ｂ、６４ｂの不純物濃度
よりは低く構成されている。
ｂは、それぞれ、高濃度Ｎ型拡散層６３ａ、高濃度Ｎ型
拡散層６４ａ、高濃度Ｐ型拡散層６３ｂ、高濃度Ｐ型拡
散層６４ｂよりも、深さ方向には深く、又横方向には広
くなるような形状に形成されている。又、Ｎ型拡散層６
１ａ、６２ａ及び６１ｂ、６２ｂの不純物濃度は、それ
ぞれ、Ｐ型ウェル領域５１ａ及びＮ型ウェル領域５１ｂ
の不純物濃度よりは高く、高濃度Ｎ型拡散層６３ａ、６
４ａ及び高濃度Ｐ型拡散層６３ｂ、６４ｂの不純物濃度
よりは低く構成されている。
【０００８】また、この分離酸化膜５６、ゲート酸化膜
５７ａ、５７ｂ、ゲート電極５８ａ及び５８ｂ上には例
えばホウ燐酸ガラス等による保護膜５９が成膜される。
さらに、高濃度Ｎ型拡散層６３ａ、６４ａ及び高濃度Ｐ
型拡散層６３ｂ、６４ｂが露出するように接続孔７０が
保護膜５９に形成され、この接続孔７０にはオーミック
電極７１が形成されている。
５７ａ、５７ｂ、ゲート電極５８ａ及び５８ｂ上には例
えばホウ燐酸ガラス等による保護膜５９が成膜される。
さらに、高濃度Ｎ型拡散層６３ａ、６４ａ及び高濃度Ｐ
型拡散層６３ｂ、６４ｂが露出するように接続孔７０が
保護膜５９に形成され、この接続孔７０にはオーミック
電極７１が形成されている。
【０００９】上記の構造において、Ｎｃｈトランジスタ
では、Ｎ型拡散層６２ａはドレイン近傍のピンチオフに
よる高電界発生領域の電界緩和層として機能し、ホット
キャリア効果としてのドレインアバランシェ注入による
素子特性の劣化が抑制される。また、Ｐｃｈトランジス
タにおいては、通常、ゲート電極５８ｂの材料としては
高濃度のリンを含有した多結晶シリコンが用いられるた
め、埋め込みチャネル構造となる。これにより、冶金学
的なＰＮ接合がチャネル部ゲート直下に形成され、パン
チスルーが発生し易くなる。このため、Ｐｃｈトランジ
スタでは、ショートチャネル効果がＮｃｈトランジスタ
に比べてより発生し易いが、このＮ型拡散層６２ｂはパ
ンチスルーストッパとして機能するためＶt 低下等の素
子機能低下を抑制する効果がある。
では、Ｎ型拡散層６２ａはドレイン近傍のピンチオフに
よる高電界発生領域の電界緩和層として機能し、ホット
キャリア効果としてのドレインアバランシェ注入による
素子特性の劣化が抑制される。また、Ｐｃｈトランジス
タにおいては、通常、ゲート電極５８ｂの材料としては
高濃度のリンを含有した多結晶シリコンが用いられるた
め、埋め込みチャネル構造となる。これにより、冶金学
的なＰＮ接合がチャネル部ゲート直下に形成され、パン
チスルーが発生し易くなる。このため、Ｐｃｈトランジ
スタでは、ショートチャネル効果がＮｃｈトランジスタ
に比べてより発生し易いが、このＮ型拡散層６２ｂはパ
ンチスルーストッパとして機能するためＶt 低下等の素
子機能低下を抑制する効果がある。
【００１０】
【発明が解決しようとする課題】しかしながら、この構
造において、Ｎｃｈトランジスタのホットキャリア効果
を十分に抑制するために、電界緩和層として機能するＮ
型拡散層６２ａを十分に形成しようとすると深さ方向に
も深くなりしかも長時間の拡散が必要となる。このた
め、制御性よくドレインを形成することは微細化が進む
につれ困難となり、ショートチャネル効果が発生してし
まい安定したしきい値制御が製造工程上困難となる。
造において、Ｎｃｈトランジスタのホットキャリア効果
を十分に抑制するために、電界緩和層として機能するＮ
型拡散層６２ａを十分に形成しようとすると深さ方向に
も深くなりしかも長時間の拡散が必要となる。このた
め、制御性よくドレインを形成することは微細化が進む
につれ困難となり、ショートチャネル効果が発生してし
まい安定したしきい値制御が製造工程上困難となる。
【００１１】また、ＰｃｈトランジスタにおいてもＮ型
ウェル領域５１ｂよりも不純物濃度の高いＮ型拡散層６
１ｂ、６２ｂの深さが高濃度Ｐ型拡散層６３ｂ、６４ｂ
よりも深くなければならないためソース、ドレインとＮ
型ウェル領域５１ｂの間に形成される空乏層幅が通常の
構造に比べ狭くなる。このため、接合容量が大きくな
り、応答速度が遅くなるという問題がある。
ウェル領域５１ｂよりも不純物濃度の高いＮ型拡散層６
１ｂ、６２ｂの深さが高濃度Ｐ型拡散層６３ｂ、６４ｂ
よりも深くなければならないためソース、ドレインとＮ
型ウェル領域５１ｂの間に形成される空乏層幅が通常の
構造に比べ狭くなる。このため、接合容量が大きくな
り、応答速度が遅くなるという問題がある。
【００１２】本発明は上記の課題を解決するためになさ
れたものであり、その目的は、Ｎｃｈトランジスタのホ
ットキャリア効果による特性劣化と、Ｐｃｈトランジス
タのショートチャネル効果によるしきい値電圧の低下
を、同時にしかもより効果的に抑制し、更に、接合容量
を低減し、半導体装置の微細化、高速化を達成すること
である。
れたものであり、その目的は、Ｎｃｈトランジスタのホ
ットキャリア効果による特性劣化と、Ｐｃｈトランジス
タのショートチャネル効果によるしきい値電圧の低下
を、同時にしかもより効果的に抑制し、更に、接合容量
を低減し、半導体装置の微細化、高速化を達成すること
である。
【００１３】
【課題を解決するための手段】上記課題を解決するため
の発明の構成は、基板、絶縁ゲート、ソース、ドレイン
を有し、Ｐ型ウェル領域及びＮ型ウェル領域におけるソ
ース及びドレインを形成する位置において、Ｐ型ウェル
領域及びＮ型ウェル領域よりは不純物濃度が高く、ソー
ス及びドレインよりは不純物濃度が低く、ソース及びド
レインより拡散領域が横方向に広いＮ型拡散領域の形成
された相補型ＭＩＳトランジスタ装置において、Ｎ型拡
散領域を、横方向に対して絶縁ゲートの端部直下に広が
り、深さ方向に対して、ソース又はドレインの深さより
浅く形成したことを特徴とする。
の発明の構成は、基板、絶縁ゲート、ソース、ドレイン
を有し、Ｐ型ウェル領域及びＮ型ウェル領域におけるソ
ース及びドレインを形成する位置において、Ｐ型ウェル
領域及びＮ型ウェル領域よりは不純物濃度が高く、ソー
ス及びドレインよりは不純物濃度が低く、ソース及びド
レインより拡散領域が横方向に広いＮ型拡散領域の形成
された相補型ＭＩＳトランジスタ装置において、Ｎ型拡
散領域を、横方向に対して絶縁ゲートの端部直下に広が
り、深さ方向に対して、ソース又はドレインの深さより
浅く形成したことを特徴とする。
【００１４】
【作用及び発明の効果】Ｐ型ウェル領域、即ち、Ｎｃｈ
トランジスタにおいては、Ｎ型拡散領域は横方向には絶
縁ゲートの両端直下部分に拡散して形成されており、ソ
ース及びドレインより深さ方向において浅く形成されて
いる。従って、Ｎ型拡散領域はチャネル形成部分のみ電
界緩和層として作用するので、ショートチャネル効果は
抑制される。
トランジスタにおいては、Ｎ型拡散領域は横方向には絶
縁ゲートの両端直下部分に拡散して形成されており、ソ
ース及びドレインより深さ方向において浅く形成されて
いる。従って、Ｎ型拡散領域はチャネル形成部分のみ電
界緩和層として作用するので、ショートチャネル効果は
抑制される。
【００１５】又、Ｎ型ウェル領域、即ち、Ｐｃｈトラン
ジスタにおいても、同様に、Ｎ型拡散領域は横方向には
絶縁ゲートの両端直下部分に拡散して形成されており、
ソース及びドレインより深さ方向において浅く形成され
ている。従って、Ｎ型拡散領域はチャネル形成部分での
みショートチャネル効果を抑制するように機能している
ので、チャネル形成部以外ではソース、ドレインはＮ型
ウェル領域と直接接合しているので、電界傾斜が緩和さ
れ、この結果、接合容量が小さくなる。よって、回路の
応答速度を向上させることができる。
ジスタにおいても、同様に、Ｎ型拡散領域は横方向には
絶縁ゲートの両端直下部分に拡散して形成されており、
ソース及びドレインより深さ方向において浅く形成され
ている。従って、Ｎ型拡散領域はチャネル形成部分での
みショートチャネル効果を抑制するように機能している
ので、チャネル形成部以外ではソース、ドレインはＮ型
ウェル領域と直接接合しているので、電界傾斜が緩和さ
れ、この結果、接合容量が小さくなる。よって、回路の
応答速度を向上させることができる。
【００１６】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。第１実施例 図１は、集積回路のＣＭＯＳトランジスタ部分を示した
断面図である。図２〜図５は、そのトランジスタの製造
工程を示した模式図である。図２の（１）に示すよう
に、Ｐ型の単結晶シリコン基板１０の表面に、表面の汚
染から守るための酸化膜３０を被覆する。次に、フォト
リソグラフィー法により、Ｎｃｈトランジスタを形成す
る領域を、フォトレジスト３２ａによりマスクする。そ
して、Ｐｃｈトランジスタを形成する領域にリンイオン
３１を全面にイオン注入する。
明する。第１実施例 図１は、集積回路のＣＭＯＳトランジスタ部分を示した
断面図である。図２〜図５は、そのトランジスタの製造
工程を示した模式図である。図２の（１）に示すよう
に、Ｐ型の単結晶シリコン基板１０の表面に、表面の汚
染から守るための酸化膜３０を被覆する。次に、フォト
リソグラフィー法により、Ｎｃｈトランジスタを形成す
る領域を、フォトレジスト３２ａによりマスクする。そ
して、Ｐｃｈトランジスタを形成する領域にリンイオン
３１を全面にイオン注入する。
【００１７】尚、Ｐ型の単結晶シリコン基板１０のアク
セプタ不純物としてのボロンの濃度は、例えば１×１０
15／cm3 程度が適当である。リンイオンの注入量は、基
板表面の実効的なドナー不純物濃度がＰｃｈトランジス
タの設計仕様のしきい値電圧が得られる濃度となるよう
な値に決定される。
セプタ不純物としてのボロンの濃度は、例えば１×１０
15／cm3 程度が適当である。リンイオンの注入量は、基
板表面の実効的なドナー不純物濃度がＰｃｈトランジス
タの設計仕様のしきい値電圧が得られる濃度となるよう
な値に決定される。
【００１８】次に、図２の（２）に示すように、フォト
リソグラフィー法により、Ｎｃｈトランジスタを形成す
る領域以外の領域を、フォトレジスト３２ｂによりマス
クする。そして、Ｎｃｈトランジスタを形成する領域に
のみ選択的にボロンイオン３３を注入する。この時のイ
オン種はボロンに限らずＢＦまたはＢＦ2 イオン等でも
構わない。この時のボロンイオンの注入量は、基板表面
の実効的なアクセプタ不純物濃度がＮｃｈトランジスタ
の設計仕様のしきい値電圧が得られる濃度となるような
値に決定される。
リソグラフィー法により、Ｎｃｈトランジスタを形成す
る領域以外の領域を、フォトレジスト３２ｂによりマス
クする。そして、Ｎｃｈトランジスタを形成する領域に
のみ選択的にボロンイオン３３を注入する。この時のイ
オン種はボロンに限らずＢＦまたはＢＦ2 イオン等でも
構わない。この時のボロンイオンの注入量は、基板表面
の実効的なアクセプタ不純物濃度がＮｃｈトランジスタ
の設計仕様のしきい値電圧が得られる濃度となるような
値に決定される。
【００１９】次に、フォトレジスト３２ｂを除去して、
基板１０に熱処理を施し、注入したリン、ボロンを拡散
する。これにより、図３の（３）に示すように、Ｐ型ウ
ェル領域１１ａ、Ｎ型ウェル領域１１ｂが形成され、新
たに、熱酸化による酸化膜３０が形成される。
基板１０に熱処理を施し、注入したリン、ボロンを拡散
する。これにより、図３の（３）に示すように、Ｐ型ウ
ェル領域１１ａ、Ｎ型ウェル領域１１ｂが形成され、新
たに、熱酸化による酸化膜３０が形成される。
【００２０】また、後述のゲート電極に高濃度にリンを
ドープしたＮ+ の多結晶シリコンを用いて、しかも、両
トランジスタのしきい値電圧の絶対値を0.5 〜1.2 Ｖ程
度に制御しようとした場合、Ｐ型ウェル領域１１ａの表
面の不純物濃度はＮ型ウェル領域１１ｂの表面の不純物
濃度よりも高く、Ｐ型ウェル領域１１ａはＮ型ウェル領
域１１ｂに比べて、拡散深さも深くなる。したがって、
Ｐ型ウェル領域１１ａは基板１０と電気的に導通する。
一方、Ｎ型ウェル領域１１ｂは基板１０に対して電気的
に分離された状態になる。
ドープしたＮ+ の多結晶シリコンを用いて、しかも、両
トランジスタのしきい値電圧の絶対値を0.5 〜1.2 Ｖ程
度に制御しようとした場合、Ｐ型ウェル領域１１ａの表
面の不純物濃度はＮ型ウェル領域１１ｂの表面の不純物
濃度よりも高く、Ｐ型ウェル領域１１ａはＮ型ウェル領
域１１ｂに比べて、拡散深さも深くなる。したがって、
Ｐ型ウェル領域１１ａは基板１０と電気的に導通する。
一方、Ｎ型ウェル領域１１ｂは基板１０に対して電気的
に分離された状態になる。
【００２１】このように、Ｐ型ウェル１１ａ及びＮ型ウ
ェル１１ｂが形成された後、図３の（４）に示すよう
に、素子分離用の分離酸化膜１６、ゲート酸化膜１７を
形成する。この様に形成したトランジスタ領域に、図４
の（５）に示すように、多結晶シリコンから成るゲート
電極１８を形成する。通常、ゲート電極１８をエッチン
グにより形成した直後はフォトレジストが残っている
が、これを灰化あるいは濃硫酸、過酸化水素水の混合液
等の酸化性薬剤により洗浄しフォトレジストを除去す
る。
ェル１１ｂが形成された後、図３の（４）に示すよう
に、素子分離用の分離酸化膜１６、ゲート酸化膜１７を
形成する。この様に形成したトランジスタ領域に、図４
の（５）に示すように、多結晶シリコンから成るゲート
電極１８を形成する。通常、ゲート電極１８をエッチン
グにより形成した直後はフォトレジストが残っている
が、これを灰化あるいは濃硫酸、過酸化水素水の混合液
等の酸化性薬剤により洗浄しフォトレジストを除去す
る。
【００２２】この後、ゲート電極１８に酸化膜、窒化
膜、酸化チタン膜、窒化チタン膜等の非晶質の絶縁膜１
９を熱酸化、熱窒化、スパッタ法、化学気相成長法、あ
るいは蒸着法等により被覆する。この絶縁膜１９はリン
イオンがゲート電極１８に散乱されずに通過する現象、
即ち、チャネリングを防止するためのものである。この
時絶縁膜の形成として熱酸化を用いれば極めて簡便に形
成可能であり、しかも高密度で剥離しない絶縁膜を得る
事ができる。また、この時の膜厚は、リンの注入加速電
圧により異なるが、５０ｋｅＶの場合には、１０ｎｍ以
上あれば十分である。
膜、酸化チタン膜、窒化チタン膜等の非晶質の絶縁膜１
９を熱酸化、熱窒化、スパッタ法、化学気相成長法、あ
るいは蒸着法等により被覆する。この絶縁膜１９はリン
イオンがゲート電極１８に散乱されずに通過する現象、
即ち、チャネリングを防止するためのものである。この
時絶縁膜の形成として熱酸化を用いれば極めて簡便に形
成可能であり、しかも高密度で剥離しない絶縁膜を得る
事ができる。また、この時の膜厚は、リンの注入加速電
圧により異なるが、５０ｋｅＶの場合には、１０ｎｍ以
上あれば十分である。
【００２３】この後、図４の（６）に示すように、リン
イオン３４を、注入角θ（基板１１の法線とイオンビー
ムとの成す角）を１０ｄｅｇ以上にして、イオン注入す
る。具体的には基板１１がθだけ傾斜される。イオン注
入は通常のフォトリソグラフィー工程を行わずに、単
に、絶縁膜１９及びゲート電極１８をマスクとして実行
する。また、トランジスタに対称性が要求される場合に
は基板１１を逆方向に−θだけ傾ければよい。ゲート電
極１８が紙面に対して平行に形成されている場合には、
基板１１を９０度だけ回転させて同様にイオン注入すれ
ば良い。
イオン３４を、注入角θ（基板１１の法線とイオンビー
ムとの成す角）を１０ｄｅｇ以上にして、イオン注入す
る。具体的には基板１１がθだけ傾斜される。イオン注
入は通常のフォトリソグラフィー工程を行わずに、単
に、絶縁膜１９及びゲート電極１８をマスクとして実行
する。また、トランジスタに対称性が要求される場合に
は基板１１を逆方向に−θだけ傾ければよい。ゲート電
極１８が紙面に対して平行に形成されている場合には、
基板１１を９０度だけ回転させて同様にイオン注入すれ
ば良い。
【００２４】このような注入により、ゲート電極側面１
８ｂを通して、ゲート電極１８の両端部直下部分に入り
込んでリンイオンを注入することが可能となる。通常、
加速エネルギーＥに対する注入されたイオンの深さ方向
分布を表す値としてプロジェクティドレンジＲｐ（Ｅ）
が用いられる。注入角θの場合には、加速電圧Ｅに対す
るプロジェクティドレンジはＲｐ（Ｅ）・ｃｏｓθとな
る。よって、深さ方向の注入飛程を浅くすることが可能
である。この時のイオン注入条件はＰchトランジスタの
パンチスルーストップが可能なよう、また、横方向広が
りは、Ｎchトランジスタの電界緩和がホットキャリア耐
圧を満足できるように加速電圧、注入量、注入角を設定
すればよい。
８ｂを通して、ゲート電極１８の両端部直下部分に入り
込んでリンイオンを注入することが可能となる。通常、
加速エネルギーＥに対する注入されたイオンの深さ方向
分布を表す値としてプロジェクティドレンジＲｐ（Ｅ）
が用いられる。注入角θの場合には、加速電圧Ｅに対す
るプロジェクティドレンジはＲｐ（Ｅ）・ｃｏｓθとな
る。よって、深さ方向の注入飛程を浅くすることが可能
である。この時のイオン注入条件はＰchトランジスタの
パンチスルーストップが可能なよう、また、横方向広が
りは、Ｎchトランジスタの電界緩和がホットキャリア耐
圧を満足できるように加速電圧、注入量、注入角を設定
すればよい。
【００２５】この後、図５の（７）に示すように、基板
１０に適当な熱処理を施して、Ｐ型ウェル領域１１ａに
Ｎ型拡散領域２１ａ、２２ａが形成され、Ｎ型ウェル領
域１１ｂにＮ型拡散領域２１ｂ、２２ｂが形成される。
このＮ型拡散領域２１ａ、２２ａは、Ｎｃｈトランジス
タに対しては電界緩和層となり得る。また、Ｎ型拡散領
域２１ｂ、２２ｂはＰｃｈトランジスタに対してはパン
チスルーストッパとなる。また、このＮ型拡散領域２１
ａ、２２ａ、２１ｂ、２２ｂの拡散深さは高々０．２μ
ｍもあれば十分である。
１０に適当な熱処理を施して、Ｐ型ウェル領域１１ａに
Ｎ型拡散領域２１ａ、２２ａが形成され、Ｎ型ウェル領
域１１ｂにＮ型拡散領域２１ｂ、２２ｂが形成される。
このＮ型拡散領域２１ａ、２２ａは、Ｎｃｈトランジス
タに対しては電界緩和層となり得る。また、Ｎ型拡散領
域２１ｂ、２２ｂはＰｃｈトランジスタに対してはパン
チスルーストッパとなる。また、このＮ型拡散領域２１
ａ、２２ａ、２１ｂ、２２ｂの拡散深さは高々０．２μ
ｍもあれば十分である。
【００２６】次に、多結晶シリコンで形成されたゲート
電極１８の絶縁膜１９上に酸化膜、窒化膜、酸化チタン
膜、窒化チタン膜等の絶縁膜２０を熱酸化、熱窒化、ス
パッタ、蒸着法等により被覆する。このとき、チャネル
ストッパ用の絶縁膜１９と同様に、この絶縁膜を熱酸化
により形成すれば、極めて簡便に形成可能であると同時
にゲート端１８ａに適当なバーズビークができるためゲ
ート耐圧も向上する。また、絶縁膜２０の厚さは、２０
ｎｍ以上、望ましくは１００ｎｍ程度が適当である。
電極１８の絶縁膜１９上に酸化膜、窒化膜、酸化チタン
膜、窒化チタン膜等の絶縁膜２０を熱酸化、熱窒化、ス
パッタ、蒸着法等により被覆する。このとき、チャネル
ストッパ用の絶縁膜１９と同様に、この絶縁膜を熱酸化
により形成すれば、極めて簡便に形成可能であると同時
にゲート端１８ａに適当なバーズビークができるためゲ
ート耐圧も向上する。また、絶縁膜２０の厚さは、２０
ｎｍ以上、望ましくは１００ｎｍ程度が適当である。
【００２７】加速電圧８０ｋＶのイオン注入により形成
されるＮ型拡散領域２１ａ、２２ａ、２１ｂ、２２ｂの
イオン注入後の不純物分布の接合深さＸj 及びゲート直
下の横方向拡散長ＬN の注入角θ依存性を測定した。そ
の測定結果を図６に示す。従来の垂直注入ではゲートエ
ッジからの横方向の拡散長を０．２μｍにしようとする
と注入直後の接合深さは０．６μｍ以上にも達してしま
う。しかしながらイオン注入角θを４５ｄｅｇ以上とす
れば横方向の広がりは拡散深さと同等あるいはそれ以上
にすることが可能となる。したがって、本発明によりＮ
chトランジスタにおいてはより従来例に比べてショート
チャネル効果によるしきい値電圧を抑制しながら、電界
緩和した構造を実現することができる。このように、電
界緩和層となるＮ型拡散領域２２ａはゲート電極１８の
端部直下に位置する構造となる。
されるＮ型拡散領域２１ａ、２２ａ、２１ｂ、２２ｂの
イオン注入後の不純物分布の接合深さＸj 及びゲート直
下の横方向拡散長ＬN の注入角θ依存性を測定した。そ
の測定結果を図６に示す。従来の垂直注入ではゲートエ
ッジからの横方向の拡散長を０．２μｍにしようとする
と注入直後の接合深さは０．６μｍ以上にも達してしま
う。しかしながらイオン注入角θを４５ｄｅｇ以上とす
れば横方向の広がりは拡散深さと同等あるいはそれ以上
にすることが可能となる。したがって、本発明によりＮ
chトランジスタにおいてはより従来例に比べてショート
チャネル効果によるしきい値電圧を抑制しながら、電界
緩和した構造を実現することができる。このように、電
界緩和層となるＮ型拡散領域２２ａはゲート電極１８の
端部直下に位置する構造となる。
【００２８】次に、図５の（７）に示したように、フォ
トリソグラフィー法により、Ｐｃｈトランジスタ部分を
レジスト３５によりマスクした。そして、Ｐ型ウェル領
域１１ａのＮ型拡散領域２１ａ、２２ａにのみ、ゲート
電極１８及び絶縁膜２０をマスクとして、ヒ素をイオン
注入して、ソース２３ａ、ドレイン２４ａを得た。尚、
このとき注入イオン種として同時にリンを注入してもよ
い。リンと砒素を同時に注入した場合には濃度形状はチ
ャネル方向に向かって連続的に変化しトランジスタのオ
ン抵抗を低減することが可能である。リンを注入するこ
とにより、このようにして形成されたイオン注入直後の
不純物分布は、基板面に対し垂直に注入する従来方法に
比べ、深さ方向には浅く、ゲート直下の横方向には長く
なるように分布する。したがって、その後の熱処理を適
当に行えば、Ｎ型拡散領域２１ａ、２２ａ及びソース２
３ａ及びドレイン２４ａは深さ方向には浅く且つ同じ厚
さで、基板１０の表面に平行な方向には、Ｎ型拡散領域
２１ａ、２２ａを大きくする構造とすることができる。
トリソグラフィー法により、Ｐｃｈトランジスタ部分を
レジスト３５によりマスクした。そして、Ｐ型ウェル領
域１１ａのＮ型拡散領域２１ａ、２２ａにのみ、ゲート
電極１８及び絶縁膜２０をマスクとして、ヒ素をイオン
注入して、ソース２３ａ、ドレイン２４ａを得た。尚、
このとき注入イオン種として同時にリンを注入してもよ
い。リンと砒素を同時に注入した場合には濃度形状はチ
ャネル方向に向かって連続的に変化しトランジスタのオ
ン抵抗を低減することが可能である。リンを注入するこ
とにより、このようにして形成されたイオン注入直後の
不純物分布は、基板面に対し垂直に注入する従来方法に
比べ、深さ方向には浅く、ゲート直下の横方向には長く
なるように分布する。したがって、その後の熱処理を適
当に行えば、Ｎ型拡散領域２１ａ、２２ａ及びソース２
３ａ及びドレイン２４ａは深さ方向には浅く且つ同じ厚
さで、基板１０の表面に平行な方向には、Ｎ型拡散領域
２１ａ、２２ａを大きくする構造とすることができる。
【００２９】次に、図５の（８）に示すように、Ｐ型ウ
ェル領域１１ａをレジスト３６でマスクする。Ｎ型ウェ
ル領域１１ｂのＮ型拡散領域２１ｂ、２２ｂにのみ、ゲ
ート電極１８及び絶縁膜２０をマスクとして、ボロンイ
オン又はＢＦ又はＢＦ2 イオンをイオン注入して、熱拡
散して、図１に示すソース２３ｂ、ドレイン２４ｂを得
る。ソース２３ｂ、ドレイン２４ｂはＮ型拡散領域２１
ｂ、２２ｂの拡散深さよりも深くなるように、また、横
方向の広がりはＮ型拡散領域２１ｂ、２２ｂを越えない
ようにドーズ量、熱処理を調整する。具体的にはシート
抵抗を１５０Ω／□以下にする場合には、加速電圧７０
ｋｅＶ以上でドーズ量８×１０14/cm2以上の条件でイオ
ン注入すれば、ソース２３ｂ、ドレイン２４ｂの拡散深
さを０．２μｍ以上とすることができる。従って、ソー
ス２３ｂ、ドレイン２４ｂの拡散深さを、Ｎ型拡散領域
２１ｂ、２２ｂの拡散深さである０．２μｍよりも十分
に深くすることができる。
ェル領域１１ａをレジスト３６でマスクする。Ｎ型ウェ
ル領域１１ｂのＮ型拡散領域２１ｂ、２２ｂにのみ、ゲ
ート電極１８及び絶縁膜２０をマスクとして、ボロンイ
オン又はＢＦ又はＢＦ2 イオンをイオン注入して、熱拡
散して、図１に示すソース２３ｂ、ドレイン２４ｂを得
る。ソース２３ｂ、ドレイン２４ｂはＮ型拡散領域２１
ｂ、２２ｂの拡散深さよりも深くなるように、また、横
方向の広がりはＮ型拡散領域２１ｂ、２２ｂを越えない
ようにドーズ量、熱処理を調整する。具体的にはシート
抵抗を１５０Ω／□以下にする場合には、加速電圧７０
ｋｅＶ以上でドーズ量８×１０14/cm2以上の条件でイオ
ン注入すれば、ソース２３ｂ、ドレイン２４ｂの拡散深
さを０．２μｍ以上とすることができる。従って、ソー
ス２３ｂ、ドレイン２４ｂの拡散深さを、Ｎ型拡散領域
２１ｂ、２２ｂの拡散深さである０．２μｍよりも十分
に深くすることができる。
【００３０】次に、図１に示すように、例えば、酸化
膜、窒化膜、リンガラス（ＰＳＧ）あるいはリンボロン
ガラス（ＢＰＳＧ）等の保護膜２９を例えば化学気相成
長法、スパッタ法、真空蒸着法等により形成し、しかる
後各トランジスタのソース・ドレイン領域およびゲート
電極に接続孔４０を形成し、各接続孔４０から電極２８
により配線を取り出すことによりＣＭＯＳトランジスタ
が製造される。
膜、窒化膜、リンガラス（ＰＳＧ）あるいはリンボロン
ガラス（ＢＰＳＧ）等の保護膜２９を例えば化学気相成
長法、スパッタ法、真空蒸着法等により形成し、しかる
後各トランジスタのソース・ドレイン領域およびゲート
電極に接続孔４０を形成し、各接続孔４０から電極２８
により配線を取り出すことによりＣＭＯＳトランジスタ
が製造される。
【００３１】ところで、Ｐchトランジスタのしきい値電
圧はＮ型拡散領域２１ｂ、２２ｂが高濃度の場合この濃
度によって決定されるが、ソース２３ｂ、ドレイン２４
ｂのドーズ量を適当にする事により、しきい値電圧の制
御が容易となる。図７は、ゲート長０．８４μｍのＰch
トランジスタにおいて、ソース２３ｂ、ドレイン２４ｂ
の拡散深さ及びしきい値電圧のＢＦ2 ドーズ量依存特性
を測定した結果を示している。適当なドーズ量を選択す
ることにより、拡散深さをＮ型拡散領域２１ｂ、２２ｂ
の深さよりも深い状態で、しきい値電圧を所定値に制御
することが可能となる。
圧はＮ型拡散領域２１ｂ、２２ｂが高濃度の場合この濃
度によって決定されるが、ソース２３ｂ、ドレイン２４
ｂのドーズ量を適当にする事により、しきい値電圧の制
御が容易となる。図７は、ゲート長０．８４μｍのＰch
トランジスタにおいて、ソース２３ｂ、ドレイン２４ｂ
の拡散深さ及びしきい値電圧のＢＦ2 ドーズ量依存特性
を測定した結果を示している。適当なドーズ量を選択す
ることにより、拡散深さをＮ型拡散領域２１ｂ、２２ｂ
の深さよりも深い状態で、しきい値電圧を所定値に制御
することが可能となる。
【００３２】図８はＮｃｈトランジスタとＰｃｈトラン
ジスタにおける基板１１の面に平行な方向の不純物濃度
の分布を表している。Ｎｃｈトランジスタでは、ゲート
電極１８の直下に存在するＮ型拡散領域２１ａ、２２ａ
のＮ型不純物濃度が連続的に漸減しているのが分かる。
一方、ＰｃｈトランジスタではＰ型不純物濃度がソース
２３ｂ、ドレイン２４ｂのエッジにおいて急減している
のが分かる。このことから、上記構造の半導体装置はＮ
ｃｈトランジスタで電界緩和が十分に行われる。深さ方
向にはＮ型拡散領域２１ａ、２２ａがソース２３ａ、ド
レイン２４ａを越えていないことからショートチャネル
効果が抑制される。一方、Ｐｃｈトランジスタでショー
トチャネル効果が抑制されると共にＮ型拡散領域２１
ｂ、２２ｂがソース２３ｂ、ドレイン２４ｂを越えてい
ないことから接合容量を小さくでき応答速度を向上させ
ることができる。
ジスタにおける基板１１の面に平行な方向の不純物濃度
の分布を表している。Ｎｃｈトランジスタでは、ゲート
電極１８の直下に存在するＮ型拡散領域２１ａ、２２ａ
のＮ型不純物濃度が連続的に漸減しているのが分かる。
一方、ＰｃｈトランジスタではＰ型不純物濃度がソース
２３ｂ、ドレイン２４ｂのエッジにおいて急減している
のが分かる。このことから、上記構造の半導体装置はＮ
ｃｈトランジスタで電界緩和が十分に行われる。深さ方
向にはＮ型拡散領域２１ａ、２２ａがソース２３ａ、ド
レイン２４ａを越えていないことからショートチャネル
効果が抑制される。一方、Ｐｃｈトランジスタでショー
トチャネル効果が抑制されると共にＮ型拡散領域２１
ｂ、２２ｂがソース２３ｂ、ドレイン２４ｂを越えてい
ないことから接合容量を小さくでき応答速度を向上させ
ることができる。
【００３３】第２実施例 第２実施例は、第１実施例におけるゲート電極１８の形
状を基板１１から高くなるに連れて幅が狭くなるように
形成したものである。第２実施例の装置は、図９に示す
工程で製造される。尚、図は相補型ＭＩＳトランジスタ
のＰ型ウェル領域（Ｎｃｈトランジスタ）のみが図示さ
れているが、Ｎ型ウェル領域（Ｐｃｈトランジスタ）の
構造も同様である。図９の（１）に示すように、第１実
施例と同様にＰ型の単結晶シリコン基板１１０の上にゲ
ート酸化膜１１７を形成し、その上に多結晶シリコン１
３８を堆積させ、ホトレジストを塗布してフォトリソグ
ラフィによりゲート電極形成部分にマスク１３９を形成
する。
状を基板１１から高くなるに連れて幅が狭くなるように
形成したものである。第２実施例の装置は、図９に示す
工程で製造される。尚、図は相補型ＭＩＳトランジスタ
のＰ型ウェル領域（Ｎｃｈトランジスタ）のみが図示さ
れているが、Ｎ型ウェル領域（Ｐｃｈトランジスタ）の
構造も同様である。図９の（１）に示すように、第１実
施例と同様にＰ型の単結晶シリコン基板１１０の上にゲ
ート酸化膜１１７を形成し、その上に多結晶シリコン１
３８を堆積させ、ホトレジストを塗布してフォトリソグ
ラフィによりゲート電極形成部分にマスク１３９を形成
する。
【００３４】次に、図９の（２）に示すように、多結晶
シリコン１３８をエッチングする。ドライエッチングに
おいて、ガス組成、圧力、電力を調整することにより、
基板上面から離れるに従って線幅の細くなる台形状（順
メサ）のゲート電極１１８を形成する。ゲート電極１１
８の側壁と底面との成す角α（底角）は９０°未満、望
ましくは、６０°〜８０°が良い。
シリコン１３８をエッチングする。ドライエッチングに
おいて、ガス組成、圧力、電力を調整することにより、
基板上面から離れるに従って線幅の細くなる台形状（順
メサ）のゲート電極１１８を形成する。ゲート電極１１
８の側壁と底面との成す角α（底角）は９０°未満、望
ましくは、６０°〜８０°が良い。
【００３５】次に、マスク１３９を除去して、ゲート電
極１１８の表面に膜厚２０ｎｍ以上の絶縁膜１１９を熱
酸化により形成する。次に、図９の（３）に示すよう
に、ゲート電極１１８の両側壁面からリンイオンを注入
する。このとき、ゲート電極１１８の側壁に交差するよ
うに注入する。注入角θは、第１実施例と同様に、１０
°以上とする。次に、第１実施例と同様に熱処理して、
Ｎ型拡散領域１２１ａ、１２２ａを形成する。このＮ型
拡散領域１２１ａ、１２２ａは、ゲート電極１１８の両
端部直下に入り込んで形成される。
極１１８の表面に膜厚２０ｎｍ以上の絶縁膜１１９を熱
酸化により形成する。次に、図９の（３）に示すよう
に、ゲート電極１１８の両側壁面からリンイオンを注入
する。このとき、ゲート電極１１８の側壁に交差するよ
うに注入する。注入角θは、第１実施例と同様に、１０
°以上とする。次に、第１実施例と同様に熱処理して、
Ｎ型拡散領域１２１ａ、１２２ａを形成する。このＮ型
拡散領域１２１ａ、１２２ａは、ゲート電極１１８の両
端部直下に入り込んで形成される。
【００３６】このように、ゲート電極１１８の底角αを
９０°未満とすることで、ゲート電極１１８の直下に形
成されるＮ型拡散領域１２１ａ、１２２ａのゲート電極
１１８の底面のエッジから測定した拡散長ＬN をより長
くすることができる。しかも、Ｎ型不純物濃度の分布を
ゲート電極１１８のエッジから中央に向かって連続的漸
減することができる。従って、Ｎｃｈトランジスタにお
いて、電界緩和効果をより大きくすることができる。
又、Ｐｃｈトランジスタにおいては、パンチスルースト
ップの効果を向上させることができる。
９０°未満とすることで、ゲート電極１１８の直下に形
成されるＮ型拡散領域１２１ａ、１２２ａのゲート電極
１１８の底面のエッジから測定した拡散長ＬN をより長
くすることができる。しかも、Ｎ型不純物濃度の分布を
ゲート電極１１８のエッジから中央に向かって連続的漸
減することができる。従って、Ｎｃｈトランジスタにお
いて、電界緩和効果をより大きくすることができる。
又、Ｐｃｈトランジスタにおいては、パンチスルースト
ップの効果を向上させることができる。
【００３７】Ｎ型拡散領域１２１ａ、１２２ａの拡散長
ＬN とゲート電極１１８の底角αとの関係をイオンの注
入角θをパラメータとして変化させて測定した。その結
果を図１０に示す。この測定結果から理解されること
は、イオンの注入角θが大きくなる程、拡散長ＬN の底
角αに対する変化率が小さくなることである。即ち、イ
オンの注入角θを大きくすると、底角αのばらつきに対
して、拡散長ＬN を均一にできるという効果がある。
ＬN とゲート電極１１８の底角αとの関係をイオンの注
入角θをパラメータとして変化させて測定した。その結
果を図１０に示す。この測定結果から理解されること
は、イオンの注入角θが大きくなる程、拡散長ＬN の底
角αに対する変化率が小さくなることである。即ち、イ
オンの注入角θを大きくすると、底角αのばらつきに対
して、拡散長ＬN を均一にできるという効果がある。
【００３８】次に、図９の（４）に示すように、化学気
相成長法、スパッタリング、蒸着等により、基板表面に
絶縁膜（窒化膜）１２０を形成する。絶縁膜１２０はゲ
ート酸化膜１１７、絶縁膜１１９に比べて、イオンの進
行方向に対する通過阻止能力が高い。即ち、絶縁膜１２
０はゲート酸化膜１１７、絶縁膜１１９に比べて、同一
の加速電圧時には、入射時の７０％程度しか注入方向に
透過しない。また、ゲート電極１１８の側壁面は傾斜し
ているので、その側壁上方に形成された絶縁膜１２０の
基板１１０の法線方向の距離が長くなる。よって、図９
の（５）に示すように、砒素又はリンを基板１１０に垂
直に注入して、ソース１２３ａ、ドレイン１２４ａを形
成するとき、ソース１２３ａ、ドレイン１２４ａのエッ
ジはゲート電極１１８の底面の両側エッジに一致する。
この結果、Ｎ型拡散領域１２１ａ、１２２ａの拡散長Ｌ
N を長くできると共にその制御性を向上させることがで
きる。又、Ｐｃｈトランジスタでは、同様に、ソース、
ドレインのエッジをゲート電極の底面の両側エッジに一
致させることができることからショートチャネル効果を
抑制とチャネル長を制御性を向上させることができる。
相成長法、スパッタリング、蒸着等により、基板表面に
絶縁膜（窒化膜）１２０を形成する。絶縁膜１２０はゲ
ート酸化膜１１７、絶縁膜１１９に比べて、イオンの進
行方向に対する通過阻止能力が高い。即ち、絶縁膜１２
０はゲート酸化膜１１７、絶縁膜１１９に比べて、同一
の加速電圧時には、入射時の７０％程度しか注入方向に
透過しない。また、ゲート電極１１８の側壁面は傾斜し
ているので、その側壁上方に形成された絶縁膜１２０の
基板１１０の法線方向の距離が長くなる。よって、図９
の（５）に示すように、砒素又はリンを基板１１０に垂
直に注入して、ソース１２３ａ、ドレイン１２４ａを形
成するとき、ソース１２３ａ、ドレイン１２４ａのエッ
ジはゲート電極１１８の底面の両側エッジに一致する。
この結果、Ｎ型拡散領域１２１ａ、１２２ａの拡散長Ｌ
N を長くできると共にその制御性を向上させることがで
きる。又、Ｐｃｈトランジスタでは、同様に、ソース、
ドレインのエッジをゲート電極の底面の両側エッジに一
致させることができることからショートチャネル効果を
抑制とチャネル長を制御性を向上させることができる。
【００３９】第３実施例 第３実施例は、第１実施例におけるＮ型ウェル領域１１
ｂ（Ｐｃｈトランジスタ）において、Ｎ型拡散領域２１
ｂ、２２ｂの形成と同様に斜め方向からイオン注入を行
って、ゲート電極１８の直下であって、Ｎ型拡散領域２
１ｂ、２２ｂの領域内に低濃度Ｐ型副拡散領域２１０、
２１１を形成したことである。即ち、図１１の（１）に
示すように（第１実施例における図５の（８）に示す工
程の前に）、ゲート電極１８及び絶縁膜１９をマスクと
して、入射角θを１０°以上でボロン又はＢＦ2 イオン
を注入し、低濃度Ｐ型副拡散領域２１０、２１１を形成
する。この注入条件は、低濃度Ｐ型副拡散領域２１０、
２１１のエッジが横方向及び深さ方向にＮ型拡散領域２
１ｂ、２２ｂのエッジを越えないようにする。
ｂ（Ｐｃｈトランジスタ）において、Ｎ型拡散領域２１
ｂ、２２ｂの形成と同様に斜め方向からイオン注入を行
って、ゲート電極１８の直下であって、Ｎ型拡散領域２
１ｂ、２２ｂの領域内に低濃度Ｐ型副拡散領域２１０、
２１１を形成したことである。即ち、図１１の（１）に
示すように（第１実施例における図５の（８）に示す工
程の前に）、ゲート電極１８及び絶縁膜１９をマスクと
して、入射角θを１０°以上でボロン又はＢＦ2 イオン
を注入し、低濃度Ｐ型副拡散領域２１０、２１１を形成
する。この注入条件は、低濃度Ｐ型副拡散領域２１０、
２１１のエッジが横方向及び深さ方向にＮ型拡散領域２
１ｂ、２２ｂのエッジを越えないようにする。
【００４０】続いて、図１１の（２）に示すように（第
１実施例における図５の（８）に示す工程に該当）、基
板１０に垂直にボロン又はＢＦ2 イオンを注入し、ソー
ス２３ｂ、ドレイン２４ｂを形成する。このソース２３
ｂ、ドレイン２４ｂのエッジは、横方向には低濃度Ｐ型
副拡散領域２１０、２１１を越えることなくゲート電極
１８の底面の両側エッジに一致させ、深さ方向にはＮ型
拡散領域２１ｂ、２２ｂより深くなるように形成する。
１実施例における図５の（８）に示す工程に該当）、基
板１０に垂直にボロン又はＢＦ2 イオンを注入し、ソー
ス２３ｂ、ドレイン２４ｂを形成する。このソース２３
ｂ、ドレイン２４ｂのエッジは、横方向には低濃度Ｐ型
副拡散領域２１０、２１１を越えることなくゲート電極
１８の底面の両側エッジに一致させ、深さ方向にはＮ型
拡散領域２１ｂ、２２ｂより深くなるように形成する。
【００４１】Ｎ型拡散領域２１ｂ、２２ｂの横方向の広
がりのため、Ｐｃｈトランジスタにおいてしきい値電圧
を所定値に制御すると、サブスレッショルド特性が悪化
するという問題が生じる。しかし、このように低濃度Ｐ
型副拡散領域２１０、２１１を形成することにより、サ
ブスレッショルド特性の悪化が防止できた。
がりのため、Ｐｃｈトランジスタにおいてしきい値電圧
を所定値に制御すると、サブスレッショルド特性が悪化
するという問題が生じる。しかし、このように低濃度Ｐ
型副拡散領域２１０、２１１を形成することにより、サ
ブスレッショルド特性の悪化が防止できた。
【００４２】第４実施例 第４実施例は、第３実施例をＰｃｈの高耐圧トランジス
タに適用した例である。高耐圧トランジスタにおいては
いわゆる電界緩和領域と呼ばれる低濃度のドレイン領域
が必要となる。この領域は高濃度のＰ型拡散領域（ドレ
イン）よりも拡散量が少ないためパンチスルーストップ
に用いたＮ型拡散領域が高い値のままゲート直下の領域
に存在することもある。したがって、Ｐｃｈ高耐圧トラ
ンジスタのしきい値電圧が１．５Ｖ程度と非常に高くな
ってしまうこともある。
タに適用した例である。高耐圧トランジスタにおいては
いわゆる電界緩和領域と呼ばれる低濃度のドレイン領域
が必要となる。この領域は高濃度のＰ型拡散領域（ドレ
イン）よりも拡散量が少ないためパンチスルーストップ
に用いたＮ型拡散領域が高い値のままゲート直下の領域
に存在することもある。したがって、Ｐｃｈ高耐圧トラ
ンジスタのしきい値電圧が１．５Ｖ程度と非常に高くな
ってしまうこともある。
【００４３】このしきい値電圧の上昇を抑制するため、
第３実施例と同様にゲート電極１８及び絶縁膜１９をマ
スクとして、入射角θを１０度以上でボロンまたはＢＦ
2 イオンを注入し、低濃度Ｐ型副拡散領域２１０、２１
１を形成する。この注入条件は、低濃度Ｐ型副拡散領域
２１０、２１１のエッジが横方向及び深さ方向にＮ型拡
散領域２１ｂ、２２ｂのエッジを越えないようにする。
第３実施例と同様にゲート電極１８及び絶縁膜１９をマ
スクとして、入射角θを１０度以上でボロンまたはＢＦ
2 イオンを注入し、低濃度Ｐ型副拡散領域２１０、２１
１を形成する。この注入条件は、低濃度Ｐ型副拡散領域
２１０、２１１のエッジが横方向及び深さ方向にＮ型拡
散領域２１ｂ、２２ｂのエッジを越えないようにする。
【００４４】この時第３実施例のごとくＰｃｈトランジ
スタがある場合は同時にイオン注入を施してやればフォ
トリソグラフィーの回数を減らすことが可能である。続
いて、いわゆる高耐圧トランジスタの電界緩和領域にフ
ォトレジスト３６によりパターニングを施し、高濃度Ｐ
型拡散領域に対応する領域のみに基板１０に垂直にボロ
ンまたはＢＦ2 イオンを注入し、ソース２３ｂ、ドレイ
ン２４ｂを形成する。このソース２３ｂのエッジは、横
方向には低濃度Ｐ型副拡散領域２１０を越えることがな
いように制御し、深さ方向にはＮ型拡散領域２１ｂより
も深くなるように形成する。一方、ドレイン２４ｂの深
さ方向はＮ型拡散領域２２ｂよりも深くなるように形成
する。
スタがある場合は同時にイオン注入を施してやればフォ
トリソグラフィーの回数を減らすことが可能である。続
いて、いわゆる高耐圧トランジスタの電界緩和領域にフ
ォトレジスト３６によりパターニングを施し、高濃度Ｐ
型拡散領域に対応する領域のみに基板１０に垂直にボロ
ンまたはＢＦ2 イオンを注入し、ソース２３ｂ、ドレイ
ン２４ｂを形成する。このソース２３ｂのエッジは、横
方向には低濃度Ｐ型副拡散領域２１０を越えることがな
いように制御し、深さ方向にはＮ型拡散領域２１ｂより
も深くなるように形成する。一方、ドレイン２４ｂの深
さ方向はＮ型拡散領域２２ｂよりも深くなるように形成
する。
【００４５】この時Ｐｃｈトランジスタが存在する場合
には前述と同様に同時にイオン注入してやればフォトリ
ソグラフィーの回数が少なくなり工程数の低減が可能で
ある。これにより高耐圧のしきい値電圧はいわゆるチャ
ネルイオン注入の工程で制御可能となる。また、フォト
リソグラフィーの回数も何等増加することなく高耐圧ト
ランジスタの形成が可能となる。
には前述と同様に同時にイオン注入してやればフォトリ
ソグラフィーの回数が少なくなり工程数の低減が可能で
ある。これにより高耐圧のしきい値電圧はいわゆるチャ
ネルイオン注入の工程で制御可能となる。また、フォト
リソグラフィーの回数も何等増加することなく高耐圧ト
ランジスタの形成が可能となる。
【００４６】以上の全ての実施例において、次の利点が
存在する。 （１）Ｎ型拡散領域２１ａ、２２ａ、２１ｂ、２２ｂ、
１２１ａ、１２２ａはゲート電極１８、１１８に対し
て、自己整合的に形成される。よって、従来のＬＤＤ構
造のように各トランジスタにおいて電界緩和層を特別な
マスクを用いて選択的に形成する必要はない。 （２）Ｎ型拡散領域は、Ｎchトランジスタに対しては電
界緩和として機能し、Ｐchトランジスタに対してはパン
チスルーストッパとして極めて有効に作用する。 （３）斜めイオン注入により、イオン注入後の不純物分
布は、Ｎ型拡散領域の所望形状とするすることができ
る。よって、熱拡散を多くする必要がないので、イオン
注入後の熱処理時間が短くて良い。したがって、実施例
で述べた製造工程は、微細化に適した製造方法となる。 （４）Ｎ型拡散領域は高濃度不純物拡散領域であるソー
ス、ドレインに対して拡散深さは浅い。よって、Ｎｃｈ
トランジスタにおけるショートチャネル効果を抑制でき
る。 （５）Ｎ型拡散領域は、角度イオン注入により形成され
るので、拡散深さを浅く制御できると共にゲート電極直
下に広く入り込んで形成できる。 （６）ソース、ドレインを形成した状態において、Ｎ型
拡散領域はゲート電極直下にのみ存在するので、ゲート
電極に基板電位に対して正電圧が印可されるとキャリア
蓄積層が形成される。従って、Ｎ型拡散領域がゲート電
極直下に存在しない従来のＬＤＤ構造では、Ｎ型拡散領
域が抵抗とて機能し、電流能力を低下させていたが、こ
のような欠点が改善される。 （７）ソース、ドレインは、Ｎ型拡散領域の形成後にゲ
ート電極側面に絶縁膜を形成した後に不純物を高濃度に
イオン注入するため、電界緩和領域を広くすることがで
きる。よって、ホットキャリア耐圧が向上する。 （８）Ｎ型拡散領域は、Ｐchトランジスタに対して、横
方向のパンチスルーを抑制する。よって、ショートチャ
ネル効果によるしきい値電圧の低下を阻止することがで
きる。シミュレーションによれば、シングルドレイン構
造ではゲート長が０．８４μｍではしきい値電圧の低下
が０．２Ｖに達し、実用が困難となる。しかし、上記実
施例における構成では、しきい値電圧の低下は発生する
ことがない。 （９）ＢＦ2 のドーズ量を１×1015/cm2 以上にすれば
ソース、ドレインの拡散深さは０．３μm 以上にでき
る。一方、電界緩和層あるいはパンチスルーストップと
して作用するＮ型拡散領域は拡散深さが０．２μｍ程度
であればよい。よって、ソース、ドレインの拡散深さ
は、Ｎ型拡散領域に比べて十分に深くすることができ
る。 （１０）接合容量を減少させ、応答速度を向上させるこ
とができる。通常、段階接合（one sided step junctio
n ）に電圧Ｖの逆バイアスを印加した場合には、接合容
量Ｃ（Ｖ）は
存在する。 （１）Ｎ型拡散領域２１ａ、２２ａ、２１ｂ、２２ｂ、
１２１ａ、１２２ａはゲート電極１８、１１８に対し
て、自己整合的に形成される。よって、従来のＬＤＤ構
造のように各トランジスタにおいて電界緩和層を特別な
マスクを用いて選択的に形成する必要はない。 （２）Ｎ型拡散領域は、Ｎchトランジスタに対しては電
界緩和として機能し、Ｐchトランジスタに対してはパン
チスルーストッパとして極めて有効に作用する。 （３）斜めイオン注入により、イオン注入後の不純物分
布は、Ｎ型拡散領域の所望形状とするすることができ
る。よって、熱拡散を多くする必要がないので、イオン
注入後の熱処理時間が短くて良い。したがって、実施例
で述べた製造工程は、微細化に適した製造方法となる。 （４）Ｎ型拡散領域は高濃度不純物拡散領域であるソー
ス、ドレインに対して拡散深さは浅い。よって、Ｎｃｈ
トランジスタにおけるショートチャネル効果を抑制でき
る。 （５）Ｎ型拡散領域は、角度イオン注入により形成され
るので、拡散深さを浅く制御できると共にゲート電極直
下に広く入り込んで形成できる。 （６）ソース、ドレインを形成した状態において、Ｎ型
拡散領域はゲート電極直下にのみ存在するので、ゲート
電極に基板電位に対して正電圧が印可されるとキャリア
蓄積層が形成される。従って、Ｎ型拡散領域がゲート電
極直下に存在しない従来のＬＤＤ構造では、Ｎ型拡散領
域が抵抗とて機能し、電流能力を低下させていたが、こ
のような欠点が改善される。 （７）ソース、ドレインは、Ｎ型拡散領域の形成後にゲ
ート電極側面に絶縁膜を形成した後に不純物を高濃度に
イオン注入するため、電界緩和領域を広くすることがで
きる。よって、ホットキャリア耐圧が向上する。 （８）Ｎ型拡散領域は、Ｐchトランジスタに対して、横
方向のパンチスルーを抑制する。よって、ショートチャ
ネル効果によるしきい値電圧の低下を阻止することがで
きる。シミュレーションによれば、シングルドレイン構
造ではゲート長が０．８４μｍではしきい値電圧の低下
が０．２Ｖに達し、実用が困難となる。しかし、上記実
施例における構成では、しきい値電圧の低下は発生する
ことがない。 （９）ＢＦ2 のドーズ量を１×1015/cm2 以上にすれば
ソース、ドレインの拡散深さは０．３μm 以上にでき
る。一方、電界緩和層あるいはパンチスルーストップと
して作用するＮ型拡散領域は拡散深さが０．２μｍ程度
であればよい。よって、ソース、ドレインの拡散深さ
は、Ｎ型拡散領域に比べて十分に深くすることができ
る。 （１０）接合容量を減少させ、応答速度を向上させるこ
とができる。通常、段階接合（one sided step junctio
n ）に電圧Ｖの逆バイアスを印加した場合には、接合容
量Ｃ（Ｖ）は
【００４７】
【数１】 Ｃ（Ｖ）＝（ｑεＮwell／２（ＶO −Ｖ））1/2 …（１） で与えられる。但し、 ｑ：電子素量 ε：シリコンの誘電率 Ｎwell：Ｎ型ウェル領域の濃度 ＶO ：ソース、ドレイン（高濃度Ｐ型拡散領域）とＮ型
ウェル領域間の拡散電位
ウェル領域間の拡散電位
【００４８】（１）式から明らかなように、接合容量Ｃ
（Ｖ）はＮ型ウェル領域の濃度が増加すれば、増加す
る。従来構造ではＮ型拡散領域をソース、ドレインより
深さ方向に深く拡散させて、Ｎ型拡散領域の横方向の広
がりを確保し、パンチスルーストッパを形成している。
しかし、そのような構造では（１）式のＮwellの値が大
きくなり、ソース、ドレインの深さ方向の寄生容量が増
加する。しかしながら、上記実施例では、Ｎ型拡散領域
の横方向の広がりをイオン注入を斜めに施すことにより
得ているので、Ｎ型拡散領域は深く形成される必要はな
く、深さ方向にはソース、ドレインとＮ型ウェル領域と
が直接接合するようにできる。よって、寄生容量を低減
することができる。
（Ｖ）はＮ型ウェル領域の濃度が増加すれば、増加す
る。従来構造ではＮ型拡散領域をソース、ドレインより
深さ方向に深く拡散させて、Ｎ型拡散領域の横方向の広
がりを確保し、パンチスルーストッパを形成している。
しかし、そのような構造では（１）式のＮwellの値が大
きくなり、ソース、ドレインの深さ方向の寄生容量が増
加する。しかしながら、上記実施例では、Ｎ型拡散領域
の横方向の広がりをイオン注入を斜めに施すことにより
得ているので、Ｎ型拡散領域は深く形成される必要はな
く、深さ方向にはソース、ドレインとＮ型ウェル領域と
が直接接合するようにできる。よって、寄生容量を低減
することができる。
【００４９】したがって、上記実施例で述べた構成のト
ランジスタは微細化に適した構造であり、しかも、応答
速度の増大が可能である。即ち、集積回路を構成した場
合には、従来の構造より高集積かつ高速化が可能であ
る。
ランジスタは微細化に適した構造であり、しかも、応答
速度の増大が可能である。即ち、集積回路を構成した場
合には、従来の構造より高集積かつ高速化が可能であ
る。
【図面の簡単な説明】
【図１】本発明の第１実施例にかかるＣＭＯＳトランジ
スタの構造を示す断面図。
スタの構造を示す断面図。
【図２】第１実施例に係るトランジスタの製造工程を示
した模式図。
した模式図。
【図３】第１実施例に係るトランジスタの図２に続く製
造工程を示した模式図。
造工程を示した模式図。
【図４】第１実施例に係るトランジスタの図３に続く製
造工程を示した模式図。
造工程を示した模式図。
【図５】第１実施例に係るトランジスタの図４に続く製
造工程を示した模式図。
造工程を示した模式図。
【図６】第１実施例に係るトランジスタのＮ型拡散領域
の拡散長及び拡散深さのイオン注入角に対する関係を測
定した特性図。
の拡散長及び拡散深さのイオン注入角に対する関係を測
定した特性図。
【図７】第１実施例に係るトランジスタのＰｃｈトラン
ジスタの拡散深さ及びしきい値電圧のＢＦ2 ドーズ量に
対する関係を測定した特性図。
ジスタの拡散深さ及びしきい値電圧のＢＦ2 ドーズ量に
対する関係を測定した特性図。
【図８】第１実施例に係るトランジスタのＮｃｈトラン
ジスタ及びＰｃｈトランジスタのチャネル形成領域の横
方向の不純物濃度分布を示した特性図。
ジスタ及びＰｃｈトランジスタのチャネル形成領域の横
方向の不純物濃度分布を示した特性図。
【図９】第２実施例に係るトランジスタの製造工程を示
した模式図。
した模式図。
【図１０】第２実施例に係るトランジスタにおいて、Ｎ
型拡散領域の横方向の拡散長のゲート電極の底角に対す
る関係をイオン入射角をパラメータとして測定した特性
図。
型拡散領域の横方向の拡散長のゲート電極の底角に対す
る関係をイオン入射角をパラメータとして測定した特性
図。
【図１１】第３実施例に係るトランジスタの製造工程を
示した模式図。
示した模式図。
【図１２】第４実施例に係るトランジスタの製造工程を
示した模式図。
示した模式図。
【図１３】従来のＣＭＯＳトランジスタの構造を示した
断面図。
断面図。
１０…単結晶シリコン基板 １１ａ…Ｐ型ウェル領域 １１ｂ…Ｎ型ウェル領域 １７，１１７…ゲート絶縁膜 １８，１１８…ゲート電極 １９，１１９，２０，１２０…絶縁膜 ２１ａ，２２ａ，２１ｂ，２２ｂ，１２１ａ，１２２ａ
…Ｎ型拡散領域 ２３ａ，２３ｂ，１２３ａ…ソース（高不純物濃度拡散
領域） ２４ａ，２４ｂ，１２４ａ…ドレイン（高不純物濃度拡
散領域） ２１０，２１１…低濃度Ｐ型副拡散領域
…Ｎ型拡散領域 ２３ａ，２３ｂ，１２３ａ…ソース（高不純物濃度拡散
領域） ２４ａ，２４ｂ，１２４ａ…ドレイン（高不純物濃度拡
散領域） ２１０，２１１…低濃度Ｐ型副拡散領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 正 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 安部 克則 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内
Claims (6)
- 【請求項１】 基板、絶縁ゲート、ソース、ドレインを
有し、Ｐ型ウェル領域及びＮ型ウェル領域におけるソー
ス及びドレインを形成する位置において、前記Ｐ型ウェ
ル領域及び前記Ｎ型ウェル領域よりは不純物濃度が高
く、前記ソース及び前記ドレインよりは不純物濃度が低
く、前記ソース及び前記ドレインより拡散領域が横方向
に広いＮ型拡散領域の形成された相補型ＭＩＳトランジ
スタ装置において、 前記Ｎ型拡散領域は、横方向に対して前記絶縁ゲートの
端部直下に広がり、深さ方向に対して、前記ソース又は
前記ドレインの深さより浅く形成されていることを特徴
とする相補型ＭＩＳトランジスタ装置。 - 【請求項２】 請求項１に記載の相補型ＭＩＳトランジ
スタ装置において、Ｐチャネルトランジスタにおける前
記Ｎ型拡散領域内に横方向及び深さ方向の広がりが前記
Ｎ型拡散領域よりも狭く前記ドレイン及び前記ソースよ
りは不純物濃度の低いＰ型副拡散領域を形成したことを
特徴とする。 - 【請求項３】 請求項１に記載の相補型ＭＩＳトランジ
スタ装置において、前記Ｎ型拡散領域は０．５μｍ以下
の深さにおいて、前記ソース又は前記ドレインよりも横
方向に広く形成されていることを特徴とする。 - 【請求項４】 請求項１に記載の相補型ＭＩＳトランジ
スタ装置において、前記絶縁ゲートは、基板からの高さ
が高い程幅が狭くなるように両端面が傾斜していること
を特徴とする。 - 【請求項５】 請求項１に記載の相補型ＭＩＳトランジ
スタ装置において、前記Ｎ型拡散領域は前記絶縁ゲート
をマスクとして斜めイオン注入により前記絶縁ゲートの
両端部の直下まで形成されることを特徴とする。 - 【請求項６】 請求項４に記載の相補型ＭＩＳトランジ
スタ装置において、前記Ｎ型拡散領域は前記絶縁ゲート
をマスクとして斜めイオン注入により前記絶縁ゲートの
両端部の直下まで形成されることを特徴とする。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12560692A JP3474589B2 (ja) | 1992-04-17 | 1992-04-17 | 相補型ｍｉｓトランジスタ装置 |
| US08/046,699 US5334870A (en) | 1992-04-17 | 1993-04-16 | Complementary MIS transistor and a fabrication process thereof |
| US08/280,922 US5532176A (en) | 1992-04-17 | 1994-07-26 | Process for fabricating a complementary MIS transistor |
| US08/623,837 US5753556A (en) | 1992-04-17 | 1996-03-29 | Method of fabricating a MIS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12560692A JP3474589B2 (ja) | 1992-04-17 | 1992-04-17 | 相補型ｍｉｓトランジスタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299594A true JPH05299594A (ja) | 1993-11-12 |
| JP3474589B2 JP3474589B2 (ja) | 2003-12-08 |
Family
ID=14914282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12560692A Expired - Lifetime JP3474589B2 (ja) | 1992-04-17 | 1992-04-17 | 相補型ｍｉｓトランジスタ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5334870A (ja) |
| JP (1) | JP3474589B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532176A (en) * | 1992-04-17 | 1996-07-02 | Nippondenso Co., Ltd. | Process for fabricating a complementary MIS transistor |
| WO2020246133A1 (ja) * | 2019-06-07 | 2020-12-10 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3055424B2 (ja) * | 1994-04-28 | 2000-06-26 | 株式会社デンソー | Ｍｉｓ型半導体装置の製造方法 |
| US6433361B1 (en) * | 1994-04-29 | 2002-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method for forming the same |
| US5529948A (en) * | 1994-07-18 | 1996-06-25 | United Microelectronics Corporation | LOCOS technology with reduced junction leakage |
| US5721170A (en) * | 1994-08-11 | 1998-02-24 | National Semiconductor Corporation | Method of making a high-voltage MOS transistor with increased breakdown voltage |
| US5675167A (en) * | 1994-11-24 | 1997-10-07 | Nippondenso Co., Ltd. | Enhancement-type semiconductor having reduced leakage current |
| US5516711A (en) * | 1994-12-16 | 1996-05-14 | Mosel Vitelic, Inc. | Method for forming LDD CMOS with oblique implantation |
| US5585286A (en) * | 1995-08-31 | 1996-12-17 | Lsi Logic Corporation | Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device |
| US5573962A (en) * | 1995-12-15 | 1996-11-12 | Vanguard International Semiconductor Corporation | Low cycle time CMOS process |
| US5686324A (en) * | 1996-03-28 | 1997-11-11 | Mosel Vitelic, Inc. | Process for forming LDD CMOS using large-tilt-angle ion implantation |
| US5827747A (en) * | 1996-03-28 | 1998-10-27 | Mosel Vitelic, Inc. | Method for forming LDD CMOS using double spacers and large-tilt-angle ion implantation |
| KR100213201B1 (ko) * | 1996-05-15 | 1999-08-02 | 윤종용 | 씨모스 트랜지스터 및 그 제조방법 |
| US5897363A (en) * | 1996-05-29 | 1999-04-27 | Micron Technology, Inc. | Shallow junction formation using multiple implant sources |
| US5789298A (en) * | 1996-11-04 | 1998-08-04 | Advanced Micro Devices, Inc. | High performance mosfet structure having asymmetrical spacer formation and method of making the same |
| US6236085B1 (en) | 1996-11-11 | 2001-05-22 | Denso Corporation | Semiconductor memory device having high-concentration region around electric-field moderating layer in substrate |
| US5847428A (en) | 1996-12-06 | 1998-12-08 | Advanced Micro Devices, Inc. | Integrated circuit gate conductor which uses layered spacers to produce a graded junction |
| US5793089A (en) * | 1997-01-10 | 1998-08-11 | Advanced Micro Devices, Inc. | Graded MOS transistor junction formed by aligning a sequence of implants to a selectively removable polysilicon sidewall space and oxide thermally grown thereon |
| US5895955A (en) * | 1997-01-10 | 1999-04-20 | Advanced Micro Devices, Inc. | MOS transistor employing a removable, dual layer etch stop to protect implant regions from sidewall spacer overetch |
| US6018687A (en) * | 1997-02-07 | 2000-01-25 | Quad/Tech, Inc. | Method and apparatus for printing cutoff control using prepress data |
| US5876946A (en) * | 1997-06-03 | 1999-03-02 | Pharmacopeia, Inc. | High-throughput assay |
| JPH1126757A (ja) * | 1997-06-30 | 1999-01-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6171917B1 (en) | 1998-03-25 | 2001-01-09 | Advanced Micro Devices, Inc. | Transistor sidewall spacers composed of silicon nitride CVD deposited from a high density plasma source |
| US6576521B1 (en) * | 1998-04-07 | 2003-06-10 | Agere Systems Inc. | Method of forming semiconductor device with LDD structure |
| US6124610A (en) * | 1998-06-26 | 2000-09-26 | Advanced Micro Devices, Inc. | Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant |
| US6144071A (en) * | 1998-09-03 | 2000-11-07 | Advanced Micro Devices, Inc. | Ultrathin silicon nitride containing sidewall spacers for improved transistor performance |
| US6323519B1 (en) | 1998-10-23 | 2001-11-27 | Advanced Micro Devices, Inc. | Ultrathin, nitrogen-containing MOSFET sidewall spacers using low-temperature semiconductor fabrication process |
| US6242785B1 (en) | 1999-01-26 | 2001-06-05 | Advanced Micro Devices, Inc. | Nitride based sidewall spaces for submicron MOSFETs |
| US6124621A (en) * | 1999-05-19 | 2000-09-26 | United Microelectronics Corp. | Structure of a spacer |
| US7245018B1 (en) * | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| US6351013B1 (en) * | 1999-07-13 | 2002-02-26 | Advanced Micro Devices, Inc. | Low-K sub spacer pocket formation for gate capacitance reduction |
| JP2002076332A (ja) * | 2000-08-24 | 2002-03-15 | Hitachi Ltd | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
| JP2002164442A (ja) * | 2000-11-28 | 2002-06-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002261292A (ja) * | 2000-12-26 | 2002-09-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6710424B2 (en) | 2001-09-21 | 2004-03-23 | Airip | RF chipset architecture |
| JP2003257968A (ja) * | 2002-03-07 | 2003-09-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2006127737A (ja) * | 2004-09-30 | 2006-05-18 | Nscore:Kk | 不揮発性メモリ回路 |
| SE530362C2 (sv) * | 2006-07-10 | 2008-05-13 | Megtec Systems Amal Ab | Rullväxlare med flygande skarvning |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247199A (en) * | 1986-01-15 | 1993-09-21 | Harris Corporation | Process for forming twin well CMOS integrated circuits |
| JPS62217666A (ja) * | 1986-03-18 | 1987-09-25 | Nippon Denso Co Ltd | Ｍｉｓトランジスタ |
| JP2549689B2 (ja) * | 1988-02-19 | 1996-10-30 | 三菱電機株式会社 | Ｍｏｓトランジスタ及びその製造方法 |
| US5061975A (en) * | 1988-02-19 | 1991-10-29 | Mitsubishi Denki Kabushiki Kaisha | MOS type field effect transistor having LDD structure |
| JP2729298B2 (ja) * | 1988-02-19 | 1998-03-18 | 三菱電機株式会社 | Ｍｏｓ型トランジスタの製造法 |
| US5122474A (en) * | 1988-06-23 | 1992-06-16 | Dallas Semiconductor Corporation | Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough |
| US5247198A (en) * | 1988-09-20 | 1993-09-21 | Hitachi, Ltd. | Semiconductor integrated circuit device with multiplayered wiring |
| US5170232A (en) * | 1989-08-24 | 1992-12-08 | Nec Corporation | MOS field-effect transistor with sidewall spacers |
| JP2800316B2 (ja) * | 1989-10-24 | 1998-09-21 | 松下電器産業株式会社 | Ｍｏｓ形トランジスタの製造方法 |
| JP2558961B2 (ja) * | 1990-03-13 | 1996-11-27 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2545762B2 (ja) * | 1990-04-13 | 1996-10-23 | 日本電装株式会社 | 高耐圧ｍｉｓトランジスタおよびこのトランジスタを有する相補型トランジスタの製造方法 |
-
1992
- 1992-04-17 JP JP12560692A patent/JP3474589B2/ja not_active Expired - Lifetime
-
1993
- 1993-04-16 US US08/046,699 patent/US5334870A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532176A (en) * | 1992-04-17 | 1996-07-02 | Nippondenso Co., Ltd. | Process for fabricating a complementary MIS transistor |
| US5753556A (en) * | 1992-04-17 | 1998-05-19 | Nippondenso Co., Ltd. | Method of fabricating a MIS transistor |
| WO2020246133A1 (ja) * | 2019-06-07 | 2020-12-10 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5334870A (en) | 1994-08-02 |
| JP3474589B2 (ja) | 2003-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05299594A (ja) | 相補型ｍｉｓトランジスタ装置 | |
| US5532176A (en) | Process for fabricating a complementary MIS transistor | |
| US5371024A (en) | Semiconductor device and process for manufacturing the same | |
| US4895810A (en) | Iopographic pattern delineated power mosfet with profile tailored recessed source | |
| KR950014112B1 (ko) | 고밀도 집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법 | |
| US4345366A (en) | Self-aligned all-n+ polysilicon CMOS process | |
| KR100391959B1 (ko) | 반도체 장치 및 제조 방법 | |
| KR970000720B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
| US5688701A (en) | Method of making semiconductor device having a plurality of impurity layers | |
| US4713329A (en) | Well mask for CMOS process | |
| US6261885B1 (en) | Method for forming integrated circuit gate conductors from dual layers of polysilicon | |
| US4462151A (en) | Method of making high density complementary transistors | |
| JPS5972759A (ja) | 半導体装置の製造方法 | |
| JPH11284178A (ja) | 絶縁ゲートトランジスタ及びその製造方法並びに半導体集積回路装置 | |
| US5208168A (en) | Semiconductor device having punch-through protected buried contacts and method for making the same | |
| JPH06224216A (ja) | トランジスター及びその製造方法 | |
| JPH0637309A (ja) | 半導体装置の製造方法 | |
| JP2001298187A (ja) | 高電圧トランジスタの製造方法 | |
| JP3168676B2 (ja) | 相補型ｍｉｓトランジスタ装置及びその製造方法 | |
| JPH07106557A (ja) | 半導体装置およびその製造方法 | |
| KR19990075950A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPH02105469A (ja) | Ｍｉｓ型半導体装置 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| KR100261991B1 (ko) | 반도체 메모리셀의 트랜지스터 제조방법 및 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |