JPH0529509A - 半導体用基板 - Google Patents

半導体用基板

Info

Publication number
JPH0529509A
JPH0529509A JP3182614A JP18261491A JPH0529509A JP H0529509 A JPH0529509 A JP H0529509A JP 3182614 A JP3182614 A JP 3182614A JP 18261491 A JP18261491 A JP 18261491A JP H0529509 A JPH0529509 A JP H0529509A
Authority
JP
Japan
Prior art keywords
heat dissipation
multilayer substrate
thermal expansion
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3182614A
Other languages
English (en)
Inventor
Norimi Kikuchi
紀實 菊池
Hiroyuki Kawamura
裕之 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronics Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Material Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Material Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP3182614A priority Critical patent/JPH0529509A/ja
Publication of JPH0529509A publication Critical patent/JPH0529509A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】本発明の目的は、熱伝導性に優れた放熱板を備
え、クラックや反りの発生が少なく信頼性が高い半導体
用基板を提供することにある。 【構成】本発明に係る半導体用基板は、窒化アルミニウ
ム焼結体で形成した多層基板1と、この多層基板1に配
置した半導体素子4から発生した熱を伝達する放熱板2
a,2bとを備えた半導体用基板において、上記放熱板
2a,2bと多層基板1との中間の熱膨脹係数を有する
応力緩衝材3を介して上記放熱板2a,2bを多層基板
1に一体に接合したことを特徴とする。また放熱板2
a,2bを銅で形成する一方、応力緩衝材3の熱膨脹係
数を7×10-6〜11×10-6/℃に設定するとよい。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子機器等を構成する半
導体用基板に係り、特に放熱板を有しているため放熱特
性が優れ、また放熱板との熱膨脹差に起因する基板の割
れや剥離を防止できる信頼性が高い半導体用基板に関す
る。
【0002】
【従来の技術】従来一般的に使用されている半導体用基
板は、絶縁材としてのアルミナ(Al2 3 )グリーン
シート上に所望の回路パターン等を印刷したものを複数
枚積層して一体化し、さらに焼成した多層基板と、その
多層基板に配置された半導体ICチップから発生した熱
をヒートシンク等の冷却部に迅速に伝達するための放熱
板とを備えて構成される。放熱板としてはタングステン
(W)中に10〜20%程度のCu(銅)を合金化した
Cu/W合金が使用されており、このCu/W合金の熱
膨脹係数は、ほぼアルミナ(Al2 3 )と等しく設定
されている。従って、多層基板にCu/W合金製の放熱
板をろう付け等によって一体に接合する場合や電子機器
の運転時において半導体チップが発熱した場合において
も、多層基板に熱応力による割れや剥離を生じることも
少ない。
【0003】ところで、近年半導体を使用した電子機器
および電力機器の高速化、小型化、高集積高性能化がよ
り希求され、例えば動作速度が50〜100ns程度の
高速用(ECL)セラミックス多層基板が主流となりつ
つあり、さらに、消費電力が高く発熱量が大きなバイポ
ーラデバイスなどに使用される半導体用基板において
は、半導体チップからの発熱をより効率的に系外に排出
できる熱設計が求められている。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
多層基板用セラミックス材料として一般に使用されてい
るアルミナ(Al2 3 )は、電気的特性および機械的
特性には優れているものの、熱伝導率(K)が17W/
m・k程度と低い難点があり、高速で消費電力が大きく
発熱量が大きいデバイスには不向きであった。そこでア
ルミナと比較して熱伝導率が極めて高く、放熱性に優れ
たベリリア(BeO)や窒化アルミニウム(AlN)を
使用する場合もある。
【0005】ところがベリリアは、原料調製工程におい
て有毒ガスが発生するため、問題があり、この代替材料
としてBeOとほぼ同等の熱伝導率を有し、特に熱伝導
性に優れた窒化アルミニウム焼結体が注目されている。
【0006】しかしながら、この窒化アルミニウム焼結
体に従来からのCu/W合金で形成した放熱板をろう接
合しようとすると、窒化アルミニウム製多層基板にクラ
ックが生じたり、放熱板が大きく反ってしまう傾向があ
る。すなわち従来のCu/W合金製放熱板は、アルミナ
の熱膨脹率に等しく設定されており、窒化アルミニウム
製多層基板に接合された場合には、両部材の熱膨脹率が
大きく異なるため、部材相互間に、熱応力を生じクラッ
クや反りを生じてしまうのである。
【0007】熱膨脹差を緩和するために、Cuの含有量
を8%程度以下にした場合には、割れを発生することな
く接合は可能となるが、熱伝導性が急激に低下してしま
う問題点がある。
【0008】本発明は上記問題点を解決するためになさ
れたものであり、熱伝導性に優れた放熱板を備え、クラ
ックや反りの発生が少なく信頼性が高い半導体用基板を
提供することを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明は窒化アルミニウム焼結体で形成した多層基
板と、この多層基板に配置した半導体素子から発生した
熱を伝達する放熱板とを備えた半導体用基板において、
上記放熱板と多層基板との中間の熱膨脹係数を有する応
力緩衝材を介して上記放熱板を多層基板に一体に接合し
たことを特徴とする。
【0010】また、放熱板を銅で形成する一方、応力緩
衝材の熱膨脹係数を7×10-6〜11×10-6/℃に設
定するとよい。
【0011】本発明において、多層基板は複数の絶縁層
としての窒化アルミニウム製焼結体とメタライズ層とを
交互に積層して形成され、熱伝導率Kが170W/m・
k以上であり、室温から500℃の温度範囲における熱
膨脹係数が5〜6×10-6/℃である。この多層基板に
応力緩衝材を介して金属製の放熱板が一体に接合され
て、半導体基板が製造される。
【0012】応力緩衝材は、多層基板と放熱板との熱膨
脹量の差異によって発生する応力を緩和するために設け
られるものであり、多層基板と放熱板との中間の熱膨脹
係数を有する材料で形成される。
【0013】一方、放熱板としては、熱伝導率が200
〜280W/m・Kと高く放熱性に優れた厚さ0.5〜
3mm程度の無酸素銅(OFC)板を打ち抜いて形成した
ものを使用するとよい。そして銅製の放熱板(熱膨脹係
数α1=16.7×10-6〜20×10-6/℃)と、窒
化アルミニウム製の多層基板(熱膨脹係数α3 =5×1
-6〜6×10-6/℃)とを組み合せる場合における応
力緩衝材の熱膨脹係数α2 は両者の中間値である7×1
-6〜11×10-6/℃に設定するとよい。
【0014】応力緩衝材の具体的材料としては、例えば
鉄53%、ニッケル28%、コバルト18%を含有し、
ガラス材と熱膨脹係数を等しくしたコバール合金(熱膨
脹係数4〜5×10-6/℃)や、ニッケルを42%含有
するニッケル鋼(熱膨脹係数7.9×10-6/℃)また
はCu−W,Cu−Mo等のクラッド材を使用するとよ
い。特に心材としてのWまたはMo板の両面にそれぞれ
同一の熱膨脹係数を有するCu板を合せ材として積層し
た三層構造のクラッド材を応力緩衝材として用いること
により、温度変化による応力緩衝材自体の反りを防止す
ることができる。
【0015】
【作用】上記構成に係る半導体用基板によれば、放熱板
と多層基板との中間の熱膨脹係数を有する応力緩衝材を
介して放熱板を多層基板に一体に接合しているため、温
度変化に伴う放熱板および多層基板の熱膨脹による変位
が応力緩衝材によって拘束されるとともに、多層基板に
作用する放熱板の応力を大幅に緩和することができる。
したがって、放熱板を多層基板に接合する際に、多層基
板に割れ(クラック)や反りが発生することが少なく、
高い信頼性を有する半導体基板が得られる。
【0016】特に高い熱伝導性を有する窒化アルミニウ
ム基板の特徴を損うことなく、かつ割れ等を発生するこ
となく、放熱特性に優れた放熱板を多層基板にろう接合
することが可能になり、より高速で発熱量が大きなバイ
ポーラ素子に対応することが可能になる。
【0017】
【実施例】次に本発明の実施例について、添付図面を参
照して説明する。図1〜2はそれぞれ本発明に係る半導
体用基板の実施例を示す断面図および平面図であり、図
3は各実施例において使用する応力緩衝材の形状例を示
す平面図である。
【0018】実施例1 図1および図2に示す実施例の半導体用基板で使用する
窒化アルミニウム製多層基板1を以下の工程で100個
製造した。
【0019】すなわちAIN原料粉と、常圧焼結助剤と
しての酸化イットリウム(Y2 3 )3重量%とを含有
する粉体を泥漿化し、スラリーを得た。次に得られたス
ラリーをドクターブレード法によって厚さ0.7mmのグ
リーンシート(GS)に成形後、1辺が53mmで正方形
状となるようにブランク型で多数打ち抜き、さらに配線
パターンを印刷するとともにタングステン(W)を主体
とする導体ペーストで、電極パッド、ワイヤボンディン
グパッドなどの配線部を印刷した。
【0020】そして複数のグリーンシートを熱圧着法で
一体に積層して厚さ3mmの積層体とした後に、脱脂後、
2 ガス雰囲気で温度1800℃で6時間加熱して焼結
を行ない、1辺が42mmの正方形状で厚さが2mmの焼結
体とした。
【0021】一方、厚さ3mmの無酸素銅(OFC)を打
ち抜き、1辺が23mmの正方形状の放熱板2aを調製す
るとともに、ニッケルを42%含有し、熱膨脹係数が
7.9×10-6/℃である厚さ2.5mmのNi鋼を打ち
抜いて図3に示すような幅Wが5mmで1辺が23mmの正
方枠状の応力緩衝材3を多数調製した。
【0022】ここで応力緩衝材32の幅Wは3〜5mm程
度が望ましい。幅Wが3mm未満では応力緩衝作用が不充
分である一方、幅Wが5mmを超えると、クラックや反り
が発生し易くなる。また応力緩衝材3の内外周隅部には
図3に示すようにハンチhおよび面取りcを形成すると
よい。これらのハンチhおよび面取りcにより、該部を
起点とする放射状クラックの発生を防止することができ
る。
【0023】次にこの放熱板2aに直接LSI回路素子
(半導体素子)4を接合した後に、この放熱板2aおよ
び応力緩衝材3aをさらに多層基板1の中空部の周縁上
に形成した金属化層(メタライズ層)5上に銀ろう材6
を用いて接合した。接合時の温度は800〜850℃に
設定した。そして、放熱板2aの接合時に、多層基板1
に発生したクラックや反りの発生割合を測定するため
に、倍率300倍の金属顕微鏡および倍率2000倍の
走査型電子顕微鏡(SEM)で各半導体用基板を観察し
た。
【0024】また各半導体基板について500サイクル
の熱衝撃試験(TCT)を実施した。試験条件は、−5
5℃、室温(RT)および150℃の3温度にそれぞれ
10分間保持する操作を1サイクルとした。また室温
(RT)から450℃に昇熱して10分間保持し、室温
(RT)に戻す1サイクル限りの熱衝撃試験を併せて実
施し、倍率2000倍のSEMにて、多層基板1の割れ
や放熱板2aの反りの発生割合を計数して表1に示す結
果を得た。
【0025】実施例2 実施例2として厚さ1.5mmの無酸素銅(OFC)板を
打ち抜いて放熱板2bを調製したこと、および接合時の
温度を400〜460℃に設定した以外は、実施例1と
同様な条件および工程で半導体用基板を製造した。そし
て、実施例1と同様にして接合時および各熱衝撃試験後
における割れや反りの発生割合を計測して表1に示す結
果を得た。
【0026】比較例1〜2 比較例1〜2として、応力緩衝材3を介装せずに放熱板
2a,2bをそれぞれ多層基板1のメタライズ層5に直
接的にろう接合した以外は実施例1および実施例2と全
く同一寸法を有する半導体用基板を多数調製し、割れや
反りの発生割合を調査し、下記表1に示す結果を得た。
【0027】
【表1】
【0028】表1に示す結果から明らかなように、実施
例1〜2に係る半導体用基板では、高い熱伝導率を有す
る窒化アルミニウム基板の特徴を損うことなく、多層基
板に割れを生じたり放熱板に反り等を発生することなく
放熱板を接合することが可能になり、より発熱量が大き
な電子機器等に搭載できることが判明した。
【0029】一方比較例1〜2においては多層基板と放
熱板との熱膨脹差が著しいため、放熱板の接合時や熱衝
撃によって割れや反りが発生し易く、製品の歩留りおよ
び信頼性がともに低下し、実用には耐えないことが判明
した。
【0030】
【発明の効果】以上説明の通り本発明に係る半導体用基
板によれば、放熱板と多層基板との中間の熱膨脹係数を
有する応力緩衝材を介して放熱板を多層基板に一体に接
合しているため、温度変化に伴う放熱板および多層基板
の熱膨脹による変位が応力緩衝材によって拘束されると
ともに、多層基板に作用する放熱板の応力を大幅に緩和
することができる。したがって、放熱板を多層基板に接
合する際に、多層基板に割れ(クラック)や反りが発生
することが少なく、高い信頼性を有する半導体基板が得
られる。
【0031】特に高い熱伝導性を有する窒化アルミニウ
ム基板の特徴を損うことなく、放熱特性に優れた放熱板
を多層基板にろう接合することが可能になり、より高速
で発熱量が大きなバイポーラ素子に対応することが可能
になる。
【図面の簡単な説明】
【図1】本発明に係る半導体用基板の一実施例を示す断
面図。
【図2】図1に示す半導体用基板の平面図。
【図3】各実施例において使用する応力緩衝材の形状例
を示す平面図。
【符号の説明】
1 多層基板 2a,2b 放熱板 3 応力緩衝材 4 LSI回路素子(半導体素子) 5 金属化層(メタライズ層) 6 銀ろう材

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 窒化アルミニウム焼結体で形成した多層
    基板と、この多層基板に配置した半導体素子から発生し
    た熱を伝達する放熱板とを備えた半導体用基板におい
    て、上記放熱板と多層基板との中間の熱膨脹係数を有す
    る応力緩衝材を介して上記放熱板を多層基板に一体に接
    合したことを特徴とする半導体用基板。
  2. 【請求項2】 放熱板を銅で形成する一方、応力緩衝材
    の熱膨脹係数を7×10-6〜11×10-6/℃に設定し
    たことを特徴とする請求項1記載の半導体用基板。
JP3182614A 1991-07-23 1991-07-23 半導体用基板 Pending JPH0529509A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3182614A JPH0529509A (ja) 1991-07-23 1991-07-23 半導体用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3182614A JPH0529509A (ja) 1991-07-23 1991-07-23 半導体用基板

Publications (1)

Publication Number Publication Date
JPH0529509A true JPH0529509A (ja) 1993-02-05

Family

ID=16121373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3182614A Pending JPH0529509A (ja) 1991-07-23 1991-07-23 半導体用基板

Country Status (1)

Country Link
JP (1) JPH0529509A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764461B1 (ko) * 2006-03-27 2007-10-05 삼성전기주식회사 버퍼층을 갖는 반도체 패키지
US7813135B2 (en) * 2007-05-25 2010-10-12 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
US8925437B2 (en) 2006-12-05 2015-01-06 Smith & Nephew, Inc. Cutting tool having a magnetically controlled pre-load force
US8931388B2 (en) 2006-12-05 2015-01-13 Smith & Nephew, Inc. Cutting tool having a magnetically controlled pre-load force

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764461B1 (ko) * 2006-03-27 2007-10-05 삼성전기주식회사 버퍼층을 갖는 반도체 패키지
US8925437B2 (en) 2006-12-05 2015-01-06 Smith & Nephew, Inc. Cutting tool having a magnetically controlled pre-load force
US8931388B2 (en) 2006-12-05 2015-01-13 Smith & Nephew, Inc. Cutting tool having a magnetically controlled pre-load force
US7813135B2 (en) * 2007-05-25 2010-10-12 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
EP1995775B1 (en) * 2007-05-25 2015-11-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device with stress reducing element

Similar Documents

Publication Publication Date Title
JP4969738B2 (ja) セラミックス回路基板およびそれを用いた半導体モジュール
JP4015023B2 (ja) 電子回路用部材及びその製造方法並びに電子部品
US6284985B1 (en) Ceramic circuit board with a metal plate projected to prevent solder-flow
JP2004507073A (ja) 高剛性、多層半導体パッケージ、およびその製造方法
JP2004221547A (ja) 熱伝導性複層基板及びパワーモジュール用基板
JP2000323618A (ja) 銅回路接合基板及びその製造方法
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
KR20230022132A (ko) 세라믹 방열기판 제조방법
EP0915512A2 (en) Ceramic substrate having a metal circuit
JPH0786703A (ja) セラミックス回路基板
JPH0769750A (ja) セラミック接合構造体
JPH0529509A (ja) 半導体用基板
JPH08102570A (ja) セラミックス回路基板
JP2000269392A (ja) 半導体モジュール及び放熱用絶縁板
JPH0529507A (ja) 半導体用基板
JP2002084046A (ja) セラミックス回路基板
JP4772187B2 (ja) AlN焼結体およびこれを用いたAlN回路基板
JP2000277662A (ja) セラミックス回路基板
JP2001156413A (ja) 銅回路接合基板及びその製造方法
JPH09121004A (ja) 複合セラミックス基板
CN213242534U (zh) 用于功率器件散热封装的AlSiC散热绝缘一体化基板
JPH0529499A (ja) セラミツクス多層基板
JP2006199584A (ja) セラミックス回路基板の製造方法
JP2002043481A (ja) セラミックモジュールおよびその製造方法
JP2001230350A (ja) 放熱用金属板の製造方法