JP2000323618A - 銅回路接合基板及びその製造方法 - Google Patents

銅回路接合基板及びその製造方法

Info

Publication number
JP2000323618A
JP2000323618A JP12703499A JP12703499A JP2000323618A JP 2000323618 A JP2000323618 A JP 2000323618A JP 12703499 A JP12703499 A JP 12703499A JP 12703499 A JP12703499 A JP 12703499A JP 2000323618 A JP2000323618 A JP 2000323618A
Authority
JP
Japan
Prior art keywords
layer
copper
metal
bonding
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12703499A
Other languages
English (en)
Inventor
Kenjiro Higaki
賢次郎 桧垣
Hiroshi Hiiragidaira
啓 柊平
Kazutaka Sasaki
一隆 佐々木
Takashi Ishii
隆 石井
Hirohiko Nakada
博彦 仲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP12703499A priority Critical patent/JP2000323618A/ja
Publication of JP2000323618A publication Critical patent/JP2000323618A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 半導体素子やリードフレーム等のセラミック
基材への実装時や使用時に、熱応力による基板の破損や
反りがなく、接合強度が高く、ハイパワーモジュールに
も適用できる信頼性の高い銅回路接合基板を提供する。 【解決手段】 セラミック基材1の片面上又は両面上に
順に設けた、高融点金属層2と、ニッケルと銅の少なく
とも1種を主成分とする金属介在層3と、銅を主体とす
る導体層4とを備え、金属介在層3の平面方向の長さ及
び幅が高融点金属層2のそれらより0.05mm以上短
く、金属介在層3の外周端縁が高融点金属層2の外周端
縁の内側にあり、且つ導体層4の外周端縁が金属介在層
3の外周端縁上にあるか又はその内側にある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミック基材に
銅を主体とする導体層を設けた半導体装置用の銅回路接
合基板に関する。
【0002】
【従来の技術】半導体装置に用いられる絶縁基材として
は、従来より、酸化アルミニウム系セラミック(Al2
3を主成分とするセラミック、以下アルミナと言
う)、窒化アルミニウム系セラミック(AlNを主成分
とするセラミック、以下窒化アルミニウムと言う)、窒
化ケイ素系セラミック(Si34を主成分とするセラミ
ック、以下窒化ケイ素と言う)等のセラミックが用いら
れている。これらの基材上に、タングステン(W)やモ
リブデン(Mo)を主成分とするメタライズ回路や、銅
(Cu)を主成分とする回路を形成したものが半導体I
C用回路基板として用いられてきた。
【0003】絶縁基材に用いられる上記各セラミック
は、電気絶縁性及び機械強度に優れていると共に、高い
熱伝導率を有している。その熱伝導率は市販のものでア
ルミナ、窒化ケイ素、窒化アルミニウムの順に、それぞ
れ17、60、170W/m・K程度である。中でも窒
化アルミニウムは、アルミナ及び窒化ケイ素とほぼ同等
の電気絶縁性を有しながら、100W/m・Kを越える
優れた熱伝導率を備えているため、回路基板用基材とし
て最近脚光を浴びている材料である。
【0004】また、これらセラミックの熱膨張率をみる
と、窒化アルミニウムは室温から銀ろう付け温度(約8
00℃)までの平均熱膨張率が5.5×10-6/℃と小
さいため、Si(熱膨張率4.0×10-6/℃)の半導
体チップとの接合整合性は良い。窒化ケイ素は窒化アル
ミニウムに比べて熱伝導率は低いが、その熱膨張率は窒
化アルミニウムとほぼ同程度であり、更に窒化アルミニ
ウムに比べ高い機械的強度を有しているため、最近では
厚みを薄くすることによって熱抵抗を抑え、回路基板用
の基材として利用され始めている。
【0005】しかしながら、窒化アルミニウムを含め上
記各セラミックの熱膨張率は小さいため、そのセラミッ
ク基材上に形成する導体回路との整合性は満足すべきも
のではない。特に、銅(熱膨張率16.7×10-6
℃)を主成分とする導体回路をセラミック基材上に形成
する場合には、両者の熱膨張率の整合性が非常に悪い。
このため、導体回路の接合段階及び実際に基板として用
いられる実用段階で生じる接合界面での熱応力により、
セラミック基材が破損したり変形したりし易かった。そ
こで従来から、セラミック基材と銅回路との接合は、通
常それらの間に種々の熱応力緩和のための介在層を介挿
して行われてきた。
【0006】一般に、窒化物セラミックスと金属との接
合に関しては、間に種々の介在層を形成した事例が知ら
れている。例えば、特公平2−34908号公報には、
セラミックス側から順に低弾性率金属及び/又は展延性
を有する金属からなる層、脆性材料層、低熱膨張率材料
層を介在させた接合形態が記載されている。しかし、こ
の種の多層介在層による接合は、それぞれの介在層での
熱伝導率を低下させ易いため、放熱基板への適用には実
用上限界がある。
【0007】そこで通常は、窒化アルミニウム基材とリ
ードフレームや外囲器等の金属部材とを接合する場合、
窒化アルミニウム基材の表面にW、Mo等のメタライズ
層を設け、これを介して銀ロウ付けによって接合を行っ
てきた。例えば、特開昭63−289950号公報で
は、窒化アルミニウム上のWメタライズ層に高熱伝導率
で且つ熱緩衝性の高い無酸素銅をリードフレームとして
用い(同公報第1図及び第2図参照)、場合によっては
窒化アルミニウム上のWメタライズ層と無酸素銅リード
フレームに濡れ性を改善するためのNi層を形成して、
これらを銀ロウ付けにより接合している。このWメタラ
イズ層を介して無酸素銅リードフレームを接合する方法
によれば、通常のコバール等のリードフレームに比べて
ロウ付け時の加熱による接合界面の熱応力が大幅に緩和
されるため、接合強度の低下が生じることはない。
【0008】しかし、無酸素銅は軟質であるため、リー
ドフレームとしての形状維持が難しいという問題があ
る。更に、このように銀ロウ層を介して銅系の部材を窒
化アルミニウム基材に接合する場合には、銀ロウと窒化
アルミニウムとの熱膨張差によるロウ付時の熱応力作用
が大きいため、冷却後の窒化アルミニウム基材に割れや
反り等の破損変形が生じ易い。このため、銀リッチで且
つ軟質の特殊で高価な銀ロウ材を用いて冷却時の応力を
低下させたり、銀ロウ層をより薄くするために少量領域
での厳密なコントロールが必要になるという問題があ
る。
【0009】このため、銀ロウ等のロウ材層に代わる方
法として、導体の金属部材を窒化アルミニウム基材に直
接接合する方法が検討されてきた。その1つに、いわゆ
るDBC(ダイレクトボンディングカッパー)法があ
る。例えば、特開昭59−40404号公報には、窒化
アルミニウム基材表面に同焼結体の焼結助剤であるアル
ミニウム、希土類元素、アルカリ土類元素の酸化物から
なる結合層か又は単に窒化アルミニウム自体の酸化層を
形成し、他方の金属部材には少量の同種酸化物結合剤
(酸素のみの場合を含む)を含ませるか又は予めその表
面にこれらの結合層を形成しておき、窒化アルミニウム
基材上の結合層又は酸化層と金属部材又はその結合層と
の親和性を利用して、両者を直接接合する方法が開示さ
れている。例えば、金属部材が銅である場合には、その
表面の銅酸化物を利用し、銅の融点未満且つ銅酸化物と
銅の共晶温度以上の温度範囲で熱処理を行って、表面に
酸化層を形成した窒化アルミニウムと接合している。
【0010】類似の方法が特開昭60−32343号公
報にも開示され、具体的には窒化アルミニウム基材と銅
放熱板との間に薄い活性金属(Ti、Zr、Hfなど)
を含む銅合金共晶層を介在させる接合法が紹介されてい
る。更に、「エレクトロニクスセラミクス」1988年
11月号の第17頁〜21頁には、上記DBC法が報告
されている。これによると、まず窒化アルミニウム基材
表面に数μmまでの薄い酸化アルミニウム層を形成し、
これにCu2O−Al23共晶層を介して銅との接合を
行っている。
【0011】しかしながら、以上のような銅酸化物と銅
の共晶域を利用した銅とセラミックの接合は、上記「エ
レクトロニクスセラミックス」中の図4に記載のよう
に、セラミック基材上の酸化物層の厚みを狭い範囲でコ
ントロールしない限り、接合強度のバラツキが大きくな
る。また、この方法でも、基本的には、窒化アルミニウ
ムと銅部材間の酸化アルミニウムとの熱膨張率差によ
り、基板の割れや反り等の破損変形が生じ易い。更に、
1000℃付近での銅−酸化銅共晶接合のため、特殊な
酸素分圧雰囲気を作る必要があるうえ、これによって銅
部材表面が酸化される結果、銅部材に更に半田接合を行
う際には表面を研磨するなど、余分の手間がかかる。ま
た、銅部材を窒化アルミニウム基材に実装する場合、そ
の非実装部を設ける際の位置決め及び実装する溶融部と
の境目を再現性よく形成するための手間がかかる。
【0012】尚、上記特開昭60−32343号公報等
に記載の活性金属による接合方法では、高価な活性金属
ロウ材が必要となり、ロウ付時には10-4Torr以下
の高い真空度が必要となる。また、窒素中でのロウ付時
には予めロウ材に多量のTiを含有させるなど、特殊な
金属ロウ材の調整を必要とする場合が多い。更に、活性
金属ロウ材を用いると、セラミック基材との界面にボイ
ドが生じなくなるため割れやすく、上記ロウ材のため熱
抵抗が増加する恐れもある。
【0013】
【発明が解決しようとする課題】上記のごとく、従来の
銅部材とセラミック基材とを酸化層若しくは活性化金属
ロウ剤層を介在させて直接接合する方法では、銅とセラ
ミックの熱膨張差のために、製造時や使用時に発生する
熱応力によってセラミック基材に割れや反りを生じさせ
たり、銅部材の剥離を生じさせるなど、著しく信頼性に
欠けるという欠点があった。また、銅共晶による接合で
は酸化雰囲気を接合界面に導入するため銅部材表面に溝
を形成する必要があり、活性金属ロウ材を用いて接合す
る場合には回路形成のエッチング時にエッチング液の周
り込みがあるため、セラミック基材と銅部材の間に空間
が発生して放電の原因となったり、接合強度のバラツキ
が大きくなりやすいうえ、接合方法が繁雑でコストの増
加を招いていた。
【0014】本発明者らは、既に特開平9−27516
6号により、上記した従来の問題点を解決し、導体層の
接合時や使用時の熱応力によって生じるセラミック基材
の破損変形を防止でき、導体層とセラミック基材間の空
間に発生する放電現象を回避することが可能であって、
コストの抑制を図ると共に、安定した接合強度が得られ
る銅回路接合基板を提案した。即ち、この銅回路接合基
板は、セラミック基材上に該基材側から順に、主に高融
点金属からなる高融点金属層と、融点が1000℃以下
でニッケル、銅、鉄の少なくとも1種を主成分とする金
属介在層とを備え、該金属介在層上に銅を主体とする導
体層を接合したものである。
【0015】上記の銅回路接合基板において、高融点金
属層はセラミック基材と銅を主体とする導体層との間の
熱膨張係数の差によって発生する熱応力を緩和する機能
を果し、一方金属介在層は高融点金属層と導体層との間
の接合時の濡れ性を改善する機能を果す。この接合構造
は通常の銀ロウや半田等のロウ材層が接合部分に含まれ
ない点が特徴的であり、従来ロウ材層を含む場合に発生
しやすかったセラミック基材の割れや基板の反りの防止
に有効である。また、活性金属を含む共晶相やCu2
−Al23共晶層によって接合されたDBC法等の場合
に生じる諸問題もほぼ解消された。
【0016】また、本発明者らは、上記出願において、
導体層と金属介在層との接合界面における導体層の平面
方向の長さ及び幅を金属介在層のそれよりも短くした接
合構造や、導体層の側面と金属介在層の上面とのなす角
度を80度以下とする接合構造についても提案した。こ
のような接合構造にすることによって、導体層に通電し
た時に、セラミック基材と導体層との間に生じる放電現
象を回避することができる。
【0017】しかしながら、本発明者らが先に提案した
上記銅回路接合基板であっても、最も使用環境が過酷で
基板サイズが大きく、工作機械、電気自動車、電鉄等の
用途に使われている高出力のモジュール(ハイパワーモ
ジュール)では応力緩和が必ずしも十分ではないため、
より高い信頼性を有する銅回路接合基板が要望されてい
る。
【0018】本発明は、このような現状に鑑み、上記特
開平9−275166号公報に提案した導体回路接合基
板に更に改良を加え、各接合部の接合強度に優れ、特に
冷熱サイクルにおける信頼性が極めて高く、ハイパワー
モジュール用として有用な銅回路接合基板を提供するこ
とを目的とする。
【0019】
【課題を解決するための手段】上記目的を達成するた
め、本発明が提供する銅回路接合基板は、セラミック基
材と、セラミック基材の片面上又は両面上に該基材側か
ら順に設けた、主に高融点金属からなる高融点金属層
と、ニッケルと銅の少なくとも1種を主成分とする少な
くとも1層の金属介在層と、銅を主体とする導体層とを
備えた銅回路接合基板であって、前記高融点金属層と金
属介在層との接合界面における金属介在層の平面方向の
長さ及び幅が高融点金属層のそれらより0.05mm以
上短く、該金属介在層の外周端縁が高融点金属層の外周
端縁の内側にあり、且つ前記導体層の外周端縁が金属介
在層の外周端縁上にあるか又はその内側にあることを特
徴とするものである。
【0020】上記本発明の銅回路接合基板においては、
前記金属介在層が少なくとも銅、ニッケル、リンの2種
以上を含む合金層からなることが好ましく、また前記導
体層の最外表面又は最外表面及び側面に、Niを主体と
する外層が形成されていることがより好ましい。尚、こ
の場合、セラミックス基材及び高融点金属層の露呈した
外表面には、金属介在層を形成したその主面を除いて、
Niを主体とする外層は形成しない。
【0021】上記本発明の銅回路接合基板は、冷熱サイ
クルにおける信頼性が高く、ハイパワーモジュールに代
表される半導体装置用の基板として好適である。更に、
その導体層に半導体素子をダイボンディングすることに
よって、ハイパワーモジュール等の半導体装置を提供す
ることができる。
【0022】本発明の銅回路接合基板の製造方法の一つ
は、焼結体からなるセラミック基材上に高融点金属を含
むペーストを塗布し、焼成して高融点金属層を形成する
工程と、銅を主体とする導体層の前記高融点金属層との
接合面側に、平面方向の長さ及び幅が該高融点金属層の
それらより0.05mm以上短く、ニッケルと銅の少な
くとも1種を主成分とする金属介在層を形成する工程
と、該金属介在層を介して前記高融点金属層を設けたセ
ラミック基材と前記導体層とを金属介在層の外周端縁が
高融点金属層の外周端縁の内側にあるように、該金属介
在層を介して前記高融点金属層を設けたセラミック基材
と前記導体層とを該導体層の融点未満の温度で接合する
工程とを含むことを特徴とする。
【0023】また、本発明の銅回路接合基板の他の製造
方法は、セラミック基材上に銅を主体とする導体層を備
える銅回路接合基板の製造方法であって、セラミック原
料粉末の成形体上に高融点金属を含むペーストを塗布
し、焼成してセラミック基材を得ると同時に該セラミッ
ク基材上に高融点金属層を形成する工程と、銅を主体と
する導体層の前記高融点金属層との接合面側に、平面方
向の長さ及び幅が該高融点金属層のそれらより0.05
mm以上短く、ニッケルと銅の少なくとも1種を主成分
とする金属介在層を形成する工程と、該金属介在層を介
して前記高融点金属層を設けたセラミック基材と前記導
体層とを金属介在層の外周端縁が高融点金属層の外周端
縁の内側にあるように、該金属介在層を介して前記高融
点金属層を設けたセラミック基材と前記導体層とを該導
体層の融点未満の温度で接合する工程とを含むことを特
徴とする。
【0024】
【発明の実施の形態】本発明の銅回路接合基板では、金
属介在層と高融点金属層との接合界面において、金属介
在層の平面方向の長さ及び幅は高融点金属層よりも0.
05mm以上短くなっていて、且つ金属介在層の外周端
縁は高融点金属層の外周端縁の内側に位置している。具
体的には、図1に示すように、金属介在層3の高融点金
層層2と直接接合されている主面は、その主面の平面方
向の長さ及び幅方向と共に直下に形成された高融点金属
層2のそれよりも少なくとも0.05mm短く、好まし
くは0.05〜1mmの範囲で短くなっている。また、
この金属介在層3の主面に対し垂直方向から見て、金属
介在層3の外周端縁が直下の高融点金属層2の外周端縁
からはみ出さないように配置されている。
【0025】尚、従来のこの種の基板では、図2のよう
に、金属介在層13の高融点金属層12と直接接合され
ている主面は、その直下の高融点金属層12の主面と外
周寸法が同一で且つ両者の外周端縁が一致していた。し
かしながら、実際に導体層14と高融点金属層12を金
属介在層13を液相にすることによって接合した場合、
図4に示すように、液相になった金属介在層13は高融
点金属層12の外周端側に流れ、表面張力によって高融
点金属層12の外周端部に溜まり13aを形成すること
が確認された。その結果、従来の基板では導体層14と
セラミック基材11との間の熱膨張係数の差によって発
生した熱応力が溜まり13aが形成された高融点金属層
12の外周端部に集中し、セラミックス基材11が割れ
やすくなることが判明した。
【0026】一方、本発明の場合には、上記のごとく金
属介在層3の外周端縁が高融点金属層2の外周端縁より
内側に位置しているので、図3に示すように、接合時に
液相となった金属介在層3が高融点金属層2上を外周方
向に流れても、高融点金属層2の外周端部に溜まりを形
成することがない。従って、熱応力が高融点金属層2の
外周端部に集中することがなく、導電層4の外周端部か
ら高融点金属層2の外周端部にかかる熱応力を更に分散
させることができ、この部分でのセラミックス基材1の
割れが殆ど起こらなくなる。
【0027】また、本発明においては、図1に示すよう
に導体層4の外周端縁が、金属介在層3の外周端縁上に
あるか、又はその内側にあるように配置して、金属介在
層3の外周端縁からはみ出さないようにする。尚、セラ
ミック基材1と高融点金属層2の組み合わせにおいても
同様に、高融点金属層2の長さ及び幅をセラミック基材
1より小さくすることができる。これにより、セラミッ
ク基材1の表裏面間の絶縁が保たれ、またセラミック基
材1の外周端部に熱応力が集中して破損するのを防止で
きる。
【0028】本発明で用いるセラミック基材について
は、熱伝導率及び電気絶縁耐圧の高いものが望ましく、
これに加えて機械的な強度や靭性にも優れているものが
望ましい。また、この種の銅回路接合基板の使用環境の
拡大に伴い、湿気やガス雰囲気に対する耐久性にも優れ
ていることが重要になりつつある。以上の点を考慮する
と、セラミック基材としては、窒化アルミニウム(Al
N)系か、又は窒化ケイ素(Si34)系のものが望ま
しい。しかし、負荷容量や使用条件によっては、アルミ
ナ(Al23)系、その他の単一主成分のもの、若しく
は幾つかの主成分で複合化された各種のセラミックスが
選択される場合もある。
【0029】これらのセラミック基材は、通常用いられ
ているY23等の希土類元素化合物やCaO等のアルカ
リ土類元素化合物のような焼結助剤を添加したものでよ
く、必要により更にTiN等の他の遷移元素化合物のよ
うな各種添加成分を含むことができる。また、セラミッ
ク基材の相対密度は95%以上、好ましくは98%以上
とする。相対密度が95%未満では基材の機械的強度が
低下し、熱衝撃に対する信頼性が低下するからである。
尚、セラミック基材の高融点金属層形成面には、予め酸
素を含む薄層が形成されていても良く、更に例えばA
l、Si、希土類元素、アルカリ土類元素等の酸化物を
含むことができる。これらセラミック基材の熱伝導率は
高いほど望ましく、例えばAlN系では100W/m・
K以上、好ましくは150W/m・K以上、またSi3
4系では30W/m・K以上、好ましく60W/m・K以
上、及びAl23系では20W/mK・以上、好ましく
40W/m・K以上であることが好ましい。
【0030】セラミック基材の表面上に設ける高融点金
属層の役割は、回路形成等の一般的な表面金属化処理だ
けに留まらず、銅を主体とする導体層とセラミック基材
の熱膨張率差によって生ずる熱応力を高融点金属層が受
け止め、セラミック基材に加わる熱応力を緩和する。更
に、形成する高融点金属層の表面を平滑にし、好ましく
は表面粗さを平均粗さRaで4μm以下にすることによ
り、応力緩和効果を更に安定させ、接合強度のバラツキ
を低減し、冷熱サイクルに対する特性を一層向上するこ
とができる。また、焼付け後の高融点金属層の厚みは3
〜50μmに制御することが望ましい。厚みが3μm未
満ではセラミック基材との十分な接合強度が得にくく、
また厚みが50μmを越えると金属介在層形成後の反り
量が増す傾向が大きくなるからである。
【0031】かかる高融点金属層の主成分は高融点金属
であり、例えばW、Ta、Mo、Ti、Zr等の金属で
ある。この高融点金属層には、セラミック基材との接合
性を改善するため、同焼結体中に添加される希土類元
素、アルカリ土類元素、Si、Al並びにその他の遷移
元素を含むガラスフリットを含んでいてもよい。高融点
金属層の焼付け後の成分構成は高融点金属を80体積%
以上とし、前述のようなガラスフリットを20体積%以
下とすることが好ましい。高融点金属が80体積%未満
では高融点金属層の熱伝導性が低下し易くなり、ガラス
フリットが20体積%を越える場合も同様である。
【0032】金属介在層は、1000℃以下で溶融し、
高融点金属層と銅を主体とする導体層とを接合せしめる
と共に、高融点金属層と導体層とセラミック基材の熱膨
張率差によって生ずる熱応力を緩和する。このような金
属介在層としては、Ni及びCuの少なくとも1種を主
成分とする1種以上の層からなり、特にNi−Pの組成
を有する層、あるいは少なくともCu、Ni、Pの2種
以上の合金からなる層が好適である。製造時の積層に当
たっては、セラミック基材側から順に、例えば、Ni−
B層とNi−P層の2層の積層構成や、同じくCu−P
層、Cu−Ni−P層、Ni−P層、Ni−B層のよう
な多層の積層構成で行っても良い。接合後の金属介在層
は、積層された成分であるCu、Ni、Pの2種以上が
少なくとも1層形成される。金属介在層の厚みは2〜4
0μmとするのが好ましく、2〜10μmが更に好まし
い。厚みが2μm未満では高融点金属層と導体層との間
の十分な接合強度が得くくなり、また厚みが40μmを
越えると金属介在層によって全体の放熱性が低下し易く
なる。
【0033】上記の高融点金属層と金属介在層を介して
セラミック基材に接合される銅を主体とする導体層とし
ては、無酸素銅、タフピッチ銅等の銅単体を初め、銅モ
リブデン合金、銅タングステン合金、銅モリブデン・タ
ングステン合金等の銅合金、あるいは高い電気伝導度と
低い熱膨張率を兼ね備えた銅−モリブデン−銅のような
クラッド材を挙げることができる。尚、この導体層上に
は、必要に応じて、例えばコバール等のFe−Ni−C
o系合金、42アロイ等のFe−Ni系合金、Ni及び
その合金、Cu及びその合金、W、Mo又はこれらの合
金等からなり、半導体装置としてセラミック基材の外囲
に配設される金属部材が直接又は間接に接合されていて
も良い。
【0034】導体層の側面から見た断面形状は、通常は
図1のように矩形であるが、放電現象を避けるためには
導体層の外周端部に角部や突起が無いことが望ましく、
また熱応力の部分的な集中を防ぐためには断面を曲線状
又は階段状にすることが好ましい。例えば、図5に示す
ように導体層4の外周端部断面を内側に凸状をなす曲線
状や、逆に外側に凸状をなす曲線状としたり、図6に示
すように階段状にすることができる。
【0035】更に、本発明の銅回路接合基板において
は、図7に示すように導体層4の最外表面にNiを主体
とする外層5aを設けたり、図8のように導体層4の最
外表面及び側面にNiを主体とする外層5bを形成する
ことができる。Niを主体とする外層としては、例え
ば、Niや、Ni−B系の合金が挙げられる。このよう
にNiを主体として外層5a、5bを設けることによ
り、耐湿性を向上させることができる。
【0036】次に、本発明の銅回路接合基板の製造方法
について説明する。本発明の製造方法は、基本的に、セ
ラミック基材上に高融点金属層を形成する工程と、銅を
主体とする導体層の上記高融点金属層との接合面側に金
属介在層を形成する工程と、この金属介在層を介してセ
ラミック基材と銅を主体とする導体層とを導体層の融点
未満の温度で接合する工程とを含むものである。また、
上記製造方法の好ましい態樣として、導体層の高融点金
属層との接合面と反対側の面に、又は接合面と反対側の
面及びその側面に、Niを主体とする外層を接合前に形
成する工程を含むことができる。
【0037】セラミック基材は、例えば、AlN、Si
34、Al23のような主成分粉末を用い、既に述べた
ような種々の焼結助剤粉末等を混合し、得られた原料混
合粉末を成形し、その成形体を焼結することによって得
られる。その後必要に応じて、高融点金属層を形成する
面に、例えば酸化層を形成するなど、金属化を容易にす
るための前処理を行うこともできる。
【0038】セラミックス基材上に予め高融点金属層を
形成する方法としては、ポスタファイヤーメタライズ法
とコファイヤーメタライズ法の2方法がある。ポスタフ
ァイヤーメタライズ方法では、上記のように焼結された
焼結体からなるセラミック基材上に、高融点金属ペース
トを印刷塗布し、これを非酸化性雰囲気中で焼成して焼
き付ける。一方、コファイヤーメタライズ法では、前記
のセラミック基材の原料混合粉末を成形した成形体上に
高融点金属ペーストを印刷塗布し、これを非酸化性雰囲
気中で焼成して、成形体を焼結すると同時にその上に高
融点金属層を形成する。コファイヤーメタライズ法は、
ポストファイヤーメタライズ法に比べ製造コストが低
く、高融点金属層とセラミック基材との高い接合強度が
得られるので、工業的に有利な方法である。尚、使用す
る高融点金属ペーストは、前述のとおりW等の高融点金
属に必要に応じてガラスフリットを混合し、更に有機バ
インダーや有機溶媒を混合して調整するる。
【0039】導体層を形成するための素材は通常板材を
用いる。その板材の外形寸法を、予め、セラミックス基
材上に形成した高融点金属層の主面よりも長さ及び幅と
もに0.05mm以上短く、好ましくは0.05〜1mm
程度短く加工する。また、導体層の端部断面形状につい
ても、好ましくは前述のごとく曲面状又は階段状等に加
工する。尚、これらの加工方法は、既存の板材の成形加
工の方法であれば、いかなる方法でも適用できる。
【0040】本発明の方法では、上記導体層の高融点金
属層との接合面側に、予め金属介在層を形成する。これ
は、簡便で安価に本発明の構造体を形成できるからであ
る。例えば、高融点金属層側に金属介在層を形成しよう
とすると、予めマスキングを行ってメッキを行い、メッ
キ後にエッチングを行う必要があり、手間がかかること
になる。好ましい金属介在層としてはNi−P層があ
り、Ni−P層の上にCu層を形成することが更に好ま
しい。金属介在層の形成方法は種々考えられ、例えば電
気メッキや無電解メッキ、溶射塗布、蒸着、印刷等が挙
げられる。しかしながら、形成時の生産性を考慮する
と、メッキによって形成するのが最も効率が良く、確実
に厚みその他の品質を確保することができる。その場
合、特に密着性を考慮して、導体層上にNi−B層を形
成し、その上にNi−P層及びCu層を形成してもよ
い。
【0041】また、導体層上にNiを主体とする外層を
形成する場合には、導体層を高融点金属層と接合する前
に、導体層の高融点金属層との接合面と反対側の面、又
はその接合面と反対側の面及び側面に、Niを主体とす
る外層を形成しておく。このNiを主体とする外層もメ
ッキによって形成するのが最も効率が良く、確実に厚み
等の層の品質を確保することができる。メッキ方法も同
様に電解メッキ又は無電解メッキのいずれの方法でもよ
い。このようにして形成した金属介在層及び外層は、非
酸化性雰囲気中で焼成することが好ましい。
【0042】次に、高融点金属層を形成したセラミック
基材と、金属介在層又は金属介在層と外層を形成した導
体層とを、その高融点金属層と金属介在層とが対向する
ように重ね合わせ、加熱処理して接合することにより、
本発明の銅回路接合基板とする。この加熱処理は、金属
介在層が液相化する温度以上で且つ導体層素材の融点未
満の温度範囲、通常は700〜1000℃の温度範囲に
おいて、非酸化性雰囲気中又は10-4Torr以下の真
空中で行う。加熱処理温度が導体層の融点以上になる
と、導体層の外周形状及び形成した回路パターンが崩れ
易くなる。この加熱処理により、金属介在層は一旦液相
となり、前述のようにCu、Ni、Pの2種以上を含む
少なくとも1つの層を形成する。このため、冷却時に新
たな組成の合金、例えばCu−PやCu−Ni−P等の
組成の合金を生成することもある。
【0043】尚、上記接合時に導体層とセラミック基材
の相互の位置ずれを防止するため、必要に応じて、例え
ば炭素質、アルミナ質、窒化アルミニウム質等の耐火物
を素材とする治具を用いて両者を仮固定し、位置ずれを
防止することもできる。また、位置ずれを防止すると共
に、実用上必要な接合強度レベルを確実に得るため、必
要に応じて仮固定した両者に適正な荷重を負荷すること
もできる。
【0044】このようにして得られる本発明の銅回路接
合基板においては、接合部の接合強度が、剥離強度で実
用上不具合を生じない0.5kg/mm以上の高いレベ
ルとなり、しかもこの高レベルの接合強度が安定して得
られる。尚、剥離強度の測定方法は、以下の通りであ
る。即ち、図9に示すように、セラミック基材1上に設
けた高融点金属層2及び金属介在層3を介して、厚み
0.1mm及び幅4.0mmの導体層4を長さL=3mm
となるように接合する。この場合、導体層4には接合部
と直角となるように導体層4を折り曲げて把持部4aを
形成する。その後、この把持部4aを上方に引っ張るこ
とによって、導体層4を含めた接合層又はそれらの接合
界面の一部が剥離し始める引っ張り荷重を、長さLの1
mm当たりに換算した値を剥離強度の値とする。
【0045】
【実施例】実施例1 平均粒径1μmのAlN粉末と、平均粒径0.6μmの
23粉、及び平均粒径0.3μmのCaO粉末を、そ
れぞれ97重量%、1.5重量%、及び1.5重量%とな
るように秤取し、エタノール溶媒中ボールミルにて24
時間混合して、焼結助剤がY23−CaOからなるAl
N系の混合原料粉末を得た。更に、この混合原料粉末1
00重量部に対し、有機バインダーとしてPVBを10
重量部加えてスラリー化した。このスラリーの一部を噴
霧乾燥し、得られた粉末を成形プレスにて成形した。
【0046】これらの成形体の半数を、窒素雰囲気中に
て1700℃で5時間焼結した。得られたAlN焼結体
の相対密度(理論密度を100%としたとき、水中法で
測定した実測密度の比率)はいずれも99%であり、表
面には実用上問題となるよう空孔等の欠陥は無かった。
また、レーザーフラッシュ法で測定したAlN焼結体の
熱伝導率は150〜160W/m・Kであった。
【0047】これらのAlN焼結体の片方の主面に、高
融点金属ペーストをスクリーン印刷により塗布し、ポス
トファイヤーメタライズ法により高融点金属層を成形し
た。即ち、高融点金属のW粉末80重量%をボールミル
に少量ずつ添加し、溶剤10重量%、SiO2−CaO
−B23系ガラス5重量%、有機バインダー5重量%と
混合して高融点金属ペーストとした。このペーストをA
lN焼結体上に塗布し、窒素雰囲気中で脱バインダーし
た後、窒素雰囲気中にて1650℃で1時間焼成して高
融点金属層を形成した。得られた高融点金属層の厚みは
20±10μmであった。
【0048】残りの半数の成形体を用いて、コファイヤ
ーメタライズ法により高融点金属層を形成した。即ち、
成形体の片方の主面上に上記と同じ高融点金属ペースト
を印刷塗布し、窒素雰囲気中にて600℃で脱バインダ
ーした後、窒素雰囲気中にて1700℃で5時間焼成し
て、成形体を焼結すると共に高融点金属ペーストを焼き
付けた。得られた高融点金属層の厚みは20±10μm
であった。以上の工程でW高融点金属層を形成したメタ
ライズ基板のサイズは、全て幅50mm、長さ50m
m、厚み0.8mmであった。
【0049】次に、長さ及び幅ともに高融点金属層より
0.1mm短く(△L=0.1mm)且つ厚みが0.3m
mの銅板と、長さ及び幅ともに高融点金属層より0.5
mm短く(△L=0.5mm)且つ厚みが0.3mmの銅
板を各30枚用意し、それらの片面上にNi−Pメッキ
を行い、窒素雰囲気中にて600℃で30分間保持して
焼成し、金属介在層とした。得られた金属介在層にはフ
クレ、ハガレ等の異常は見られなかった。また、いずれ
の試料も、金属介在層のメッキ厚は6±1μmの範囲に
入っていた。尚、銅板の素材はJIS C1020の銅
素材を用い、その端部断面形状は図1の矩形、図5の曲
面状、及び図6の階段状の3種類を各10枚づつ作製し
た。
【0050】更に、前記のごとく高融点金属層を形成し
たメタライズ基板と、上記Ni−Pの金属介在層を形成
した銅板とを、銅板のNi−Pメッキ面(金属介在層)
が高融点金属層と密着するように対向させて黒鉛製のセ
ッター上に並べ、窒素気流中において1000℃×30
分間の無負荷での炉中接合を行い、銅回路接合基板を作
製した。
【0051】得られた各基板を100倍の光学顕微鏡で
観察し、金属介在層の外周端縁が高融点金属層の外周端
縁からはみ出していないことを確認した。また、接合後
の各試料には、超音波探傷面分析により異常な欠陥は認
められなかった。更に、接合後の断面を1000倍のS
EM(走査型電子顕微鏡)で観察したところ、全ての試
料の界面にクラック、ピンホール等は認められなかっ
た。また、導体層の剥離強度は、全て1.5〜2.5kg
/mmの範囲に入っていた。
【0052】このようにして作製した各銅回路接合基板
について、−55℃×10分→+160℃×10分の条
件で1000サイクルのヒートサイクル試験を行い、2
0倍の実体顕微鏡で接合端面部の剥がれやクラック等の
欠陥の有無を調査して、欠陥の存在による不良数を求め
下記表1に示した。
【0053】比較例1 実施例1と同様にポストファイヤーメタライズ法とコフ
ァイヤーメタライズ法により、AlNのセラミック基材
上に高融点金属層を形成した後、そのメタライズ基板の
高融点金属層上にNi−Pメッキを行い、窒素雰囲気中
にて600℃で30分間保持してNi−Pの金属介在層
とした。得られた金属介在層にフクレ、ハガレ等の異常
は見られなかった。また、いずれの試料も金属介在層の
メッキ厚は6±1μmの範囲に入っていた。これらの各
試料の金属介在層上に、実施例1で用いたもとの同じ銅
板(ただしNi−Pメッキは施していない)を載せ、実
施例1と同様に接合を行って銅回路接合基板を作製し
た。
【0054】接合後の比較例の各試料について、超音波
探傷面分析を実施したところ異常な欠陥は認められなか
った。また、接合後の各試料の断面を1000倍のSE
M(走査型電子顕微鏡)で観察をしたところ、その界面
にクラック、ピンホール等は見られなかった。更に、各
試料の導体層の剥離強度は、全て1.3〜2.5kg/m
mの範囲に入っていた。このようにして作製した比較例
の各試料の銅回路接合基板について、実施例1と同じヒ
ートサイクル試験を施し、欠陥の有無による不良数を求
めた。
【0055】上記実施例1及び比較例1の各試料につい
て、ヒートサイクル試験後の不良数に関する結果を、高
融点金属層の製法、導体層と高融点金属層の寸法差△
L、及び導体層の断面形状と共に、下記表1に示した。
【0056】
【表1】 (注)製法におけるPFはポストファイヤーメタライズ
法を、CFはコファイヤーメタライズ法を表す。
【0057】実施例2 上記実施例1で作製した各メタライズ基板を用い、導体
層とする銅板の片面上にNi−Pメッキのみを行う代わ
りに、厚み6±1μmのNi−Pメッキ及びその上に厚
み2±1μmのCuメッキを行い、且つ窒素気流中にお
いて950℃×30分間の無負荷での炉中接合を行った
こと以外は、全て上記実施例1と同様にして銅回路接合
基板を作製した。
【0058】接合後、100倍の光学顕微鏡での観察に
より、全ての試料の金属介在層の外周端縁が高融点金属
層の外周端縁からはみ出していないことを確認した。ま
た、接合後に超音波探傷面分析をした結果、全ての試料
に異常な欠陥は認められなかった。更に、接合後の断面
を1000倍のSEM(走査型電子顕微鏡)で観察した
ところ、接合界面にクラック、ピンホール等は見られな
かった。また、接合後の金属介在層はNi、P、Cuが
拡散してできた合金層となっていることを、EDX(En
ergy Dispersion X−ray Analyzer)により確認した。
尚、導体層の剥離強度は、全て1.8〜3.0kg/mm
の範囲に入っていた。
【0059】このようにして作製した各試料の銅回路接
合基板について、−55℃×10分→+160℃×10
分の条件で1000サイクルのヒートサイクル試験を行
い、20倍の実体顕微鏡で接合端面部の剥がれやクラッ
ク等の欠陥の有無を調査し、欠陥による不良数を求めて
下記表2に示した。
【0060】比較例2 上記実施例1で作製した各メタライズ基板を用い、その
高融点金属層上に厚み2±1μmのCuメッキ及びその
上に厚み6±1μmのNi−Pメッキを行い、これらの
メタライズ基板に実施例1で用いたものと同じ銅板(た
だしメッキは施していない)を載せ、実施例2と同様に
接合を行った。
【0061】接合後の比較例の各試料は、超音波探傷面
分析の結果、異常な欠陥は認められなかった。また、接
合後の断面を1000倍のSEM(走査型電子顕微鏡)
で観察したところ、接合界面にクラック、ピンホール等
は見られなかった。尚、導体層の剥離強度は、全て1.
4〜2.3kg/mmの範囲に入っていた。
【0062】上記比較例2の各試料について、実施例2
と同様に評価したヒートサイクル試験後の不良数を、そ
れぞれの高融点金属層の製法、導体層と高融点金属層の
寸法差△L、及び導体層の断面形状と共に、下記表2に
示した。
【0063】
【表2】 (注)製法におけるPFはポストファイヤーメタライズ
法を、CFはコファイヤーメタライズ法を表す。
【0064】実施例3 上記実施例1で作製した各メタライズ基板を用い、銅板
の片面上にNi−Pメッキのみを行う代わりに、厚み6
±1μmのNi−Pメッキ及びその上に厚み2±1μm
のCuメッキを行い、銅板の他方の面(導体層主面)に
外層として厚み2±1μmのNi−Bメッキを行って、
窒素気流中において950℃×30分間の無負荷で炉中
接合を行ったこと以外は、実施例1と同様にして、図5
に示すように導体層の端部断面形状が曲面状であり且つ
図7に示すように導体層上にNi−Bの外層を有する銅
回路接合基板を作製した。
【0065】接合後100倍の光学顕微鏡観察によっ
て、全ての試料の金属介在層の外周端縁が高融点金属層
の外周端縁からはみ出していないことを確認した。ま
た、接合後の各試料について超音波探傷面分析をした結
果、異常な欠陥は認められなかった。更に、接合後の断
面を1000倍のSEM(走査型電子顕微鏡)で観察を
したところ、接合界面にクラック、ピンホール等は見ら
れなかった。
【0066】このようにして作製した試料10個と、実
施例2で作製した導体層が図5に示す曲面状の端部断面
形状を有する試料10個に対し、温度85℃で湿度90
%の条件下で2時間の耐湿試験を5回繰り返し、各耐湿
試験毎に各試料の外周の目視試験を行って、特に導体層
主面の変色及び変質状況を確認した。この場合、試料は
試験前後に導体層主面のX線回析によって、その表面の
相の状況変化を確認した。
【0067】その結果、Ni−Bの外層を導体層主面上
に形成することによって耐湿性が格段に向上し、外層を
形成した試料はいずれも5回の耐湿試験後も導体層主面
の変色及び変質、並びに主面の相の変化は認められなか
った。しかし、外層を導体層主面上に形成していない試
料では、初回の耐湿試験後に導体層の表面に薄い亜酸化
銅の層が形成され、変質が認められた。
【0068】実施例4 上記実施例1で作製した各メタライズ基板を用い、銅板
の片面上にNi−Pメッキのみを行う代わりに、厚み6
±1μmのNi−Pメッキ及びその上に厚み2±1μm
のCuメッキを行い、銅板の他方の面には外層として厚
み2±1μmのNi−Bメッキを行って、窒素気流中に
おいて950℃×30分間の無負荷での炉中接合を行っ
たこと以外は、全て実施例1と同様にして銅回路接合基
板を作製した。尚、この実施例4では、上記全ての層及
び銅板をセラミック基材の両面に形成した。
【0069】接合後100倍の光学顕微鏡観察によっ
て、全て試料の金属介在層の外周端縁が高融点金属層の
外周端縁からはみ出していないことを確認した。また、
接合後の各試料について超音波探傷面分析をした結果、
異常な欠陥等は認められなかった。更に、接合後の断面
を1000倍のSEM(走査型電子顕微鏡)で観察した
ところ、各試料の接合界面にクラック、ピンホール等は
見られなかった。
【0070】得られた各基板は図10に示すように、A
lN焼結体のセラミック基材1の両面に基材側から順に
高融点金属層2、金属介在層3、導体層4、及び外層5
を備えた構造であり、この主面と反対側をCu−W合金
製の放熱板6に共晶半田7を用いて接合した。更に、半
導体素子8を導体層4の主面上の外層5にダイボンディ
ングしてリード9で接続し、図11に示すように、外部
端子16を備えたケーシング15に収納した後、樹脂1
7を充填して半導体装置とした。
【0071】このようにして作製した半導体装置につい
て、−55℃×10分→+160℃×10分の条件で1
000サイクルのヒートサイクル試験を行い、20倍の
実体顕微鏡で接合部の亀裂や剥離、表面の変質等の実用
上障害となるような不具合の有無を調査し、その結果を
不良数として下記表3に示した。
【0072】比較例4 上記実施例1で作製したメタライズ基板の高融点金属層
上に、厚み2±1μmのCuメッキ及びその上に厚み6
±1μmのNi−Pメッキを行い、これに実施例1で用
いたものと同じ銅板(ただしメッキは施していない)を
載せ、上記実施例4と同様に接合を行って銅回路接合基
板を作製した。
【0073】接合後の各試料について、超音波探傷面分
析の結果、異常な欠陥は認められなかった。また、接合
後の断面を1000倍のSEM(走査型電子顕微鏡)で
観察をしたところ、接合界面にクラック、ピンホール等
は見られなかった。このようにして作製した銅回路接合
基板に、外層として厚み2±1μmのNi−Bメッキを
施した後、上記実施例4と同様に半導体装置を作製し
た。得られた半導体装置に対し、上記実施例4と同じヒ
ートサイクル試験及び評価を行い、その結果を表3に併
せて示した。
【0074】
【表3】 (注)製法におけるPFはポストファイヤーメタライズ
法を、CFはコファイヤーメタライズ法を表す。
【0075】
【発明の効果】本発明によれば、リードフレームのよう
な金属部材からなる導体層を窒化アルミニウム等のセラ
ミック基材上に実装する際に、従来のロウ付けや共晶接
合で発生していた基材の破損や変形をなくし、反りを抑
制すると共に、接合強度が高く、大幅に信頼性を向上さ
せた半導体装置用の銅回路接合基板を簡単且つ安価に提
供することができる。
【図面の簡単な説明】
【図1】本発明の銅回路接合基板の具体例を示す概略の
断面図である。
【図2】従来の銅回路接合基板を示す概略の断面図であ
る。
【図3】本発明の銅回路接合基板における金属介在層の
外周端部を模式的に示す概略の断面図である。
【図4】従来の銅回路接合基板における金属介在層の外
周端部を模式的に示す概略の断面図である。
【図5】本発明の導体層の端部断面形状が曲面状の銅回
路接合基板を示す概略の断面図である。
【図6】本発明の導体層の端部断面形状が階段状の銅回
路接合基板を示す概略の断面図である。
【図7】本発明の外層を備えた銅回路接合基板を示す概
略の断面図である。
【図8】本発明の外層を備えた別の銅回路接合基板を示
す概略の断面図である。
【図9】本発明の銅回路接合基板における剥離強度の測
定方法を説明するための断面図である。
【図10】実施例4で作製した銅回路接合基板を放熱板
に接合した部材を示す概略の断面図である。
【図11】実施例4で作製した半導体装置を示す概略の
一部切欠側面図である。
【符号の説明】
1、11 セラミック基材 2、12 高融点金属
層 3、13 金属介在層 4、14 導体層
5、5a、5b 外層 6 放熱板 7 共晶半田 8 半導体素子
9 リード 15 ケーシング 16 外部端子 17 樹
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 一隆 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内 (72)発明者 石井 隆 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内 (72)発明者 仲田 博彦 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内 Fターム(参考) 4E351 AA09 AA12 BB01 BB30 BB31 BB35 BB38 CC06 CC07 CC08 CC09 CC12 CC23 CC31 CC33 DD04 DD17 DD19 DD28 DD47 DD52 EE10 EE11 GG01 GG02 GG04 5E343 AA02 AA23 BB13 BB17 BB24 BB39 BB40 BB44 BB57 BB67 BB72 BB73 BB75 BB78 CC07 DD02 DD22 DD33 DD43 DD64 ER23 ER37 ER39 ER57 GG16

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 セラミック基材と、セラミック基材の片
    面上又は両面上に該基材側から順に設けた、主に高融点
    金属からなる高融点金属層と、ニッケル、銅の少なくと
    も1種を主成分とする少なくとも1層の金属介在層と、
    銅を主体とする導体層とを備えた銅回路接合基板であっ
    て、前記高融点金属層と金属介在層との接合界面におけ
    る金属介在層の平面方向の長さ及び幅が高融点金属層の
    それらより0.05mm以上短く、該金属介在層の外周
    端縁が高融点金属層の外周端縁の内側にあり、且つ前記
    導体層の外周端縁が金属介在層の外周端縁上にあるか又
    はその内側にあることを特徴とする銅回路接合基板。
  2. 【請求項2】 前記金属介在層が少なくとも銅、ニッケ
    ル、リンの2種以上を含む合金層からなることを特徴と
    する、請求項1に記載の銅回路接合基板。
  3. 【請求項3】 前記導体層の最外表面又は該最外表面及
    び側面に、Niを主体とする外層が形成されていること
    を特徴とする、請求項1又は2に記載の銅回路接合基
    板。
  4. 【請求項4】 前記セラミック基材が窒化アルミニウム
    系セラミックからなることを特徴とする、請求項1〜3
    のいずれかに記載の銅回路接合基板。
  5. 【請求項5】 前記高融点金属層がタングステンである
    ことを特徴とする、請求項1〜4のいずれかに記載の銅
    回路接合基板。
  6. 【請求項6】 請求項1〜5の銅回路接合基板に半導体
    素子をダイボンディングしてなる半導体装置。
  7. 【請求項7】 セラミック基材上に銅を主体とする導体
    層を備える銅回路接合基板の製造方法であって、焼結体
    からなるセラミック基材上に高融点金属を含むペースト
    を塗布し、焼成して高融点金属層を形成する工程と、銅
    を主体とする導体層の前記高融点金属層との接合面側
    に、平面方向の長さ及び幅が該高融点金属層のそれらよ
    り0.05mm以上短く、ニッケルと銅の少なくとも1
    種を主成分とする金属介在層を形成する工程と、該金属
    介在層を介して前記高融点金属層を設けたセラミック基
    材と前記導体層とを金属介在層の外周端縁が高融点金属
    層の外周端縁の内側にあるように、該導体層の融点未満
    の温度で接合する工程とを含むことを特徴とする銅回路
    接合基板の製造方法。
  8. 【請求項8】 セラミック基材上に銅を主体とする導体
    層を備える銅回路接合基板の製造方法であって、セラミ
    ック原料粉末の成形体上に高融点金属を含むペーストを
    塗布し、焼成してセラミック基材を得ると同時に該セラ
    ミック基材上に高融点金属層を形成する工程と、銅を主
    体とする導体層の前記高融点金属層との接合面側に、平
    面方向の長さ及び幅が該高融点金属層のそれらより0.
    05mm以上短く、ニッケルと銅の少なくとも1種を主
    成分とする金属介在層を形成する工程と、該金属介在層
    を介して前記高融点金属層を設けたセラミック基材と前
    記導体層とを金属介在層の外周端縁が高融点金属層の外
    周端縁の内側にあるように、該導体層の融点未満の温度
    で接合する工程とを含むことを特徴とする銅回路接合基
    板の製造方法。
  9. 【請求項9】 前記金属介在層として、前記導体層上に
    ニッケル−リン層を形成するか又は該ニッケル−リン層
    とその上に更に銅層を形成することを特徴とする、請求
    項7又は8に記載の銅回路接合基板の製造方法。
  10. 【請求項10】 前記導体層とセラミック基材との接合
    前に、前記導体層の高融点金属層との接合面と反対側の
    面又は該接合面と反対側の面及びその側面に、Niを主
    体とする外層を形成することを特徴とする、請求項7〜
    9のいずれかに記載の銅回路接合基板の製造方法。
JP12703499A 1999-05-07 1999-05-07 銅回路接合基板及びその製造方法 Pending JP2000323618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12703499A JP2000323618A (ja) 1999-05-07 1999-05-07 銅回路接合基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12703499A JP2000323618A (ja) 1999-05-07 1999-05-07 銅回路接合基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000323618A true JP2000323618A (ja) 2000-11-24

Family

ID=14950028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12703499A Pending JP2000323618A (ja) 1999-05-07 1999-05-07 銅回路接合基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000323618A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017837A (ja) * 2001-06-28 2003-01-17 Tokuyama Corp プリント配線板の製造方法
JP2004022710A (ja) * 2002-06-14 2004-01-22 Dowa Mining Co Ltd 金属−セラミックス接合体およびその製造方法
JP2005035874A (ja) * 2003-03-27 2005-02-10 Dowa Mining Co Ltd 金属−セラミックス接合基板の製造方法
JP2006128228A (ja) * 2004-10-26 2006-05-18 Seiko Epson Corp 導電膜の形成方法、配線基板、電子デバイスおよび電子機器
JP2009170930A (ja) * 2009-03-12 2009-07-30 Hitachi Metals Ltd セラミックス回路基板及びこれを用いたパワー半導体モジュール
JP2009256207A (ja) * 2003-03-27 2009-11-05 Dowa Holdings Co Ltd 金属−セラミックス接合基板の製造方法
JP2010272837A (ja) * 2009-04-24 2010-12-02 Sumitomo Electric Ind Ltd プリント配線板用基板、プリント配線板、及びプリント配線板用基板の製造方法
JP2011187765A (ja) * 2010-03-10 2011-09-22 Sumitomo Electric Ind Ltd プリント配線板用基板、プリント配線板用基板の製造方法
JP2012138629A (ja) * 2012-04-05 2012-07-19 Fuji Electric Co Ltd 絶縁基板および半導体装置
WO2016056203A1 (ja) * 2014-10-07 2016-04-14 Dowaメタルテック株式会社 金属-セラミックス回路基板およびその製造方法
TWI553154B (zh) * 2015-11-03 2016-10-11 Nat Inst Chung Shan Science & Technology A structure for improving the interfacial stress of aluminum nitride substrate and copper coating
JP2018037527A (ja) * 2016-08-31 2018-03-08 日本特殊陶業株式会社 配線基板及びその製造方法
US10076032B2 (en) 2014-03-20 2018-09-11 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
US10076028B2 (en) 2015-01-22 2018-09-11 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing printed circuit board
US10237976B2 (en) 2014-03-27 2019-03-19 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
EP3471517A4 (en) * 2016-06-10 2019-06-05 Tanaka Kikinzoku Kogyo K.K. CERAMIC CONDUCTOR PLATE AND METHOD FOR PRODUCING A CERAMIC CONDUCTOR PLATE
JP2020508878A (ja) * 2017-02-28 2020-03-26 ローズマウント インコーポレイテッド 脆性材料のための接合
TWI698553B (zh) * 2019-10-15 2020-07-11 國家中山科學研究院 氮化鋁陶瓷基板表面改質的方法
CN114325332A (zh) * 2021-12-30 2022-04-12 上海埃积半导体有限公司 功率芯片快速测试方法及***
US20220362891A1 (en) * 2019-10-08 2022-11-17 Rogers Germany Gmbh Method for producing a metal-ceramic substrate, solder system, and metal-ceramic substrate produced using such a method

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017837A (ja) * 2001-06-28 2003-01-17 Tokuyama Corp プリント配線板の製造方法
JP2004022710A (ja) * 2002-06-14 2004-01-22 Dowa Mining Co Ltd 金属−セラミックス接合体およびその製造方法
JP2005035874A (ja) * 2003-03-27 2005-02-10 Dowa Mining Co Ltd 金属−セラミックス接合基板の製造方法
JP2009256207A (ja) * 2003-03-27 2009-11-05 Dowa Holdings Co Ltd 金属−セラミックス接合基板の製造方法
JP2006128228A (ja) * 2004-10-26 2006-05-18 Seiko Epson Corp 導電膜の形成方法、配線基板、電子デバイスおよび電子機器
JP2009170930A (ja) * 2009-03-12 2009-07-30 Hitachi Metals Ltd セラミックス回路基板及びこれを用いたパワー半導体モジュール
JP2010272837A (ja) * 2009-04-24 2010-12-02 Sumitomo Electric Ind Ltd プリント配線板用基板、プリント配線板、及びプリント配線板用基板の製造方法
JP2016154239A (ja) * 2009-04-24 2016-08-25 住友電気工業株式会社 プリント配線板用基板及びプリント配線板用基板の製造方法
JP2011187765A (ja) * 2010-03-10 2011-09-22 Sumitomo Electric Ind Ltd プリント配線板用基板、プリント配線板用基板の製造方法
JP2012138629A (ja) * 2012-04-05 2012-07-19 Fuji Electric Co Ltd 絶縁基板および半導体装置
US10076032B2 (en) 2014-03-20 2018-09-11 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
US10237976B2 (en) 2014-03-27 2019-03-19 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
WO2016056203A1 (ja) * 2014-10-07 2016-04-14 Dowaメタルテック株式会社 金属-セラミックス回路基板およびその製造方法
JP2016074565A (ja) * 2014-10-07 2016-05-12 Dowaメタルテック株式会社 金属−セラミックス回路基板およびその製造方法
US10076028B2 (en) 2015-01-22 2018-09-11 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing printed circuit board
TWI553154B (zh) * 2015-11-03 2016-10-11 Nat Inst Chung Shan Science & Technology A structure for improving the interfacial stress of aluminum nitride substrate and copper coating
EP3471517A4 (en) * 2016-06-10 2019-06-05 Tanaka Kikinzoku Kogyo K.K. CERAMIC CONDUCTOR PLATE AND METHOD FOR PRODUCING A CERAMIC CONDUCTOR PLATE
US10485112B2 (en) 2016-06-10 2019-11-19 Tanaka Kikinzoku Kogyo K.K. Ceramic circuit substrate and method for producing ceramic circuit substrate
WO2018042918A1 (ja) * 2016-08-31 2018-03-08 日本特殊陶業株式会社 配線基板及びその製造方法
JP2018037527A (ja) * 2016-08-31 2018-03-08 日本特殊陶業株式会社 配線基板及びその製造方法
JP2020508878A (ja) * 2017-02-28 2020-03-26 ローズマウント インコーポレイテッド 脆性材料のための接合
US20220362891A1 (en) * 2019-10-08 2022-11-17 Rogers Germany Gmbh Method for producing a metal-ceramic substrate, solder system, and metal-ceramic substrate produced using such a method
US11945054B2 (en) * 2019-10-08 2024-04-02 Rogers Germany Gmbh Method for producing a metal-ceramic substrate, solder system, and metal-ceramic substrate produced using such a method
TWI698553B (zh) * 2019-10-15 2020-07-11 國家中山科學研究院 氮化鋁陶瓷基板表面改質的方法
CN114325332A (zh) * 2021-12-30 2022-04-12 上海埃积半导体有限公司 功率芯片快速测试方法及***

Similar Documents

Publication Publication Date Title
US6261703B1 (en) Copper circuit junction substrate and method of producing the same
EP0788153B1 (en) Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
JP2000323618A (ja) 銅回路接合基板及びその製造方法
KR100328407B1 (ko) 세라믹회로기판
US5672848A (en) Ceramic circuit board
EP3632879A1 (en) Ceramic circuit board and module using same
EP1450401B1 (en) Module comprising a ceramic circuit board
JPH09157054A (ja) 回路基板
US6783867B2 (en) Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same
JPH06296084A (ja) 高熱伝導体及びこれを備えた配線基板とこれらの製造方法
EP0915512B1 (en) Ceramic substrate having a metal circuit
JP4104429B2 (ja) モジュール構造体とそれを用いたモジュール
JPH06268117A (ja) 半導体装置用放熱基板およびその製造方法
JP3887645B2 (ja) セラミックス回路基板の製造方法
JP4557398B2 (ja) 電子素子
US5613181A (en) Co-sintered surface metallization for pin-join, wire-bond and chip attach
WO2020218193A1 (ja) セラミックス回路基板および電子部品モジュール
JP2001156413A (ja) 銅回路接合基板及びその製造方法
JPH08102570A (ja) セラミックス回路基板
JP3239549B2 (ja) 半導体用セラミックス放熱体およびその製造方法
JP2000323619A (ja) セラミックを用いた半導体装置用部材及びその製造方法
JPH10167804A (ja) セラミックス基板及びそれを用いた回路基板とその製造方法
JP2000349098A (ja) セラミック基板と半導体素子の接合体及びその製造方法
JP3454331B2 (ja) 回路基板及びその製造方法
JPH05191038A (ja) 金属層を備えたセラミックス基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070731