JPH05267324A - Ｍｏｓ型半導体装置の製造方法 - Google Patents
Ｍｏｓ型半導体装置の製造方法Info
- Publication number
- JPH05267324A JPH05267324A JP5866292A JP5866292A JPH05267324A JP H05267324 A JPH05267324 A JP H05267324A JP 5866292 A JP5866292 A JP 5866292A JP 5866292 A JP5866292 A JP 5866292A JP H05267324 A JPH05267324 A JP H05267324A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- ldd
- film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 8
- 230000001133 acceleration Effects 0.000 claims abstract description 5
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 9
- 229910021342 tungsten silicide Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
- H01L29/66598—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET forming drain [D] and lightly doped drain [LDD] simultaneously, e.g. using implantation through the wings a T-shaped layer, or through a specially shaped layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】サイドウォールを有するＬＤＤ構造のＭＯＳ型
半導体装置はサイドウォールの応力によりシリコン基板
に結晶欠陥が誘起され易いのを防ぎ、高い歩留でＬＤＤ
のＭＯＳ型半導体装置が得られる製造方法を提供するこ
とにある。 【構成】下層の多結晶シリコン電極４Ａの寸法より上層
のシリサイド電極５Ａの寸法が大きい２層ゲート電極を
形成し、寸法の大きいシリサイド電極５Ａ上から、質量
数の異なる同タイプの不純物イオンを異なる加速エネル
ギーで注入してＬＤＤ構造を形成する。 【効果】本発明によれば、サイドウォールが存在しない
ため、良好な歩留でＬＤＤ構造のＭＯＳ型半導体装置を
生産することができる。
半導体装置はサイドウォールの応力によりシリコン基板
に結晶欠陥が誘起され易いのを防ぎ、高い歩留でＬＤＤ
のＭＯＳ型半導体装置が得られる製造方法を提供するこ
とにある。 【構成】下層の多結晶シリコン電極４Ａの寸法より上層
のシリサイド電極５Ａの寸法が大きい２層ゲート電極を
形成し、寸法の大きいシリサイド電極５Ａ上から、質量
数の異なる同タイプの不純物イオンを異なる加速エネル
ギーで注入してＬＤＤ構造を形成する。 【効果】本発明によれば、サイドウォールが存在しない
ため、良好な歩留でＬＤＤ構造のＭＯＳ型半導体装置を
生産することができる。
Description
【０００１】
【産業上の利用分野】本発明はＭＯＳ型半導体装置の製
造方法に関し、特にＬＤＤ構造のＭＯＳ型半導体装置の
製造方法に関する。
造方法に関し、特にＬＤＤ構造のＭＯＳ型半導体装置の
製造方法に関する。
【０００２】
【従来の技術】従来のＬＤＤ構造のＭＯＳ型半導体装置
は、図２に示すように、シリコン基板１上に素子分離用
フィールド酸化膜２を形成したのち、下層のゲート電極
となる多結晶シリコン膜及び上層のゲート電極となるタ
ングステンシリサイド膜を形成したのちパターニングし
て下層のポリシリコン電極４Ａ，及び上層のタングステ
ンシリサイド電極５Ａを形成する。
は、図２に示すように、シリコン基板１上に素子分離用
フィールド酸化膜２を形成したのち、下層のゲート電極
となる多結晶シリコン膜及び上層のゲート電極となるタ
ングステンシリサイド膜を形成したのちパターニングし
て下層のポリシリコン電極４Ａ，及び上層のタングステ
ンシリサイド電極５Ａを形成する。
【０００３】次いで、低濃度層６をイオン注入により形
成し、酸化シリコン膜を堆積し、ドライエッチングによ
り前記酸化シリコン膜のエッチバックを行ないゲート電
極側面部のみに酸化シリコン膜からなるサイドウォール
８を形成後、高濃度層７をイオン注入により形成してい
た。
成し、酸化シリコン膜を堆積し、ドライエッチングによ
り前記酸化シリコン膜のエッチバックを行ないゲート電
極側面部のみに酸化シリコン膜からなるサイドウォール
８を形成後、高濃度層７をイオン注入により形成してい
た。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＬＤＤ構造のＭＯＳ型半導体装置の製造方法
は、酸化シリコンのサイドウォールの応力によりシリコ
ン基板に結晶欠陥が形成されやすく、歩留が低下する。
それと共に製造工程が長いという欠点があった。
た従来のＬＤＤ構造のＭＯＳ型半導体装置の製造方法
は、酸化シリコンのサイドウォールの応力によりシリコ
ン基板に結晶欠陥が形成されやすく、歩留が低下する。
それと共に製造工程が長いという欠点があった。
【０００５】本発明の目的は、酸化シリコンのサイドウ
ォールの応力によりシリコン基板に発生する結晶欠陥の
形成を防ぎ、高い歩留でＬＤＤ構造のＭＯＳ型半導体装
置が簡易な工程で得られるＭＯＳ型半導体装置の製造方
法を提供することにある。
ォールの応力によりシリコン基板に発生する結晶欠陥の
形成を防ぎ、高い歩留でＬＤＤ構造のＭＯＳ型半導体装
置が簡易な工程で得られるＭＯＳ型半導体装置の製造方
法を提供することにある。
【０００６】
【課題を解決するための手段】本発明のＭＯＳ型半導体
装置の製造方法は、半導体基板上の酸化シリコン膜上
に、多結晶シリコン膜とシリサイド膜を順次形成したの
ち、パターニングして多結晶シリコンとシリサイド膜の
２層からなるゲート電極を形成するＬＤＤ構造のＭＯＳ
型半導体装置の製造方法であって、前記多結晶シリコン
電極の寸法より、寸法が大きい前記シリサイド電極上方
から質量数の異なる同タイプの不純物イオンを、異なる
加速エネルギーで注入するものである。
装置の製造方法は、半導体基板上の酸化シリコン膜上
に、多結晶シリコン膜とシリサイド膜を順次形成したの
ち、パターニングして多結晶シリコンとシリサイド膜の
２層からなるゲート電極を形成するＬＤＤ構造のＭＯＳ
型半導体装置の製造方法であって、前記多結晶シリコン
電極の寸法より、寸法が大きい前記シリサイド電極上方
から質量数の異なる同タイプの不純物イオンを、異なる
加速エネルギーで注入するものである。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のＬＤＤ構造のＭＯＳ型半
導体装置の製造方法を説明するために工程順に示した半
導体装置の断面図である。
る。図１は本発明の一実施例のＬＤＤ構造のＭＯＳ型半
導体装置の製造方法を説明するために工程順に示した半
導体装置の断面図である。
【０００８】まず、図１（ａ）に示すよに、シリコン基
板１上に厚さ６００ｎｍの素子分離用のフィールド酸化
膜２を形成したのち、ＭＯＳトランジスタを形成する能
動領域にゲート絶縁膜となる酸化シリコン膜３を２５ｎ
ｍの厚さに形成する。
板１上に厚さ６００ｎｍの素子分離用のフィールド酸化
膜２を形成したのち、ＭＯＳトランジスタを形成する能
動領域にゲート絶縁膜となる酸化シリコン膜３を２５ｎ
ｍの厚さに形成する。
【０００９】次に、図１（ｂ）に示すように、減圧ＣＶ
Ｄ法により下層のゲート電極となる多結晶シリコン膜４
を２００ｎｍの厚さに形成する。
Ｄ法により下層のゲート電極となる多結晶シリコン膜４
を２００ｎｍの厚さに形成する。
【００１０】次いで、図１（ｃ）に示すように、スパッ
タ方法によりタングステンシリサイド膜５を２３０ｎｍ
の厚さに形成する。
タ方法によりタングステンシリサイド膜５を２３０ｎｍ
の厚さに形成する。
【００１１】次いで、図１（ｄ）に示すように、フォト
リソグラフィー工程により、パターニングし、上層のタ
ングステンシリサイド膜５を、ＳＦ6 のエッチングガス
を用い１２Ｐａの圧力でドライエッチングを行ない上層
のタングステンシリサイド電極５Ａを形成し、前述のタ
ングステンシリサイド電極５Ａの寸法より小さくなる様
に、ＣＣｌ2 Ｆ2 −Ｎ2 系のエッチングガスを用いて１
８Ｐａの圧力で下層の多結晶シリコン膜４をエッチング
して多結晶シリコン電極４Ａを形成する。
リソグラフィー工程により、パターニングし、上層のタ
ングステンシリサイド膜５を、ＳＦ6 のエッチングガス
を用い１２Ｐａの圧力でドライエッチングを行ない上層
のタングステンシリサイド電極５Ａを形成し、前述のタ
ングステンシリサイド電極５Ａの寸法より小さくなる様
に、ＣＣｌ2 Ｆ2 −Ｎ2 系のエッチングガスを用いて１
８Ｐａの圧力で下層の多結晶シリコン膜４をエッチング
して多結晶シリコン電極４Ａを形成する。
【００１２】次いで、タングステンシリサイド電極５Ａ
を通過するが、ポリシリコン電極４Ａを通過しない加速
エネルギー、例えばＢ+ の場合１００ｋｅＶ程度で５×
１０13ａｔｍ／ｃｃのイオンを注入し低濃度層６を形成
する。
を通過するが、ポリシリコン電極４Ａを通過しない加速
エネルギー、例えばＢ+ の場合１００ｋｅＶ程度で５×
１０13ａｔｍ／ｃｃのイオンを注入し低濃度層６を形成
する。
【００１３】次いで、タングステン電極５Ａを通過しな
い加速エネルギー、例えばＢＦ2 の場合３０ｋｅＶ程度
で５×１０15ａｔｍ／ｃｃのイオンを注入し高濃度層７
を形成することにより、ＬＤＤ構造のＭＯＳ型半導体装
置を製造することができる。
い加速エネルギー、例えばＢＦ2 の場合３０ｋｅＶ程度
で５×１０15ａｔｍ／ｃｃのイオンを注入し高濃度層７
を形成することにより、ＬＤＤ構造のＭＯＳ型半導体装
置を製造することができる。
【００１４】
【発明の効果】以上説明したように本発明は多結晶シリ
コン膜とシリサイド膜からなるゲート電極を用いるＬＤ
Ｄ構造のＭＯＳ型半導体装置において、サイドウォール
が存在せず、サイドウォールに起因したシリコン基板に
発生する結晶欠陥が全く無く、良好な歩留を得られると
いう効果を有し、それと共に、サイドウォール形成工程
が不要であり製造工程が短縮され低コストで製造できる
という効果を有する。
コン膜とシリサイド膜からなるゲート電極を用いるＬＤ
Ｄ構造のＭＯＳ型半導体装置において、サイドウォール
が存在せず、サイドウォールに起因したシリコン基板に
発生する結晶欠陥が全く無く、良好な歩留を得られると
いう効果を有し、それと共に、サイドウォール形成工程
が不要であり製造工程が短縮され低コストで製造できる
という効果を有する。
【図１】本発明の一実施例のＬＤＤ構造のＭＯＳ型半導
体装置の製造方法を説明するために工程順に示した半導
体装置の断面図である。
体装置の製造方法を説明するために工程順に示した半導
体装置の断面図である。
【図２】従来のＬＤＤ構造のＭＯＳ型半導体装置の構造
並に製造方法を説明するためのＬＤＤ構造のＭＯＳ型半
導体装置の断面図である。
並に製造方法を説明するためのＬＤＤ構造のＭＯＳ型半
導体装置の断面図である。
１ シリコン基板 ２ フィールド酸化膜 ３ 酸化シリコン膜 ４ 多結晶シリコン膜 ４Ａ 多結晶シリコン電極 ５ タングステンシリサイド膜 ５Ａ タングステンシリサイド電極 ６ 低濃度層 ７ 高濃度層 ８ サイドウォール
Claims (1)
- 【請求項１】 半導体基板上の酸化シリコン膜上に、多
結晶シリコン膜とシリサイド膜を順次形成したのち、パ
ターニングして多結晶シリコンとシリサイド膜の２層か
らなるゲート電極を形成するＬＤＤ構造のＭＯＳ型半導
体装置の製造方法において、前記２層からなるゲート電
極を下層の多結晶シリコン電極より上層のシリサイド電
極の寸法を大きく形成し、大きい寸法の前記シリサイド
電極上方より質量数の異なる同タイプの不純物イオン
を、異なる加速エネルギーで注入することを特徴とする
ＭＯＳ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5866292A JPH05267324A (ja) | 1992-03-17 | 1992-03-17 | Ｍｏｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5866292A JPH05267324A (ja) | 1992-03-17 | 1992-03-17 | Ｍｏｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267324A true JPH05267324A (ja) | 1993-10-15 |
Family
ID=13090802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5866292A Pending JPH05267324A (ja) | 1992-03-17 | 1992-03-17 | Ｍｏｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267324A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL1004810C2 (nl) * | 1996-12-04 | 1998-06-19 | United Microelectronics Corp | Verbeterde salicidewerkwijzetechnologie. |
| FR2758210A1 (fr) * | 1996-10-16 | 1998-07-10 | United Microelectronics Corp | Technologie de fabrication de saliciure amelioree |
| KR100636684B1 (ko) * | 2005-07-06 | 2006-10-23 | 주식회사 하이닉스반도체 | 셀 트랜지스터의 게이트구조 및 이를 갖는 반도체메모리소자의 제조방법 |
| JP2007067322A (ja) * | 2005-09-02 | 2007-03-15 | Denso Corp | Ｌｄｄ構造の半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344767A (ja) * | 1986-08-12 | 1988-02-25 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
| JPS6344768A (ja) * | 1986-08-12 | 1988-02-25 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
-
1992
- 1992-03-17 JP JP5866292A patent/JPH05267324A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344767A (ja) * | 1986-08-12 | 1988-02-25 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
| JPS6344768A (ja) * | 1986-08-12 | 1988-02-25 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2758210A1 (fr) * | 1996-10-16 | 1998-07-10 | United Microelectronics Corp | Technologie de fabrication de saliciure amelioree |
| NL1004810C2 (nl) * | 1996-12-04 | 1998-06-19 | United Microelectronics Corp | Verbeterde salicidewerkwijzetechnologie. |
| KR100636684B1 (ko) * | 2005-07-06 | 2006-10-23 | 주식회사 하이닉스반도체 | 셀 트랜지스터의 게이트구조 및 이를 갖는 반도체메모리소자의 제조방법 |
| JP2007067322A (ja) * | 2005-09-02 | 2007-03-15 | Denso Corp | Ｌｄｄ構造の半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5273925A (en) | Method of fabricating semiconductor memory device having a cylindrical capacitor electrode | |
| JPH09283760A (ja) | 半導体素子の製造方法 | |
| JPH098321A (ja) | 半導体素子のトランジスター構造及びその製造方法 | |
| JPH11135779A (ja) | 半導体装置及びその製造方法 | |
| JPH05267324A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2000196016A (ja) | 半導体装置及びその製造方法 | |
| JPH0629463A (ja) | 半導体素子の製造方法 | |
| JPH04275436A (ja) | Ｓｏｉｍｏｓトランジスタ | |
| JP2001176983A (ja) | 半導体装置及びその製造方法 | |
| JPH05109760A (ja) | 半導体装置 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JPH098238A (ja) | 半導体メモリ装置及びその製造方法 | |
| JPH05267330A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0982808A (ja) | 半導体装置の製造方法 | |
| JP2000200903A (ja) | 半導体装置の製造方法 | |
| JPH07135313A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US7033870B1 (en) | Semiconductor transistors with reduced gate-source/drain capacitances | |
| JPH03171671A (ja) | 半導体装置及びその製造方法 | |
| JPH07226502A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPH03160760A (ja) | 半導体装置の製造方法 | |
| JPH0529337A (ja) | 半導体装置 | |
| JPH0722624A (ja) | 半導体素子およびその製造方法 | |
| JPH0529624A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH09167840A (ja) | 半導体装置の製造方法 | |
| JPH09181177A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980818 |