JP3417528B2 - Ic試験装置 - Google Patents
Ic試験装置Info
- Publication number
- JP3417528B2 JP3417528B2 JP32415196A JP32415196A JP3417528B2 JP 3417528 B2 JP3417528 B2 JP 3417528B2 JP 32415196 A JP32415196 A JP 32415196A JP 32415196 A JP32415196 A JP 32415196A JP 3417528 B2 JP3417528 B2 JP 3417528B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- section
- tray
- test tray
- loader
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31912—Tester/user interface
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Environmental & Geological Engineering (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Geophysics And Detection Of Objects (AREA)
Description
子(以下ICと称す)を試験するIC試験装置に関す
る。更に詳しくはICを搬送し、テストヘッドに電気的
に接触させ、試験装置本体に試験を行なわせ、試験後に
ICをテストヘッドから搬出し、試験結果に基づいて良
品、不良品に仕分けを行なう、いわゆるハンドラと呼ば
れる技術分野の発明である。
装置の概略の構成を説明する。図9はIC試験装置の略
線的平面図を示す。図中100はテストヘッドを含むチ
ャンバ部、200はこれから試験を行なう被試験ICを
格納し、また試験済のICを分類して格納するIC格納
部、300は被試験ICをチャンバ部100に送り込む
ローダ部、400はチャンバ部100で試験が行なわれ
た試験済のICを分類して取出すアンローダ部、TST
はローダ部300で被試験ICが積み込まれてチャンバ
部100に送り込まれ、チャンバ部100でICを試験
し、試験済のICをアンローダ部400に運び出すIC
搬送用のテストトレイを示す。
積み込まれた被試験ICに目的とする高温又は低温の温
度ストレスを与える恒温槽101と、この恒温槽101
で熱ストレスが与えられた状態にあるICをテストヘッ
ドに接触させるテストチャンバ102と、テストチャン
バ102で試験されたICから、与えられた熱ストレス
を除去する除熱槽103とによって構成される。つま
り、恒温槽101で高温を印加した場合は送風により冷
却し、室温に戻してアンローダ部400に搬出する。ま
た恒温槽101で例えば−30℃程度の低温を印加した
場合は温風乃至はヒータ等で加熱し、結露が生じない程
度の温度に戻してアンローダ部400に搬出する。
ャンバ102より上方に突出されて配置される。恒温槽
101と除熱槽103の上部間に図5に示すように基板
105が差し渡され、この基板105に例えばベルトコ
ンベア方式のテストトレイ搬送手段108が装着され、
このテストトレイ搬送手段108によってテストトレイ
TSTが、除熱槽103側から恒温槽101に向って移
送される。テストトレイTSTはローダ部300で被試
験ICを積込み、恒温槽101に運び込まれる。恒温槽
101には垂直搬送手段が装着されており、この垂直搬
送手段によって複数枚のテストトレイTSTが支持され
てテストチャンバ102が空くまで待機する。この待機
中に被試験ICに高温又は低温の温度ストレスを印加す
る。テストチャンバ102にはその中央にテストヘッド
104が配置され、テストヘッド104の上にテストト
レイTSTが運ばれて被試験ICをテストヘッド104
に電気的に接触させ試験を行なう。試験が終了したテス
トトレイTSTは除熱槽103で除熱し、ICの温度を
室温に戻し、アンローダ部400に排出する。
る被試験ICストッカ201と、試験の結果に応じて分
類されたICを格納する試験済ICストッカ202とが
設けられる。被試験ICストッカ201には被試験IC
を格納した汎用トレイKSTが積層されて保持される。
この汎用トレイKSTがローダ部300に運ばれ、ロー
ダ部300に運ばれた汎用トレイKSTからローダ部3
00に停止しているテストトレイTSTに被試験ICを
積み替える。汎用トレイKSTからテストトレイTST
にICを運び込むIC搬送手段としては図10に示すよ
うに、基板105の上部に架設した2本のレール301
と、この2本のレール301によってテストトレイTS
Tと汎用トレイKSTとの間を往復(この方向をY方向
とする)することができる可動アーム302と、この可
動アーム302によって支持され、可動アーム302に
沿ってX方向に移動できる可動ヘッド303とによって
構成されるX−Y搬送手段304を用いることができ
る。可動ヘッド303には下向に吸着ヘッドが装着さ
れ、この吸着ヘッドが空気を吸引しながら移動し、汎用
トレイKSTからICを吸着し、そのICをテストトレ
イTSTに搬送する。吸着ヘッドは可動ヘッド303に
対して例えば8本程度装着され、一度に8個のICをテ
ストトレイTSTに搬送する。
す。テストトレイTSTは方形フレーム12に複数のさ
ん13が平行かつ等間隔に形成され、これらさん13の
両側、またさん13と対向するフレーム12の辺12a
にそれぞれ複数の取付け片14が等間隔に突出形成さ
れ、これらさん13の間、またはさん13及び辺12a
の間と、2つの取付け片14とによりキャリア収納部1
5が配列構成されている。各キャリア収納部15にそれ
ぞれ1個のICキャリア16が収納され、2つの取付け
片14にファスナ17によりフローティング状態で取付
けられる。ICキャリア16は1つのテストトレイTS
Tに16×4個程度取付けられる。
寸法をしており、ICキャリア16にIC素子が収納さ
れる。ICキャリア16に形成されるIC収容凹部19
は、収容するICの形状に応じて決められる。IC収容
凹部19はこの例では方形凹部とされている。ICキャ
リア16の両端部にはそれぞれ取付け片14への取付け
用穴21と、位置決用ピン挿入用穴22とが形成されて
いる。
出し防止のため、例えば図12に示すようにラッチ23
がICキャリア16に取付けられている。ラッチ23は
IC収容部19の底面からラッチ23が上方に一体に突
出され、ICキャリア16を構成する樹脂材の弾性を利
用して、IC素子をIC収容部19に収容する際、又は
IC収容部19から取出す際に、IC素子を吸着するI
C吸着パッド24と全体としては同時に移動するラッチ
解放機構25で2つのラッチ23の間隔を広げた後、I
Cの収容又は取出しを行う。ラッチ解放機構25をラッ
チ23から離すと、その弾性力で元の状態に戻り、収容
されたICはラッチ23で抜け止めされた状態に保持さ
れる。
Cのピン18を下面側に露出して保持する。テストヘッ
ド104ではこの露出したICのピン18をICソケッ
トのコンタクト104Aに押し付け、ICをテストヘッ
ドに電気的に接触させる。このためにテストヘッド10
4の上部にはICを下向に抑え付ける圧接子20が設け
られ、この圧接子20が各ICキャリア16に収納され
ているICを上方から抑え付け、テストヘッド104に
接触させる。
て説明したように、テストトレイTSTを用いてICを
搬送する型式のIC試験装置において、アンローダ部4
00で試験済のICを汎用トレイKSTに積み換える際
に、X−Y搬送手段404はテストトレイTST上の各
ICキャリア16に付したアドレスによりICを取り上
げたことを記憶器に記憶しており、この記憶を元に取り
残しが発生しないように動作しているが、極くまれに取
り残しが発生する場合がある。
残しが発生したとすると、ローダ部300では、取り残
されたICの上に新たにICを重ねて搭載してしまうこ
とになる。このために、2段重ねされたICはテストト
レイの面から突出し、恒温槽101の内部で上側に他の
テストトレイが積み重ねられるとき、2段重ねによって
上方に突出したICは他のテストトレイによって引きず
られて落されたり、破損事故を発生したりする不都合が
生じる。
TSTの上から落下するような事故が起きた場合は、恒
温槽101内の下部に設けられている搬送装置等に落下
したICが干渉し、搬送不能となる事故が起きるおそれ
もある。また、仮に積み重ねられたICがこぼれ落ちる
ことなくアンローダ部400に搬出された場合には、下
側のICの試験結果により、上側のICが分類されてし
まうため誤った分類が行われてしまう不都合も生じる。
からテストトレイに積み換え、テスト部においてICを
試験し、試験終了後はアンローダ部でテストトレイから
汎用トレイに試験済ICを積み換え、空のテストトレイ
をアンローダ部からローダ部に送り込んで被試験ICを
テストトレイに積み込むことを繰返すIC試験装置にお
いて、この発明の目的はテストトレイ上にICが取り残
されてしまう事故或いはICを搭載したテストトレイか
らICがこぼれ落ちたことを検出することができるIC
試験装置を提供しようとするものである。
は、ローダ部においてICをテストトレイに積み込んだ
後、テストを行ない、テスト終了後にアンローダ部にお
いてテストトレイから汎用トレイにICを移し換え、空
のテストトレイをアンローダ部からローダ部に送り込
み、この空のテストトレイに新たな被試験ICを積み込
んで連続的にICを試験するIC試験装置において、ア
ンローダ部とローダ部との間に移動中のテストトレイ上
にICが存在するか否かを検出するIC検出センサを設
け、テストトレイ上にICが取り残された状態を検出す
ることができるように構成したものである。
ローダ部に向かって搬送中のテストトレイ搬送路上に、
空のICキャリアが存在するか否かを検出するIC検出
センサを設けたIC試験装置を提供しようとするもので
ある。この発明の請求項3ではローダ部からテスト部に
向かって搬送されるテストトレイ搬送路上にテストトレ
イのICキャリアが空になっているか否かを監視する機
能を具備したIC試験装置を提供しようとするものであ
る。
ローダ部からローダ部に向って移動中のテストトレイ上
にICが取り残されていたとしても、そのICの存在を
検出することができる。ICがテストトレイ上に取り残
されていた場合には、そのICの存在をIC検出センサ
によって検出することができるから、ローダ部において
そのICを取り除くことができる。この結果ICが恒温
槽内で下部に落下する等の事故が起きることはなく、安
全性の高いIC試験装置を提供することができる。
部において、テストトレイからテスト済のICがこぼれ
落ちて紛失してしまっても、テストトレイをテスト部か
らアンローダ部に搬送している間にICを紛失したIC
キャリアの位置を検出することができる。よってアンロ
ーダ部ではそのICキャリアについて分類作業を中止さ
せることができ、誤った分類をしてしまうことを防止す
ることができる。
部からテスト部に向かってテストトレイを搬送している
間に、ICがテストトレイから落下したとしても、テス
トトレイがテスト部に搬送されるまでの間に空になった
ICキャリアを検出することができる。従ってテスト部
では空のICキャリアに対してテスト動作を中止し、次
のICをテストすることができるため、無駄な時間を費
やさなくて済む利点が得られる。
図中TST1 はアンローダ部400に停止中のテストト
レイ、TST2 はローダ部300に停止中のテストトレ
イを示す。この実施例ではアンローダ部400とローダ
部300との間にIC検出センサ500を設けた場合を
示す。従ってこの場合のIC検出センサ500はテスト
トレイTSTに設けた各ICキャリア16(図11参
照)にICが残されているか否かを検出する動作を行な
う。
Tに装着したICキャリア16の配列個数に対応して設
ける。つまり、テストトレイTSTの移動方向と直交す
る方向に装着したICキャリア16の配列個数が4個で
あった場合は4個のIC検出センサ500をICキャリ
ア16の配列ピッチで設ければよい。テストトレイTS
Tが通過する面の上側に例えば光源501を装着し、テ
ストトレイTSTが通過する面の下側に受光器502を
装着する。各ICキャリア16の底板の部分に図2及び
図3に示すように孔16Aを形成し、孔16Aの部分で
受光器502が光源501の光を受光するか否かを読込
む。このためにはテストトレイTSTを構成する方形フ
レーム12の進行方向と平行する辺にタイミング検出マ
ーク503を設ける。図1に示す例では反射マーク50
3Aと非反射部分503Bの組合せによりタイミングマ
ーク503を構成した場合を示す。従ってICキャリア
16の配列線上の位置(孔16Aの配列線上の位置)を
別に設けたタイミング検出センサ504で検出し、この
タイミング検出センサ504が例えば反射マーク503
Aから反射する光を検出しているタイミングで、IC検
出センサ500が孔16Aを透過する光を検出するか否
かによってICの有無を検出するように構成することが
できる。
ローダ部300に搬送されるテストトレイ上にICが取
り残されているか否かを検出する構成とした例を説明し
たが、IC検出センサ500を例えばローダ部300か
らテストヘッド104の間の部分及びテストヘッド10
4とアンローダ部400との間にも設け、テストトレイ
TSTがローダ部300からテストヘッド104に搬送
している間にテストトレイTSTからICが落下し、空
のICキャリア16が存在すること、及びテストヘッド
104においてテスト中にICがテストトレイTSTか
らこぼれ落ちて空のICキャリア16が存在することを
検出するように構成することもできる。
わせとしてはアンローダ部400とローダ部300との
間の位置と、テストヘッド104とアンローダ部400
との間の組合わせが第1の組合わせとすれば、アンロー
ダ部400とローダ部300との間の位置及び、ローダ
部300とテストヘッド104との間の位置の組合わせ
を第2の組合わせとして考えられる。また第3の組合わ
せとして、上述した全ての位置にIC検出センサ500
を設けることも考えられ、これら何れの組合わせを採っ
てもIC試験装置の信頼性を高めることができる。
03Bとの関係は図3に示す状態の反対の状態に形成し
てもよい。また、IC検出センサ500としては透過形
の光センサだけでなく、金属(IC内の金属)を検出す
る近接スイッチ、或はパターン認識機能を持つカメラ等
によってIC検出センサ500を構成することもでき
る。
サ500と、このIC検出センサ500に関連する回路
構成の一例を示す。図4に示す500A〜500DはI
Cの有無を検出するIC検出センサを示す。これら各I
C検出センサ500A〜500Dの検出信号は光が透過
した状態(光源501の光が受光器502に受光された
状態)でL論理を出力するものとする。またICの配列
位置を検出するタイミング検出センサ504は反射光を
受光するとL論理を出力するものとして説明する。
ム12に付した反射マーク503Aを検出し、反射マー
ク503Aを検出する毎にその検出信号はL論理に落ち
る信号S1−1,S1−2,…(図5A)を出力する。
S1−1は第1の反射マークを検出した信号、S1−2
は第2の反射マークの検出信号を示す。IC検出センサ
500A〜500Dはそれぞれ反射マーク503Aのほ
ぼ中央位置付近でICキャリア16に形成した孔16A
の透過光を受光し、孔16Aが通過する間、L論理に落
ちる信号S2−1,S2−2,…(図5B)を出力す
る。S2−1はICが存在しない場合の検出信号、S2
−2はICが存在する場合のIC検出センサの検出信号
を示す。尚、検出信号S2−1,S2−2,…に混在す
る信号N1,N2,N3,N4,N5はそれぞれ図3に
示したICキャリア16に形成したスリット16BとI
Cキャリア16の相互の間に形成される間隙16Cで発
生する検出信号である。
1−1,S1−2,…は割込信号発生回路505に供給
される。割込信号発生回路505では検出信号S1−
1,S1−2,…の立下りと立上りのタイミング毎に割
込信号INT−1,INT−2を発生する。割込信号I
NT−1で制御器507は割込動作を開始し、割込信号
INT−2で割込動作を終了する。
タで構成される。マイクロコンピュータは周知のよう
に、一般にCPUと呼ばれる中央演算処理装置507A
と、プログラム等を格納したROM507Bと、読込ん
だデータ等を一時記憶するRAM507Cと、入力ポー
ト507D、出力ポート507E、割込用入力ポート5
07F等によって構成される。割込信号INT−1及び
INT−2は入力ポート507Fを通じて中央演算処理
装置507Aに取込まれ、中央演算処理装置507Aを
割込動作させる。中央演算処理装置507Aは割込動作
の開始毎に出力ポート507Eを通じて図5Dに示すク
リア信号CLRを出力する。このクリア信号CLRによ
ってIC検出センサ500A〜500Dの検出信号をラ
ッチするラッチ回路506A〜506Dの状態をクリア
(リセット)する。各ラッチ回路506A〜506Dは
クリアされることによりラッチ出力は図5Eに示すよう
に、H論理に反転する。このラッチ回路506Aには図
5Bに示した検出信号S2−1,S2−2,…とスリッ
ト16B等を検出した信号N1,N2,N3,N4,N
5が入力される。
ラッチしている状態で各IC検出センサ500A〜50
0Dの検出信号がL論理に立下るとき、ラッチ出力はH
論理からL論理に立下る。従ってタイミング検出センサ
504が反射マーク503Aを検出し、割込開始時点で
各ラッチ回路506A〜506Dをクリアした直後にI
C検出センサ500A〜500Dの出力がL論理に立下
ると各ラッチ回路506A〜506Dはラッチ出力をL
論理に反転する。図5Eに示す時点T1はこの様子を示
す。
サ504の位置を通過すると割込動作が終了する。この
とき中央演算処理装置507Aは図5Fに示す読込指令
信号REDを発生し、入力ポート507Dを通じて各ラ
ッチ回路506A〜506Dのラッチ出力を読込む。読
込んだ結果がL論理であればICキャリア16にICが
存在しないことが解る。ICキャリア16にICが存在
する場合は時点T2以後に示すように、ラッチ回路50
0Aのラッチ出力はH論理に保持された状態に維持され
るから制御器507は例えばこの例では時点T2以後に
おいてラッチ回路506Aに関してH論理を読込む。従
ってこのH論理を読込むことにより中央演算処理装置5
07AはICの存在を検知し、例えば表示器508にI
Cの存在を表わす表示を行なう。表示器508は各ラッ
チ回路506A〜506Dのそれぞれに関して別々に表
示することができる。また反射マーク503Aの個数を
計数することにより、テストトレイTST上のICキャ
リア16の位置を特定して表示することもできる。
はICキャリア16に形成した孔16A以外でも透過光
を検出する。つまり、ICキャリア16には孔16A以
外にスリット16Bと、各ICキャリア16の相互間に
間隙16Cが存在する。従ってこれらスリット16B及
び間隙16Cで図5Bに示すように雑音信号N1,N
2,N3,N4,N5が発生したとすると、図5に示す
例では雑音信号N1とN5はラッチ回路506AがH論
理をラッチしている状態で発生した状態を示している。
従って、この状態では雑音信号N1とN5によってラッ
チ回路506Aのラッチ内容をL論理に書き替えてしま
うが、この誤まったデータは次に反射マーク503Aが
到来した時点で各ラッチ回路がクリアされることにより
除去される。従って雑音信号N1〜N5が存在しても誤
まったデータを読込むことはない。
506A〜506DがL論理をラッチしている状態を正
常として説明した。この論理はアンローダ部400から
ローダ部300に送られる空になっているはずのテスト
トレイTSTにICが存在するか否かを検出する場合に
用いられる。これに対し、ラッチ回路506A〜506
DにH論理をラッチしている状態を正常と制御器507
に判定させることもできる。この論理はローダ部300
でICを搭載した後、アンローダ部400に排出される
までの間にICがテストトレイTSTから落下したか否
かを検出する場合に用いることができる。従って図4で
説明したIC検出方法はICが存在する場合、ICが無
くなっている場合の何れの検出も可能である。尚、上述
ではICキャリア16の配列線の中央(孔16Aの位
置)を検出するタイミングマークとして反射マーク50
3Aと非反転マーク503Bを用いた場合を説明した
が、反射マーク503A及び非反射マーク503Bの代
りに、方形フレーム12にスリット(貫通孔)を形成
し、このスリットによってICキャリア16に形成した
孔16Aの位置を特定するように構成することもでき
る。
す。この例ではタイミングマークを反射マーク503A
に代えて各ICキャリア16に設けられている位置決用
ピン挿入孔22を用いた場合を示す。図6に示す実施例
ではテストトレイTSTの進行方向と直交する方向で最
も離れた位置にある位置決用ピン挿入孔22を2個選定
してタイミング検出用とした場合を示す。504Aと5
04Bはタイミング検出センサ、500A〜500Dは
IC検出センサを示す。
す。図の例では4列のICキャリア列を検出する構成を
示すが、各列の構成は全て同じであるため1列目の構成
と動作についてだけ説明することにする。各検出列で必
要とする構成はタイミング検出センサ504A,504
Bと、このタイミング検出センサ504Aと504Bが
出力する信号を取り出すノアゲートNORと、IC検出
センサ500Aの検出信号を取り出すアンドゲートAN
Dと、タイミング検出センサ504Aと504Bが位置
決用ピン挿入孔22を検出している状態でIC検出セン
サ500Aが孔16Aの透過光を検出したことをL論理
信号として記憶し、ICが存在した場合にH論理信号を
記憶して出力する第1フリップフロップFF1と、この
第1フリップフロップFF1が1度でもICの存在を検
出し一度でもH論理を出力すると、そのH論理を取り込
んでテストトレイTSTが通り過ぎるまでその状態を維
持する第2フリップフロップFF2とによって構成され
る。
タイミング検出センサ504Aと504Bが共に位置決
用ピン挿入孔22を検出する毎にH論理となるタイミン
グ信号QAを出力する。このタイミング信号QAの立上
りのタイミングで第1フリップフロップFF1はH論理
を読込む。IC検出センサ500AはICキャリア16
にICが存在しなければ孔16Aの透過光を検出し、孔
16Aが通過するまでの間L論理に立下る図8Bに示す
信号QBを出力する。第1フリップフロップFF1は信
号QBの立下りのタイミングでクリア(リセット)さ
れ、L論理を記憶し出力する。第1フリップフロップF
F1の出力信号Q1を図8Cに示す。出力信号Q1はタ
イミング信号QAの立上りのタイミングT1でH論理に
立上り、信号QBの立下りでL論理に戻る。
で第2フリップフロップFF2が第1フリップフロップ
FF1の出力の状態を読み込む。第1フリップフロップ
FF1の出力がL論理であれば第2フリップフロップF
F2はいつまでもL論理の状態を維持する。図7に示す
例では2個目のICキャリア16にICが存在する場合
を示す。従って2個目のタイミング信号QAがH論理に
立上がっている期間でアンドゲートANDはH論理を出
力し続ける。よってタイミング信号QAの立下りのタイ
ミングT3で第2フリップフロップFF2は第1フリッ
プフロップFF1が出力するH論理を読み込む(図8
E)。
信号をオアゲートOR1を通じて入力端子Dに帰還して
いるから、一度H論理を読み込むと第1フリップフロッ
プFF1の出力が変化しても図8Dに示すリセット信号
RETがL論理に立下るタイミングT4までH論理を出
力し続ける。各ICキャリア列に対応して設けたIC検
出回路を構成する第2フリップフロップFF2の出力を
オアゲートOR2で論理和をとり、出力端子TOに出力
することにより出力端子TOには図8Eに示す出力信号
OUTを出力する。
より、テストトレイTST上にICが取り残されている
ことが解る。従って例えば制御器(特に図示していな
い)に入力することにより、警報を出し、またハンドラ
の動きを停止させる等の制御を実行させることができ
る。尚、図7の実施例では空のテストトレイTST上に
ICが取り残されていることを検出する場合に適用した
例を説明したが、ICキャリア16内にICが存在しな
い場合に第1フリップフロップFF1にH論理を記憶さ
せ、ICが存在する場合にL論理を記憶させるように構
成し、H論理の記憶をタイミング信号QAの立下りのタ
イミングで第2フリップフロップFF2に記憶させるよ
うに構成すれば、ローダ部300で積み込んだICが、
アンローダ部400に搬出されるまでの間にテストトレ
イTSTから落下したことを検出する場合にも利用する
ことができる。
1の発明によれば、空になったはずのテストトレイTS
TにICが取り残されていることを検出する構成を付加
したから、ローダ部300において、取り残されたIC
の上に、新たにICを積み重ねて積み込んでしまう誤動
作が起きることを阻止することができる。よってICが
例えば恒温槽101の内部でこぼれ落ちて搬送装置を破
損させてしまうような事故が起きることを阻止すること
ができる。また、重ねて搭載したICがこぼれ落ちるこ
となくアンローダ部400に搬出された場合、下側のI
Cの試験結果に従って、上側のICが分類されてしま
い、誤った分類をしてしまう不都合も解消することがで
きる。
テスト部におけるテスト中及びテスト部からアンローダ
部400にテストトレイが搬送される間にICがテスト
トレイTSTからこぼれ落ちたとしても、その状態を検
出することができる。よって、ICが存在しないテスト
トレイTST上のICキャリアから、記憶部に記憶した
試験結果に従ってICを仮想的に分類してしまう誤動作
を防止することができ、誤った分類をしてしまうおそれ
を除去することができる。
ローダ部300からテスト部にテストトレイを搬送され
る間にICが落下する事故或いはローダ部300でIC
の積込みを失敗した場合等が発生し、テスト部に運ばれ
たテストトレイTSTに空のICキャリアが存在して
も、その部分ではテストを中止させることができる。こ
の結果、無駄な時間を掛けることを防止できる利点が得
られ、信頼性の高いIC試験装置を提供することができ
る。
ICの存在を検出するIC検出センサをハンドラの各所
に配置することにより、ローダ部に送られるテストトレ
イTSTにICが残されていること以外に、恒温槽の内
部でICがテストトレイから落下したことを検出するこ
ともでき、ハンドラの信頼性を高めることができる。ま
た、請求項7乃至10で提案したようにタイミングマー
クによってICキャリアにICが存在するか否かを検出
する構成としたことによって、テストトレイ上のICの
存否を確実に検出することができる実益が得られる。
図。
図。
るためのブロック図。
めの波形図。
するための平面図。
路の一実施例を説明するための接続図。
を説明するための分解斜視図。
細構造を説明するための斜視図。
Claims (10)
- 【請求項1】 ローダ部において被試験ICを汎用トレ
イからテストトレイに積み換え、テスト部においてIC
を試験し、試験終了後はアンローダ部でテストトレイか
ら汎用トレイに試験済ICを積み換え、空のテストトレ
イをアンローダ部からローダ部に送り込んで被試験IC
をテストトレイに積み込むことを繰返すIC試験装置に
おいて、 アンローダ部とローダ部との間にテストトレイ上にIC
が存在するか否かを監視するIC検出センサを設け、ロ
ーダ部に送り込むテストトレイ上にICが取り残されて
いる状態を検出できるように構成したことを特徴とする
IC試験装置。 - 【請求項2】 ローダ部において被試験ICを汎用トレ
イからテストトレイに積み換え、テスト部においてIC
を試験し、試験終了後はアンローダ部でテストトレイか
ら汎用トレイに試験済ICを積み換え、空のテストトレ
イをアンローダ部からローダ部に送り込んで被試験IC
をテストトレイに積み込むことを繰返すIC試験装置に
おいて、 上記テスト部と上記アンローダ部との間のテストトレイ
搬送路上にテストトレイ上のICの有無を検出するIC
検出センサを設け、上記テスト部から上記アンローダ部
に向かって搬送されるテストトレイに、空のIC収納部
が存在するか否かを検出することを特徴とするIC試験
装置。 - 【請求項3】 ローダ部において被試験ICを汎用トレ
イからテストトレイに積み換え、テスト部においてIC
を試験し、試験終了後はアンローダ部でテストトレイか
ら汎用トレイに試験済ICを積み換え、空のテストトレ
イをアンローダ部からローダ部に送り込んで被試験IC
をテストトレイに積み込むことを繰返すIC試験装置に
おいて、 上記ローダ部とテスト部との間のテストトレイ搬送路上
にテストトレイ上のICの有無を検出するIC検出セン
サを設け、上記ローダ部から上記テスト部に向かって搬
送されるテストトレイに、空のIC収納部が存在するか
否かを検出することを特徴とするIC試験装置。 - 【請求項4】 請求項1記載のIC試験装置に請求項2
記載のIC検出センサを付加したことを特徴とするIC
試験装置。 - 【請求項5】 請求項1記載のIC試験装置に請求項3
記載のIC検出センサを付加したことを特徴とするIC
試験装置。 - 【請求項6】 請求項1記載のIC試験装置に請求項2
及び3記載のIC検出センサを付加したことを特徴とす
るIC試験装置。 - 【請求項7】 請求項1乃至6記載のIC試験装置の何
れかにおいてIC検出センサはテストトレイの移動方向
と直交する向にテストトレイ上のIC収納部の配列個数
分だけ設け、更にその配列線上にタイミング検出センサ
を設け、このタイミング検出センサにより、テストトレ
イに設けたタイミングマークにより上記IC収納部の配
列線上の位置を検出し、上記タイミングマークに同期し
て上記IC検出センサの状態を読み込んでICの有無を
判定するように構成したことを特徴とするIC試験装
置。 - 【請求項8】 請求項7記載のIC試験装置において、
上記タイミングマークは上記テストトレイの進行方向と
平行するフレームに設けた光の反射マークとしたことを
特徴とするIC試験装置。 - 【請求項9】 請求項7記載のIC試験装置において、
上記タイミングマークは上記テストトレイの進行方向と
平行するフレームに設けた光を透過させるスリットによ
って構成したことを特徴とするIC試験装置。 - 【請求項10】 請求項7記載のIC試験装置におい
て、上記タイミングマークは上記テストトレイに装着し
たICキャリアに形成される位置決用ピン挿入孔を利用
したことを特徴としたIC試験装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32415196A JP3417528B2 (ja) | 1996-04-05 | 1996-12-04 | Ic試験装置 |
TW086104316A TW365596B (en) | 1996-04-05 | 1997-04-03 | Semiconductor test device |
SG1997001051A SG60052A1 (en) | 1996-04-05 | 1997-04-04 | Semiconductor device testing apparatus |
US08/832,774 US6111246A (en) | 1996-04-05 | 1997-04-04 | Semiconductor device testing apparatus having presence or absence detectors issuing an alarm when an error occurs |
DE19713986A DE19713986B4 (de) | 1996-04-05 | 1997-04-04 | Halbleiterbauelement-Testgerät |
KR1019970012460A KR100355422B1 (ko) | 1996-04-05 | 1997-04-04 | 반도체디바이스시험장치 |
CN97111661A CN1115721C (zh) | 1996-04-05 | 1997-04-05 | 半导体器件测试装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8343096 | 1996-04-05 | ||
JP8-83430 | 1996-04-05 | ||
JP32415196A JP3417528B2 (ja) | 1996-04-05 | 1996-12-04 | Ic試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09325173A JPH09325173A (ja) | 1997-12-16 |
JP3417528B2 true JP3417528B2 (ja) | 2003-06-16 |
Family
ID=26424453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32415196A Expired - Fee Related JP3417528B2 (ja) | 1996-04-05 | 1996-12-04 | Ic試験装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6111246A (ja) |
JP (1) | JP3417528B2 (ja) |
KR (1) | KR100355422B1 (ja) |
CN (1) | CN1115721C (ja) |
DE (1) | DE19713986B4 (ja) |
SG (1) | SG60052A1 (ja) |
TW (1) | TW365596B (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG90713A1 (en) | 1995-07-28 | 2002-08-20 | Advantest Corp | Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus |
JP3805888B2 (ja) * | 1998-03-20 | 2006-08-09 | 株式会社アドバンテスト | Ic試験装置 |
US6483102B1 (en) * | 2000-07-18 | 2002-11-19 | Advanced Micro Devices, Inc. | Method and apparatus for inspection of misplaced integrated circuits in a tray stack |
US6563301B2 (en) * | 2001-04-30 | 2003-05-13 | Nokia Mobile Phones Ltd. | Advanced production test method and apparatus for testing electronic devices |
US6485991B1 (en) | 2001-05-24 | 2002-11-26 | Advanced Micro Devices, Inc. | System and method for output track unit detection and safe storage tube removal |
SG101510A1 (en) * | 2001-11-08 | 2004-01-30 | Ultratera Corp | Reflecting sheet for use in integrated circuit test machine |
JP3835271B2 (ja) * | 2001-12-04 | 2006-10-18 | セイコーエプソン株式会社 | 部品検出方法、部品検出装置、icハンドラ及びic検査装置 |
WO2003091740A1 (fr) | 2002-04-25 | 2003-11-06 | Advantest Corporation | Appareil d'essai de composants electroniques |
WO2003091741A1 (fr) * | 2002-04-25 | 2003-11-06 | Advantest Corporation | Appareil d'essai de composants electroniques |
US7919974B2 (en) * | 2004-07-23 | 2011-04-05 | Advantest Corporation | Electronic device test apparatus and method of configuring electronic device test apparatus |
CN100370260C (zh) * | 2004-08-19 | 2008-02-20 | 思达科技股份有限公司 | 多晶粒针测装置 |
KR100610778B1 (ko) * | 2004-12-03 | 2006-08-09 | 미래산업 주식회사 | 반도체 소자 테스트 핸들러용 캐리어 모듈 |
KR100560729B1 (ko) * | 2005-03-22 | 2006-03-14 | 미래산업 주식회사 | 반도체 소자 테스트용 핸들러 |
US7362090B2 (en) * | 2005-03-30 | 2008-04-22 | Intel Corporation | Automated tray transfer device for prevention of mixing post and pre-test dies, and method of using same |
CN1891591B (zh) * | 2005-07-06 | 2011-05-04 | 上海华虹Nec电子有限公司 | 一种机械手自动硅片取放***及方法 |
WO2009104267A1 (ja) * | 2008-02-21 | 2009-08-27 | 株式会社アドバンテスト | 電子部品の移載方法およびそれを実行するための制御プログラム |
KR100946334B1 (ko) * | 2008-03-25 | 2010-03-09 | 세크론 주식회사 | 테스트 트레이, 트레이 식별 장치 및 이를 포함하는 테스트핸들러 |
KR100955495B1 (ko) * | 2008-10-08 | 2010-04-30 | 미래산업 주식회사 | 테스트 핸들러 |
CN101799483B (zh) * | 2010-04-13 | 2012-03-21 | 北京盈和工控技术有限公司 | 测试机收纳装置 |
KR101515168B1 (ko) * | 2010-04-30 | 2015-04-27 | (주)테크윙 | 테스트핸들러용 개방장치 |
KR101499574B1 (ko) * | 2010-06-15 | 2015-03-10 | (주)테크윙 | 모듈아이씨 핸들러 및 모듈아이씨 핸들러에서의 로딩방법 |
KR102026357B1 (ko) * | 2013-04-17 | 2019-11-04 | (주)테크윙 | 반도체소자 테스트용 핸들러 |
KR101999623B1 (ko) * | 2013-05-10 | 2019-07-16 | (주)테크윙 | 반도체소자 테스트용 핸들러의 트레이 적재장치 |
KR102043633B1 (ko) * | 2014-01-21 | 2019-11-13 | (주)테크윙 | 반도체소자 테스트용 핸들러 |
TWI567409B (zh) * | 2015-01-06 | 2017-01-21 | All Ring Tech Co Ltd | Blanking detection method and device |
TW201632915A (zh) * | 2015-03-11 | 2016-09-16 | All Ring Tech Co Ltd | 電子元件檢測方法及裝置 |
TWI551873B (zh) * | 2015-03-13 | 2016-10-01 | Hon Tech Inc | Electronic components operating equipment |
WO2018039523A1 (en) * | 2016-08-26 | 2018-03-01 | Delta Design, Inc. | Offline vision assist method and apparatus for integrated circuit device vision alignment |
KR101880950B1 (ko) * | 2016-09-02 | 2018-07-23 | 허경삼 | 트레이 내 반도체 칩을 점검하기 위한 장치, 이를 위한 방법 및 이 방법을 수행하는 응용 프로그램이 기록된 컴퓨터 판독 가능한 기록매체 |
EP3580658A4 (en) * | 2017-02-10 | 2020-12-30 | Optofidelity OY | PROCEDURE, ONE-PIECE TEST EQUIPMENT, AND COMPUTER PROGRAM PRODUCT |
JP2020012748A (ja) * | 2018-07-19 | 2020-01-23 | セイコーエプソン株式会社 | 電子部品搬送装置および電子部品検査装置 |
CN108828383A (zh) * | 2018-08-13 | 2018-11-16 | 深圳市亚派光电器件有限公司 | 光电元件测试***及方法 |
JP7245639B2 (ja) | 2018-12-14 | 2023-03-24 | 株式会社アドバンテスト | センサ試験装置 |
DE102019004463A1 (de) * | 2019-06-25 | 2020-12-31 | Yamaichi Electronics Deutschland Gmbh | Testkontaktor |
JP7453891B2 (ja) * | 2020-10-06 | 2024-03-21 | 日本航空電子工業株式会社 | 電気部品検査器具 |
KR20230030767A (ko) * | 2021-08-26 | 2023-03-07 | (주)테크윙 | 전자부품 테스터용 핸들러 및 전자부품 테스트용 핸들러에서의 전자부품 촬영방법 |
KR102632531B1 (ko) * | 2023-10-12 | 2024-01-31 | 김성준 | 핸들러 시스템에서 검사대상인 반도체 소자의 온도 변화를 감지하는 서비스 제공 장치, 방법 및 프로그램 |
CN117388660B (zh) * | 2023-10-23 | 2024-06-28 | 江苏盟星智能科技有限公司 | 一种可残次品标记的多工位检测装置 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA660104A (en) * | 1963-03-26 | W. Clukey Rodney | Testing and sorting apparatus | |
US3655041A (en) * | 1970-04-23 | 1972-04-11 | Integrated Mechanical Systems | Electronic component handler and tester |
US3896935A (en) * | 1973-11-26 | 1975-07-29 | Ramsey Eng Co | Integrated circuit handler |
US4170290A (en) * | 1977-02-28 | 1979-10-09 | Motorola, Inc. | Lift and feed mechanism for high speed integrated circuit handler |
JPS6035279A (ja) * | 1983-08-08 | 1985-02-23 | Hitachi Ltd | 位置検出装置 |
DE3340182A1 (de) * | 1983-11-07 | 1985-05-15 | Hans Heinrich 8000 München Willberg | Vorrichtung zum weiterleiten von bauteilen, insbesondere von integrierten chips, von einem eingangsmagazin zu einem ausgangsmagazin |
DE3340183A1 (de) * | 1983-11-07 | 1985-05-15 | Ekkehard Ing.(Grad.) 8011 Zorneding Ueberreiter | Vorrichtung zum weiterleiten von bauteilen, insbesondere von integrierten chips, von einem eingangsmagazin zu einem ausgangsmagazin |
US4691831A (en) * | 1984-06-25 | 1987-09-08 | Takeda Riken Co., Ltd. | IC test equipment |
JPS61290373A (ja) * | 1985-06-19 | 1986-12-20 | Hitachi Hokkai Semiconductor Ltd | エ−ジング方法及び装置 |
JPS6221533A (ja) * | 1985-07-22 | 1987-01-29 | 東罐興業株式会社 | 包装箱の製造方法および製造装置 |
JPS6292645A (ja) * | 1985-10-18 | 1987-04-28 | Iwatsu Electric Co Ltd | 電話機回路 |
US4776747A (en) * | 1986-01-03 | 1988-10-11 | Motorola Inc. | High speed integrated circuit handler |
US4869636A (en) * | 1987-06-24 | 1989-09-26 | Reid-Ashman Manufacturing, Inc. | Handler for IC packages |
US4926118A (en) * | 1988-02-22 | 1990-05-15 | Sym-Tek Systems, Inc. | Test station |
DE3912589A1 (de) * | 1989-04-17 | 1990-10-25 | Ekkehard Ueberreiter | Einrichtung zum testen von elektronischen bauelementen mit einer ladestation, einer teststation und eine entladestation fuer die bauelemente |
JPH0339665A (ja) * | 1989-07-05 | 1991-02-20 | Nec Corp | Icのハンドリング装置 |
JPH03138956A (ja) * | 1989-10-23 | 1991-06-13 | Nec Corp | ハンドラ |
JPH03141657A (ja) * | 1989-10-26 | 1991-06-17 | Tokyo Electron Ltd | 検査装置 |
JP2710703B2 (ja) * | 1991-05-21 | 1998-02-10 | 三菱電機株式会社 | 半導体製品の成形・仕分け収納方法およびその収納装置 |
US5307011A (en) * | 1991-12-04 | 1994-04-26 | Advantest Corporation | Loader and unloader for test handler |
US5313156A (en) * | 1991-12-04 | 1994-05-17 | Advantest Corporation | Apparatus for automatic handling |
JPH05256897A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | Icテストシステム |
JPH0658986A (ja) * | 1992-08-07 | 1994-03-04 | Fujitsu Miyagi Electron:Kk | 半導体試験装置 |
JP3095542B2 (ja) * | 1992-09-11 | 2000-10-03 | 株式会社東芝 | ポリシラン配向膜の製造方法 |
US5319353A (en) * | 1992-10-14 | 1994-06-07 | Advantest Corporation | Alarm display system for automatic test handler |
DE4338445A1 (de) * | 1993-11-10 | 1995-05-11 | Heraeus Voetsch Gmbh | Verfahren und Vorrichtung zum Temperieren und Prüfen von elektronischen, elektromechanischen und mechanischen Baugruppen |
TW287235B (ja) * | 1994-06-30 | 1996-10-01 | Zenshin Test Co | |
JPH0815373A (ja) * | 1994-06-30 | 1996-01-19 | Advantest Corp | Icハンドラ用デバイス搬送装置 |
KR100206644B1 (ko) * | 1994-09-22 | 1999-07-01 | 오우라 히로시 | 반도체 디바이스의 자동검사장치 및 방법 |
JP3134738B2 (ja) * | 1995-09-28 | 2001-02-13 | 安藤電気株式会社 | ハンドリングシステム |
-
1996
- 1996-12-04 JP JP32415196A patent/JP3417528B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-03 TW TW086104316A patent/TW365596B/zh not_active IP Right Cessation
- 1997-04-04 KR KR1019970012460A patent/KR100355422B1/ko not_active IP Right Cessation
- 1997-04-04 SG SG1997001051A patent/SG60052A1/en unknown
- 1997-04-04 DE DE19713986A patent/DE19713986B4/de not_active Expired - Fee Related
- 1997-04-04 US US08/832,774 patent/US6111246A/en not_active Expired - Lifetime
- 1997-04-05 CN CN97111661A patent/CN1115721C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE19713986A1 (de) | 1997-11-13 |
KR100355422B1 (ko) | 2002-11-18 |
CN1169028A (zh) | 1997-12-31 |
DE19713986B4 (de) | 2005-06-16 |
KR19980063277A (ko) | 1998-10-07 |
US6111246A (en) | 2000-08-29 |
TW365596B (en) | 1999-08-01 |
JPH09325173A (ja) | 1997-12-16 |
CN1115721C (zh) | 2003-07-23 |
SG60052A1 (en) | 1999-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3417528B2 (ja) | Ic試験装置 | |
US6066822A (en) | Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus | |
US5208529A (en) | Electric device contact assembly | |
KR100258426B1 (ko) | 반도체 디바이스 시험장치 | |
US5865319A (en) | Automatic test handler system for IC tester | |
US7595631B2 (en) | Wafer level assemble chip multi-site testing solution | |
KR100287980B1 (ko) | Ic시험장치 | |
WO1997005495A1 (fr) | Testeur de dispositif a semi-conducteurs | |
US20030020506A1 (en) | Testing device for printed circuit boards | |
US20080252317A1 (en) | Apparatus for testing system-in-package devices | |
JP2007024907A (ja) | Ic試験システム | |
US20020079468A1 (en) | Autohandler and method for controlling the same | |
JP2940858B2 (ja) | Ic試験装置 | |
KR100295703B1 (ko) | 반도체디바이스시험장치및복수의반도체디바이스시험장치를구비한반도체디바이스시험시스템 | |
JPH0566734B2 (ja) | ||
KR19980071417A (ko) | 반도체 디바이스 시험장치 | |
KR20100074247A (ko) | 반송장치 및 전자부품 핸들링 장치 | |
US20080252321A1 (en) | Apparatus for testing micro SD devices | |
US7518356B2 (en) | Apparatus for testing system-in-package devices | |
JPH1082828A (ja) | 半導体デバイス試験装置 | |
WO2008032396A1 (fr) | Plateau d'essai et dispositif d'essai de composant électronique ainsi équipé | |
US4566594A (en) | Component verifier | |
JPH0480672A (ja) | 記憶装置を有するicのキャリアボード | |
JPH02281159A (ja) | 半導体検査装置 | |
JPH1194902A (ja) | Ic試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030304 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |