JPH05252752A - パルス幅変調制御電流形電力変換装置の制御方法 - Google Patents
パルス幅変調制御電流形電力変換装置の制御方法Info
- Publication number
- JPH05252752A JPH05252752A JP4047381A JP4738192A JPH05252752A JP H05252752 A JPH05252752 A JP H05252752A JP 4047381 A JP4047381 A JP 4047381A JP 4738192 A JP4738192 A JP 4738192A JP H05252752 A JPH05252752 A JP H05252752A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current
- pulse width
- width modulation
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】電力変換装置を構成している半導体スイッチ素
子の動作頻度を減少させてそのスイッチング損失を低減
させ、装置の大形化を抑制する。 【構成】第１相と第２相のＰＷＭ制御結果から残余相の
ＰＷＭ制御パターンは自動的に定まり、搬送波周波数に
比例した回数の電流零期間を生じるべく残余相ブリッジ
回路上側スイッチ素子の動作回数が多くなる。そこで電
流零期間の幅が所定値よりも小さければ残余相では電流
零期間でも電流を通流させ、この通流電流に対応した電
流を第１相と第２相とが分担して通流し、残余相ブリッ
ジ回路上側スイッチ素子の動作回数を減少させる。又は
前記残余相で電流通流期間を挟んで現れる電流零期間を
その前か後の電流零期間に合体するべく移動させ、これ
に対応して第１相又は第２相の電流通流時期を移動させ
て残余相ブリッジ回路の上側スイッチ素子の動作回数を
減少させる。
子の動作頻度を減少させてそのスイッチング損失を低減
させ、装置の大形化を抑制する。 【構成】第１相と第２相のＰＷＭ制御結果から残余相の
ＰＷＭ制御パターンは自動的に定まり、搬送波周波数に
比例した回数の電流零期間を生じるべく残余相ブリッジ
回路上側スイッチ素子の動作回数が多くなる。そこで電
流零期間の幅が所定値よりも小さければ残余相では電流
零期間でも電流を通流させ、この通流電流に対応した電
流を第１相と第２相とが分担して通流し、残余相ブリッ
ジ回路上側スイッチ素子の動作回数を減少させる。又は
前記残余相で電流通流期間を挟んで現れる電流零期間を
その前か後の電流零期間に合体するべく移動させ、これ
に対応して第１相又は第２相の電流通流時期を移動させ
て残余相ブリッジ回路の上側スイッチ素子の動作回数を
減少させる。
Description
【０００１】
【産業上の利用分野】この発明は、パルス幅変調制御に
より３相交流と直流との電力変換を行うパルス幅変調制
御電流形電力変換装置の制御方法に関する。
より３相交流と直流との電力変換を行うパルス幅変調制
御電流形電力変換装置の制御方法に関する。
【０００２】
【従来の技術】図５は電流形電力変換装置の基本的な主
回路の構成を示した主回路接続図である。この図５で
は、６個の半導体スイッチ素子としてのトランジスタ４
Ｕ，４Ｖ，４Ｗ，４Ｘ，４Ｙ，及び４Ｚのそれぞれにダ
イオードを直列接続し、このトランジスタとダイオード
との直列接続回路を３相ブリッジ接続して、３相電力変
換装置としての３相整流器４を構成している。この３相
整流器４へは交流電源１が出力する３相交流電力を交流
リアクトル２とコンデンサ３とを介して与えている。こ
の３相整流器４は入力した交流電力を直流電力に変換
し、この直流電力を直流リアクトル５を介して負荷６へ
供給するのであるが、３相整流器４をパルス幅変調制御
による電力変換を行わせれば、制御精度の向上や高調波
電流の抑制などの効果が期待出来る。
回路の構成を示した主回路接続図である。この図５で
は、６個の半導体スイッチ素子としてのトランジスタ４
Ｕ，４Ｖ，４Ｗ，４Ｘ，４Ｙ，及び４Ｚのそれぞれにダ
イオードを直列接続し、このトランジスタとダイオード
との直列接続回路を３相ブリッジ接続して、３相電力変
換装置としての３相整流器４を構成している。この３相
整流器４へは交流電源１が出力する３相交流電力を交流
リアクトル２とコンデンサ３とを介して与えている。こ
の３相整流器４は入力した交流電力を直流電力に変換
し、この直流電力を直流リアクトル５を介して負荷６へ
供給するのであるが、３相整流器４をパルス幅変調制御
による電力変換を行わせれば、制御精度の向上や高調波
電流の抑制などの効果が期待出来る。
【０００３】図６は３相交流をパルス幅変調制御する際
の各相毎のパルス幅変調電流パターンの決定方法を示し
たタイムチャートであって、図６(A) はＲ相正弦波とそ
の搬送波及びＴ相正弦波とその搬送波の変化、図６(B)
はＲ相パルス幅変調電流（以下ではＰＷＭ電流と略記す
る）の変化、図６(C) はＳ相ＰＷＭ電流の変化、図６
(D) はＴ相ＰＷＭ電流の変化、図６(E) はトランジスタ
４Ｕの動作パターン、図６(F) はトランジスタ４Ｖの動
作パターン、図６(G) はトランジスタ４Ｗの動作パター
ン、図６(H) はトランジスタ４Ｘの動作パターン、図６
(J) はトランジスタ４Ｙの動作パターン、図６(K) はト
ランジスタ４Ｚの動作パターンをそれぞれが表している
が、図示している期間は位相角が零からπ/3までの1/6
周期についてである。
の各相毎のパルス幅変調電流パターンの決定方法を示し
たタイムチャートであって、図６(A) はＲ相正弦波とそ
の搬送波及びＴ相正弦波とその搬送波の変化、図６(B)
はＲ相パルス幅変調電流（以下ではＰＷＭ電流と略記す
る）の変化、図６(C) はＳ相ＰＷＭ電流の変化、図６
(D) はＴ相ＰＷＭ電流の変化、図６(E) はトランジスタ
４Ｕの動作パターン、図６(F) はトランジスタ４Ｖの動
作パターン、図６(G) はトランジスタ４Ｗの動作パター
ン、図６(H) はトランジスタ４Ｘの動作パターン、図６
(J) はトランジスタ４Ｙの動作パターン、図６(K) はト
ランジスタ４Ｚの動作パターンをそれぞれが表している
が、図示している期間は位相角が零からπ/3までの1/6
周期についてである。
【０００４】パルス幅変調電流パターンの決定方法は、
先ず第１相としてのＲ相のＰＷＭ電流の位相角と、第２
相としてのＴ相のＰＷＭ電流の位相角とを別個に求める
のであるが、Ｒ相については図６(A) に実線で示してい
るＲ相正弦波信号１１と同じく実線で示している三角波
形の第１搬送波信号１２との大小関係から求められ、そ
の結果としてのＲ相ＰＷＭ電流パターンを図６(B) に図
示している。同様にＴ相については図６(A) に一点鎖線
で示しているＴ相正弦波信号１３と同じく一点鎖線で示
している三角波形の第２搬送波信号１４との大小関係か
ら求められ、その結果としてのＴ相ＰＷＭ電流パターン
を図６(D) に図示している。残余の相としてのＳ相ＰＷ
Ｍ電流パターンは、３相交流入力電流の瞬時値の和は零
となることから、図６(C) に図示したパターンとなる。
先ず第１相としてのＲ相のＰＷＭ電流の位相角と、第２
相としてのＴ相のＰＷＭ電流の位相角とを別個に求める
のであるが、Ｒ相については図６(A) に実線で示してい
るＲ相正弦波信号１１と同じく実線で示している三角波
形の第１搬送波信号１２との大小関係から求められ、そ
の結果としてのＲ相ＰＷＭ電流パターンを図６(B) に図
示している。同様にＴ相については図６(A) に一点鎖線
で示しているＴ相正弦波信号１３と同じく一点鎖線で示
している三角波形の第２搬送波信号１４との大小関係か
ら求められ、その結果としてのＴ相ＰＷＭ電流パターン
を図６(D) に図示している。残余の相としてのＳ相ＰＷ
Ｍ電流パターンは、３相交流入力電流の瞬時値の和は零
となることから、図６(C) に図示したパターンとなる。
【０００５】これら図６(B) 、図６(C) 及び図６(D) に
示している各相のＰＷＭ電流パターンを得るために、３
相整流器４を構成している６個のトランジスタがどのよ
うな動作をするかを表したのが図６(E) から図６(K) ま
での各トランジスタの動作パターンであるが、位相角が
零からπ/3までの期間ではブリッジ回路を構成している
上側のトランジスタ、即ちトランジスタ４Ｕとトランジ
スタ４Ｖ及びトランジスタ４Ｗはオン・オフ動作を繰り
返し、下側トランジスタのうちのトランジスタ４Ｙはオ
ン状態を維持し、トランジスタ４Ｘとトランジスタ４Ｚ
とはオフ状態を維持している。
示している各相のＰＷＭ電流パターンを得るために、３
相整流器４を構成している６個のトランジスタがどのよ
うな動作をするかを表したのが図６(E) から図６(K) ま
での各トランジスタの動作パターンであるが、位相角が
零からπ/3までの期間ではブリッジ回路を構成している
上側のトランジスタ、即ちトランジスタ４Ｕとトランジ
スタ４Ｖ及びトランジスタ４Ｗはオン・オフ動作を繰り
返し、下側トランジスタのうちのトランジスタ４Ｙはオ
ン状態を維持し、トランジスタ４Ｘとトランジスタ４Ｚ
とはオフ状態を維持している。
【０００６】
【発明が解決しようとする課題】図６に図示のタイムチ
ャートから明らかなように、電力変換装置をパルス幅変
調制御する場合はこの電力変換装置を構成している半導
体スイッチ素子のオン・オフ動作は頻繁である。ところ
で、正弦波信号の周波数に対する搬送波信号の周波数の
比率を高くすれば電力変換装置の制御精度が向上し、高
調波電流も減少するが、半導体スイッチ素子の性能も向
上してそのスイッチング周波数を高くすることも可能に
なってきた。よって近年は搬送波信号の周波数をより高
く、従って半導体スイッチ素子のオン・オフ動作頻度も
高くなってきている。その結果半導体スイッチ素子がオ
ン・オフ動作する際に発生する電力損失、即ちスイッチ
ング損失も増加しており、この損失増加に対応してパル
ス幅変調制御電流形電力変換装置を大形にしなければな
らない不具合を生じている。
ャートから明らかなように、電力変換装置をパルス幅変
調制御する場合はこの電力変換装置を構成している半導
体スイッチ素子のオン・オフ動作は頻繁である。ところ
で、正弦波信号の周波数に対する搬送波信号の周波数の
比率を高くすれば電力変換装置の制御精度が向上し、高
調波電流も減少するが、半導体スイッチ素子の性能も向
上してそのスイッチング周波数を高くすることも可能に
なってきた。よって近年は搬送波信号の周波数をより高
く、従って半導体スイッチ素子のオン・オフ動作頻度も
高くなってきている。その結果半導体スイッチ素子がオ
ン・オフ動作する際に発生する電力損失、即ちスイッチ
ング損失も増加しており、この損失増加に対応してパル
ス幅変調制御電流形電力変換装置を大形にしなければな
らない不具合を生じている。
【０００７】そこでこの発明の目的は、パルス幅変調制
御電流形電力変換装置を構成している半導体スイッチ素
子の動作頻度を減少させることでそのスイッチング損失
を低減させ、且つ装置が大形化するのを抑制しようとす
るものである。
御電流形電力変換装置を構成している半導体スイッチ素
子の動作頻度を減少させることでそのスイッチング損失
を低減させ、且つ装置が大形化するのを抑制しようとす
るものである。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めにこの発明のパルス幅変調制御電流形電力変換装置の
制御方法は、ブリッジ接続した半導体スイッチ素子の３
組を並列接続して３相電力変換装置を構成し、３相交流
の第１の相と第２の相はそれぞれが正弦波と搬送波との
大小関係を比較して別個にパルス幅変調電流を通流させ
る位相角を求め、残余の相は前記第１相のパルス幅変調
電流からこれとは逆極性のパルス幅変調電流を通流させ
る位相角、及び前記第２相のパルス幅変調電流からこれ
とは逆極性のパルス幅変調電流を通流させる位相角を求
め、これらの位相角に基づいて３相ブリッジ回路を構成
している前記各半導体スイッチ素子をオン・オフ動作さ
せ、３相交流と直流との電力変換を行うパルス幅変調制
御電流形電力変換装置の制御方法において、前記残余の
相の通流電流が零である期間が所定時間よりも短い場合
は、この電流零期間でも引き続いて電流を通流させ、且
つこれと同じ時期にこの残余相がその電流零期間に通流
させる電流とは逆極性の電流を前記第１相と第２相とが
分担して通流させるオン・オフ動作を前記各半導体スイ
ッチ素子に行わせるものとするが、その方法は前記残余
相に対応するブリッジ接続回路の下側半導体スイッチ素
子は連続したオン動作、この残余相に対応するブリッジ
接続回路の上側半導体スイッチ素子は連続したオフ動
作、前記第１相と第２相に対応するブリッジ接続回路の
下側半導体スイッチ素子は連続したオフ動作、第１相に
対応するブリッジ接続回路の上側半導体スイッチ素子と
第２相に対応するブリッジ接続回路の上側半導体スイッ
チ素子とは交互にオン動作とオフ動作とを切替える動作
をさせるものとする。
めにこの発明のパルス幅変調制御電流形電力変換装置の
制御方法は、ブリッジ接続した半導体スイッチ素子の３
組を並列接続して３相電力変換装置を構成し、３相交流
の第１の相と第２の相はそれぞれが正弦波と搬送波との
大小関係を比較して別個にパルス幅変調電流を通流させ
る位相角を求め、残余の相は前記第１相のパルス幅変調
電流からこれとは逆極性のパルス幅変調電流を通流させ
る位相角、及び前記第２相のパルス幅変調電流からこれ
とは逆極性のパルス幅変調電流を通流させる位相角を求
め、これらの位相角に基づいて３相ブリッジ回路を構成
している前記各半導体スイッチ素子をオン・オフ動作さ
せ、３相交流と直流との電力変換を行うパルス幅変調制
御電流形電力変換装置の制御方法において、前記残余の
相の通流電流が零である期間が所定時間よりも短い場合
は、この電流零期間でも引き続いて電流を通流させ、且
つこれと同じ時期にこの残余相がその電流零期間に通流
させる電流とは逆極性の電流を前記第１相と第２相とが
分担して通流させるオン・オフ動作を前記各半導体スイ
ッチ素子に行わせるものとするが、その方法は前記残余
相に対応するブリッジ接続回路の下側半導体スイッチ素
子は連続したオン動作、この残余相に対応するブリッジ
接続回路の上側半導体スイッチ素子は連続したオフ動
作、前記第１相と第２相に対応するブリッジ接続回路の
下側半導体スイッチ素子は連続したオフ動作、第１相に
対応するブリッジ接続回路の上側半導体スイッチ素子と
第２相に対応するブリッジ接続回路の上側半導体スイッ
チ素子とは交互にオン動作とオフ動作とを切替える動作
をさせるものとする。
【０００９】或いは前記残余の相で交互に現れる電流通
流期間と電流零期間のうちの任意の電流零期間をその前
又は後ろに存在する電流零期間と合体するように移動さ
せ、この移動に伴って前記第１相又は第２相いずれかの
電流通流期間を３相電流瞬時値の和が零なる条件を満足
する時点へ移動させるオン・オフ動作を前記各半導体ス
イッチ素子に行わせるものとするが、その方法は前記残
余相に対応するブリッジ接続回路の下側半導体スイッチ
素子は連続したオン動作、この残余相に対応するブリッ
ジ接続回路の上側半導体スイッチ素子は任意のオン期間
を前か後ろへ移動させてこの任意のオン期間の前後に存
在するオン期間と合体したオン動作、前記第１相と第２
相とに対応するブリッジ接続回路の下側半導体スイッチ
素子は連続したオフ動作、この第１相と第２相とに対応
するブリッジ接続回路の上側半導体スイッチ素子はそれ
ぞれが前記残余相上側半導体スイッチ素子のオン時点移
動とは逆方向へ３相電流瞬時値の和が零なる条件を満足
する時点まで移動してオン動作させるものとする。
流期間と電流零期間のうちの任意の電流零期間をその前
又は後ろに存在する電流零期間と合体するように移動さ
せ、この移動に伴って前記第１相又は第２相いずれかの
電流通流期間を３相電流瞬時値の和が零なる条件を満足
する時点へ移動させるオン・オフ動作を前記各半導体ス
イッチ素子に行わせるものとするが、その方法は前記残
余相に対応するブリッジ接続回路の下側半導体スイッチ
素子は連続したオン動作、この残余相に対応するブリッ
ジ接続回路の上側半導体スイッチ素子は任意のオン期間
を前か後ろへ移動させてこの任意のオン期間の前後に存
在するオン期間と合体したオン動作、前記第１相と第２
相とに対応するブリッジ接続回路の下側半導体スイッチ
素子は連続したオフ動作、この第１相と第２相とに対応
するブリッジ接続回路の上側半導体スイッチ素子はそれ
ぞれが前記残余相上側半導体スイッチ素子のオン時点移
動とは逆方向へ３相電流瞬時値の和が零なる条件を満足
する時点まで移動してオン動作させるものとする。
【００１０】
【作用】３相交流をパルス幅変調制御する場合、従来の
方法では第１相のパルス幅変調制御と第２相のパルス幅
変調制御の結果から、残余相のパルス幅変調制御パター
ンは自動的に決まってしまう。よって残余相に対応する
ブリッジ接続回路の上側半導体スイッチ素子と下側半導
体スイッチ素子とが同時にオンとなって電流を循環させ
る所謂短絡モードの回数が搬送波周波数に比例して増加
する。この短絡モードの期間が電流零期間であるが、こ
の電流零期間のために前記残余相ブリッジ接続回路の上
側半導体スイッチ素子の動作回数が多くなる。そこで電
流零期間の幅が所定値よりも小さい場合は電流零期間で
あっても前記残余相には引き続いて電流を通流させ、こ
の通流電流に対応した電流を前記第１相又は第２相が分
担して通流させることで、前記残余相ブリッジ接続回路
の上側半導体スイッチ素子の動作回数を減少させようと
するものである。又は前記残余相で電流通流期間を挟ん
で現れる電流零期間をその前か後かに存在する電流零期
間と合体するように移動させるのと同時に、これに対応
して第１相通流電流の通流時期或いは第２相通流電流の
通流時期を移動させることで、前記残余相ブリッジ接続
回路の上側半導体スイッチ素子の動作回数を減少させよ
うとするものである。
方法では第１相のパルス幅変調制御と第２相のパルス幅
変調制御の結果から、残余相のパルス幅変調制御パター
ンは自動的に決まってしまう。よって残余相に対応する
ブリッジ接続回路の上側半導体スイッチ素子と下側半導
体スイッチ素子とが同時にオンとなって電流を循環させ
る所謂短絡モードの回数が搬送波周波数に比例して増加
する。この短絡モードの期間が電流零期間であるが、こ
の電流零期間のために前記残余相ブリッジ接続回路の上
側半導体スイッチ素子の動作回数が多くなる。そこで電
流零期間の幅が所定値よりも小さい場合は電流零期間で
あっても前記残余相には引き続いて電流を通流させ、こ
の通流電流に対応した電流を前記第１相又は第２相が分
担して通流させることで、前記残余相ブリッジ接続回路
の上側半導体スイッチ素子の動作回数を減少させようと
するものである。又は前記残余相で電流通流期間を挟ん
で現れる電流零期間をその前か後かに存在する電流零期
間と合体するように移動させるのと同時に、これに対応
して第１相通流電流の通流時期或いは第２相通流電流の
通流時期を移動させることで、前記残余相ブリッジ接続
回路の上側半導体スイッチ素子の動作回数を減少させよ
うとするものである。
【００１１】
【実施例】図１は本発明の第１実施例の方法を表したタ
イムチャートであって、図１(A)は実線で図示したＲ相
正弦波信号１１と第１搬送波信号１２の変化、及び一点
鎖線で図示したＴ相正弦波信号１３と第２搬送波信号１
４の変化、図１(B) はＲ相ＰＷＭ電流の変化、図１(C)
はＳ相ＰＷＭ電流の変化、図１(D) はＴ相ＰＷＭ電流の
変化をそれぞれが表しており、期間は位相角が零からπ
/3までの1/6 周期について図示している。
イムチャートであって、図１(A)は実線で図示したＲ相
正弦波信号１１と第１搬送波信号１２の変化、及び一点
鎖線で図示したＴ相正弦波信号１３と第２搬送波信号１
４の変化、図１(B) はＲ相ＰＷＭ電流の変化、図１(C)
はＳ相ＰＷＭ電流の変化、図１(D) はＴ相ＰＷＭ電流の
変化をそれぞれが表しており、期間は位相角が零からπ
/3までの1/6 周期について図示している。
【００１２】Ｒ相正弦波信号１１と第１搬送波信号１２
との大小関係の比較及びＴ相正弦波信号１３と第２搬送
波信号１４との大小関係の比較を行う際に、Ｓ相ＰＷＭ
電流パターンには電流零期間が生じる（図６(C) 参照）
のであるが、本発明ではこのＳ相ＰＷＭ電流パターンの
電流零期間が所定値よりも短ければ、その電流零期間で
も図１(C) の斜線部分で図示しているように引き続いて
電流を通流させる。このＳ相ＰＷＭ電流の斜線部分を電
流が通流するのに対応して、Ｒ相ＰＷＭ電流とＴ相ＰＷ
Ｍ電流とでは、図１(B) の斜線部分と図１(D) の斜線部
分に電流を通流させて３相交流入力電流の瞬時値の和が
零の条件を維持する。このようにＳ相ＰＷＭ電流を連続
して通流させて電流零期間の回数を減らし、半導体スイ
ッチ素子の動作回数を低減させる。
との大小関係の比較及びＴ相正弦波信号１３と第２搬送
波信号１４との大小関係の比較を行う際に、Ｓ相ＰＷＭ
電流パターンには電流零期間が生じる（図６(C) 参照）
のであるが、本発明ではこのＳ相ＰＷＭ電流パターンの
電流零期間が所定値よりも短ければ、その電流零期間で
も図１(C) の斜線部分で図示しているように引き続いて
電流を通流させる。このＳ相ＰＷＭ電流の斜線部分を電
流が通流するのに対応して、Ｒ相ＰＷＭ電流とＴ相ＰＷ
Ｍ電流とでは、図１(B) の斜線部分と図１(D) の斜線部
分に電流を通流させて３相交流入力電流の瞬時値の和が
零の条件を維持する。このようにＳ相ＰＷＭ電流を連続
して通流させて電流零期間の回数を減らし、半導体スイ
ッチ素子の動作回数を低減させる。
【００１３】図２は本発明の第２実施例の方法を表した
タイムチャートであって、図２(A)は実線で図示したＲ
相正弦波信号１１と第１搬送波信号１２の変化、及び一
点鎖線で図示したＴ相正弦波信号１３と第２搬送波信号
１４の変化、図２(B) はＲ相ＰＷＭ電流の変化、図２
(C) はＳ相ＰＷＭ電流の変化、図２(D) はＴ相ＰＷＭ電
流の変化、図２(E) はトランジスタ４Ｕの動作パター
ン、図２(F) はトランジスタ４Ｖの動作パターン、図２
(G) はトランジスタ４Ｗの動作パターン、図２(H)はト
ランジスタ４Ｘの動作パターン、図２(J) はトランジス
タ４Ｙの動作パターン、図２(K) はトランジスタ４Ｚの
動作パターンをそれぞれが表しており、期間は位相角が
零からπ/3までの1/6 周期について図示しているが、図
２(A) と図２(B) と図２(C) 及び図２(D) の内容は前述
した図１(A) と図１(B) と図１(C) 及び図１(D) と同じ
であるから、これらの説明は省略する。
タイムチャートであって、図２(A)は実線で図示したＲ
相正弦波信号１１と第１搬送波信号１２の変化、及び一
点鎖線で図示したＴ相正弦波信号１３と第２搬送波信号
１４の変化、図２(B) はＲ相ＰＷＭ電流の変化、図２
(C) はＳ相ＰＷＭ電流の変化、図２(D) はＴ相ＰＷＭ電
流の変化、図２(E) はトランジスタ４Ｕの動作パター
ン、図２(F) はトランジスタ４Ｖの動作パターン、図２
(G) はトランジスタ４Ｗの動作パターン、図２(H)はト
ランジスタ４Ｘの動作パターン、図２(J) はトランジス
タ４Ｙの動作パターン、図２(K) はトランジスタ４Ｚの
動作パターンをそれぞれが表しており、期間は位相角が
零からπ/3までの1/6 周期について図示しているが、図
２(A) と図２(B) と図２(C) 及び図２(D) の内容は前述
した図１(A) と図１(B) と図１(C) 及び図１(D) と同じ
であるから、これらの説明は省略する。
【００１４】この第２実施例方法は図２(B) と図２(C)
及び図２(D) に図示している各相のＰＷＭ電流パターン
を実現するための各トランジスタの動作パターンを図２
(E)、(F) 、(G) 、(H) 、(J) 及び(K) に図示している
が、図６で既述の従来例方法と比較すると、トランジス
タ４Ｖの動作回数に差があることが分かる。（図示の期
間中での６個のトランジスタの合計動作回数は図６の従
来例方法では１８回であるが、図２の第２実施例方法で
は１３回である。）図３は本発明の第３実施例の方法を
表したタイムチャートであって、図３(A)は実線で図示
したＲ相正弦波信号１１と第１搬送波信号１２の変化、
及び一点鎖線で図示したＴ相正弦波信号１３と第２搬送
波信号１４の変化、図３(B) はＲ相ＰＷＭ電流の変化、
図３(C) はＳ相ＰＷＭ電流の変化、図３(D) はＴ相ＰＷ
Ｍ電流の変化をそれぞれが表しており、期間は位相角が
零からπ/3までの1/6 周期について図示している。
及び図２(D) に図示している各相のＰＷＭ電流パターン
を実現するための各トランジスタの動作パターンを図２
(E)、(F) 、(G) 、(H) 、(J) 及び(K) に図示している
が、図６で既述の従来例方法と比較すると、トランジス
タ４Ｖの動作回数に差があることが分かる。（図示の期
間中での６個のトランジスタの合計動作回数は図６の従
来例方法では１８回であるが、図２の第２実施例方法で
は１３回である。）図３は本発明の第３実施例の方法を
表したタイムチャートであって、図３(A)は実線で図示
したＲ相正弦波信号１１と第１搬送波信号１２の変化、
及び一点鎖線で図示したＴ相正弦波信号１３と第２搬送
波信号１４の変化、図３(B) はＲ相ＰＷＭ電流の変化、
図３(C) はＳ相ＰＷＭ電流の変化、図３(D) はＴ相ＰＷ
Ｍ電流の変化をそれぞれが表しており、期間は位相角が
零からπ/3までの1/6 周期について図示している。
【００１５】Ｒ相正弦波信号１１と第１搬送波信号１２
との大小関係の比較及びＴ相正弦波信号１３と第２搬送
波信号１４との大小関係の比較を行う際に、Ｓ相ＰＷＭ
電流パターンには電流零期間と電流通流期間とを交互に
生じているが、図３(C) に図示しているようにＬ1 時点
に生じた電流零期間をこのＬ1 時点よりも後のＬ2 時点
での電流零期間に合体させる。この合体によりＬ3 時点
で通流していたＲ相ＰＷＭ電流はそれよりも前の時点へ
移動することになる。同様にＭ1 時点に生じた電流零期
間をそれよりも後のＭ2 時点の電流零期間に合体させ、
これによりＭ3時点で通流していたＲ相ＰＷＭ電流をそ
れよりも前の時点へ移動させる。更に、Ｎ1 時点に生じ
た電流零期間をそれよりも前のＮ2 時点の電流零期間に
合体させ、これによりＮ3 時点で通流していたＴ相ＰＷ
Ｍ電流をそれよりも後の時点へ移動させ、同様にＰ1 時
点に生じた電流零期間をそれよりも前のＰ2 時点の電流
零期間に合体させ、これによりＰ3 時点で通流していた
Ｔ相ＰＷＭ電流をそれよりも後の時点へ移動させてい
る。その結果Ｓ相ＰＷＭ電流では電流零期間の回数が減
り、半導体スイッチ素子の動作回数を低減している。
との大小関係の比較及びＴ相正弦波信号１３と第２搬送
波信号１４との大小関係の比較を行う際に、Ｓ相ＰＷＭ
電流パターンには電流零期間と電流通流期間とを交互に
生じているが、図３(C) に図示しているようにＬ1 時点
に生じた電流零期間をこのＬ1 時点よりも後のＬ2 時点
での電流零期間に合体させる。この合体によりＬ3 時点
で通流していたＲ相ＰＷＭ電流はそれよりも前の時点へ
移動することになる。同様にＭ1 時点に生じた電流零期
間をそれよりも後のＭ2 時点の電流零期間に合体させ、
これによりＭ3時点で通流していたＲ相ＰＷＭ電流をそ
れよりも前の時点へ移動させる。更に、Ｎ1 時点に生じ
た電流零期間をそれよりも前のＮ2 時点の電流零期間に
合体させ、これによりＮ3 時点で通流していたＴ相ＰＷ
Ｍ電流をそれよりも後の時点へ移動させ、同様にＰ1 時
点に生じた電流零期間をそれよりも前のＰ2 時点の電流
零期間に合体させ、これによりＰ3 時点で通流していた
Ｔ相ＰＷＭ電流をそれよりも後の時点へ移動させてい
る。その結果Ｓ相ＰＷＭ電流では電流零期間の回数が減
り、半導体スイッチ素子の動作回数を低減している。
【００１６】図４は本発明の第４実施例の方法を表した
タイムチャートであって、図４(A)は実線で図示したＲ
相正弦波信号１１と第１搬送波信号１２の変化、及び一
点鎖線で図示したＴ相正弦波信号１３と第２搬送波信号
１４の変化、図４(B) はＲ相ＰＷＭ電流の変化、図４
(C) はＳ相ＰＷＭ電流の変化、図４(D) はＴ相ＰＷＭ電
流の変化、図４(E) はトランジスタ４Ｕの動作パター
ン、図４(F) はトランジスタ４Ｖの動作パターン、図４
(G) はトランジスタ４Ｗの動作パターン、図４(H)はト
ランジスタ４Ｘの動作パターン、図４(J) はトランジス
タ４Ｙの動作パターン、図４(K) はトランジスタ４Ｚの
動作パターンをそれぞれが表しており、期間は位相角が
零からπ/3までの1/6 周期について図示しているが、図
４(A) と図４(B) と図４(C) 及び図４(D) の内容は前述
した図３(A) と図３(B) と図３(C) 及び図３(D) と同じ
であるから、これらの説明は省略する。
タイムチャートであって、図４(A)は実線で図示したＲ
相正弦波信号１１と第１搬送波信号１２の変化、及び一
点鎖線で図示したＴ相正弦波信号１３と第２搬送波信号
１４の変化、図４(B) はＲ相ＰＷＭ電流の変化、図４
(C) はＳ相ＰＷＭ電流の変化、図４(D) はＴ相ＰＷＭ電
流の変化、図４(E) はトランジスタ４Ｕの動作パター
ン、図４(F) はトランジスタ４Ｖの動作パターン、図４
(G) はトランジスタ４Ｗの動作パターン、図４(H)はト
ランジスタ４Ｘの動作パターン、図４(J) はトランジス
タ４Ｙの動作パターン、図４(K) はトランジスタ４Ｚの
動作パターンをそれぞれが表しており、期間は位相角が
零からπ/3までの1/6 周期について図示しているが、図
４(A) と図４(B) と図４(C) 及び図４(D) の内容は前述
した図３(A) と図３(B) と図３(C) 及び図３(D) と同じ
であるから、これらの説明は省略する。
【００１７】この第４実施例方法は図４(B) と図４(C)
及び図４(D) に図示している各相のＰＷＭ電流パターン
を実現するための各トランジスタの動作パターンを図４
(E)、(F) 、(G) 、(H) 、(J) 及び(K) に図示している
が、図６で既述の従来例方法と比較すると、トランジス
タ４Ｖの動作回数に差が有ることが分かる。（図示の期
間中での６個のトランジスタの合計動作回数は図６の従
来例方法では１８回であるが、図４の第４実施例方法で
は１４回である。）
及び図４(D) に図示している各相のＰＷＭ電流パターン
を実現するための各トランジスタの動作パターンを図４
(E)、(F) 、(G) 、(H) 、(J) 及び(K) に図示している
が、図６で既述の従来例方法と比較すると、トランジス
タ４Ｖの動作回数に差が有ることが分かる。（図示の期
間中での６個のトランジスタの合計動作回数は図６の従
来例方法では１８回であるが、図４の第４実施例方法で
は１４回である。）
【００１８】
【発明の効果】従来のパルス幅変調制御電流形電力変換
装置では、パルス幅変調制御により３相電力変換装置の
第１相ＰＷＭ電流と第２相ＰＷＭ電流とを求め、残余の
相即ち第３相のＰＷＭ電流は３相交流電流瞬時値の和は
零となる条件から求めているので、この残余相では電流
の通流と零とを頻繁に繰り返すことになり、電力変換装
置を構成している半導体スイッチ素子の動作回数が多く
なり、それにつれてスイッチング損失が増大する欠点が
あったが、本発明では前記残余相の電流零期間が所定値
よりも短ければこの電流零期間でも引き続き電流を通流
させることで、或いはこの残余相の電流零期間をその前
か後の電流零期間と合体させることで、残余相に対応す
るブリッジ接続回路上側半導体スイッチ素子のオン・オ
フ動作頻度を従来例方法よりも低減させているので、こ
のオン・オフ動作に伴って発生するスイッチング損失も
減少出来る。それ故、搬送波周波数が同じであるならば
従来方法よりもスイッチング損失が減少するし、或いは
搬送波周波数を高くしてもスイッチング損失が増大しな
くて良いので、電力変換装置を大形化せずに済ませるこ
とが出来る効果が得られる。
装置では、パルス幅変調制御により３相電力変換装置の
第１相ＰＷＭ電流と第２相ＰＷＭ電流とを求め、残余の
相即ち第３相のＰＷＭ電流は３相交流電流瞬時値の和は
零となる条件から求めているので、この残余相では電流
の通流と零とを頻繁に繰り返すことになり、電力変換装
置を構成している半導体スイッチ素子の動作回数が多く
なり、それにつれてスイッチング損失が増大する欠点が
あったが、本発明では前記残余相の電流零期間が所定値
よりも短ければこの電流零期間でも引き続き電流を通流
させることで、或いはこの残余相の電流零期間をその前
か後の電流零期間と合体させることで、残余相に対応す
るブリッジ接続回路上側半導体スイッチ素子のオン・オ
フ動作頻度を従来例方法よりも低減させているので、こ
のオン・オフ動作に伴って発生するスイッチング損失も
減少出来る。それ故、搬送波周波数が同じであるならば
従来方法よりもスイッチング損失が減少するし、或いは
搬送波周波数を高くしてもスイッチング損失が増大しな
くて良いので、電力変換装置を大形化せずに済ませるこ
とが出来る効果が得られる。
【図１】本発明の第１実施例の方法を表したタイムチャ
ート
ート
【図２】本発明の第２実施例の方法を表したタイムチャ
ート
ート
【図３】本発明の第３実施例の方法を表したタイムチャ
ート
ート
【図４】本発明の第４実施例の方法を表したタイムチャ
ート
ート
【図５】電流形電力変換装置の基本的な主回路の構成を
示した主回路接続図
示した主回路接続図
【図６】３相交流のパルス幅変調制御により各相ごとの
パルス幅変調電流パターンの決定方法を示したタイムチ
ャート
パルス幅変調電流パターンの決定方法を示したタイムチ
ャート
１ 交流電源 ２ 交流リアクトル ３ コンデンサ ４ 電力変換装置としての３相整流器 ４Ｕ 半導体スイッチ素子としてのトランジスタ ４Ｖ 半導体スイッチ素子としてのトランジスタ ４Ｗ 半導体スイッチ素子としてのトランジスタ ４Ｘ 半導体スイッチ素子としてのトランジスタ ４Ｙ 半導体スイッチ素子としてのトランジスタ ４Ｚ 半導体スイッチ素子としてのトランジスタ ５ 直流リアクトル ６ 負荷 １１ Ｒ相正弦波信号 １２ 第１搬送波信号 １３ Ｔ相正弦波信号 １４ 第２搬送波信号
Claims (4)
- 【請求項１】ブリッジ接続した半導体スイッチ素子の３
組を並列接続して３相電力変換装置を構成し、３相交流
の第１の相と第２の相はそれぞれが正弦波と搬送波との
大小関係を比較して別個にパルス幅変調電流を通流させ
る位相角を求め、残余の相は前記第１相のパルス幅変調
電流からこれとは逆極性のパルス幅変調電流を通流させ
る位相角、及び前記第２相のパルス幅変調電流からこれ
とは逆極性のパルス幅変調電流を通流させる位相角を求
め、これらの位相角に基づいて３相ブリッジ回路を構成
している前記各半導体スイッチ素子をオン・オフ動作さ
せ、３相交流と直流との電力変換を行うパルス幅変調制
御電流形電力変換装置の制御方法において、 前記残余の相の通流電流が零である期間が所定時間より
も短い場合は、この電流零期間でも引き続いて電流を通
流させ、且つこれと同じ時期にこの残余相がその電流零
期間に通流させる電流とは逆極性の電流を前記第１相と
第２相とが分担して通流させるオン・オフ動作を前記各
半導体スイッチ素子に行わせることを特徴とするパルス
幅変調制御電流形電力変換装置の制御方法。 - 【請求項２】請求項１に記載のパルス幅変調制御電流形
電力変換装置の制御方法において、 前記残余の相の通流電流が零である期間が所定時間より
も短い場合における各半導体スイッチ素子に行わせるオ
ン・オフ動作は、前記残余相に対応するブリッジ接続回
路の下側半導体スイッチ素子は連続したオン動作、この
残余相に対応するブリッジ接続回路の上側半導体スイッ
チ素子は連続したオフ動作、前記第１相と第２相に対応
するブリッジ接続回路の下側半導体スイッチ素子は連続
したオフ動作、第１相に対応するブリッジ接続回路の上
側半導体スイッチ素子と第２相に対応するブリッジ接続
回路の上側半導体スイッチ素子とは交互にオン動作とオ
フ動作とを切替える動作をすることを特徴とするパルス
幅変調制御電流形電力変換装置の制御方法。 - 【請求項３】ブリッジ接続した半導体スイッチ素子の３
組を並列接続して３相電力変換装置を構成し、３相交流
の第１の相と第２の相はそれぞれが正弦波と搬送波との
大小関係を比較して別個にパルス幅変調電流を通流させ
る位相角を求め、残余の相は前記第１相のパルス幅変調
電流からこれとは逆極性のパルス幅変調電流を通流させ
る位相角、及び前記第２相のパルス幅変調電流からこれ
とは逆極性のパルス幅変調電流を通流させる位相角を求
め、これらの位相角に基づいて３相ブリッジ回路を構成
している前記各半導体スイッチ素子をオン・オフ動作さ
せ、３相交流と直流との電力変換を行うパルス幅変調制
御電流形電力変換装置の制御方法において、 前記残余の相では交互に現れる電流通流期間と電流零期
間のうちの任意の電流零期間をその前又は後ろに存在す
る電流零期間と合体するように移動させ、この移動に伴
って前記第１相又は第２相いずれかの電流通流期間を、
３相交流電流瞬時値の和が零となる条件を満足する時点
へ移動させるオン・オフ動作を前記各半導体スイッチ素
子に行わせることを特徴とするパルス幅変調制御電流形
電力変換装置の制御方法。 - 【請求項４】請求項３に記載のパルス幅変調制御電流形
電力変換装置の制御方法において、 前記各相電流零期間の移動を行わせる各半導体スイッチ
素子のオン・オフ動作は、前記残余相に対応するブリッ
ジ接続回路の下側半導体スイッチ素子は連続したオン動
作、この残余相に対応するブリッジ接続回路の上側半導
体スイッチ素子は任意のオン期間を前か後ろへ移動させ
てこの任意のオン期間の前後に存在するオン期間と合体
したオン動作、前記第１相と第２相とに対応するブリッ
ジ接続回路の下側半導体スイッチ素子は連続したオフ動
作、この第１相と第２相とに対応するブリッジ接続回路
の上側半導体スイッチ素子はそれぞれが前記残余相上側
半導体スイッチ素子のオン時点移動とは逆方向へ３相電
流瞬時値の和が零なる条件を満足する時点まで移動して
オン動作することを特徴とするパルス幅変調制御電流形
電力変換装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4047381A JPH05252752A (ja) | 1992-03-05 | 1992-03-05 | パルス幅変調制御電流形電力変換装置の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4047381A JPH05252752A (ja) | 1992-03-05 | 1992-03-05 | パルス幅変調制御電流形電力変換装置の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05252752A true JPH05252752A (ja) | 1993-09-28 |
Family
ID=12773525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4047381A Pending JPH05252752A (ja) | 1992-03-05 | 1992-03-05 | パルス幅変調制御電流形電力変換装置の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05252752A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001314086A (ja) * | 2000-04-28 | 2001-11-09 | Sanken Electric Co Ltd | Ａｃ−ｄｃコンバータ |
| JP2017093169A (ja) * | 2015-11-11 | 2017-05-25 | Ｍｙｗａｙプラス株式会社 | 電流形電力変換装置の制御装置及び制御方法 |
-
1992
- 1992-03-05 JP JP4047381A patent/JPH05252752A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001314086A (ja) * | 2000-04-28 | 2001-11-09 | Sanken Electric Co Ltd | Ａｃ−ｄｃコンバータ |
| JP2017093169A (ja) * | 2015-11-11 | 2017-05-25 | Ｍｙｗａｙプラス株式会社 | 電流形電力変換装置の制御装置及び制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3385616B2 (ja) | 多重結合した電力変換装置及びその制御方法 | |
| US4354223A (en) | Step-up/step down chopper | |
| JPH0634594B2 (ja) | 電圧形インバ−タ | |
| JP4862475B2 (ja) | 交流−交流直接変換装置のスイッチングパターン生成方法 | |
| JPH07298631A (ja) | ３相ｐｗｍ電圧発生回路 | |
| GB2076233A (en) | Power converter apparatus | |
| US11342878B1 (en) | Regenerative medium voltage drive (Cascaded H Bridge) with reduced number of sensors | |
| JP4893152B2 (ja) | 交流−交流直接変換装置の空間ベクトル変調方法 | |
| JP2008048530A (ja) | 交流−交流直接変換装置の空間ベクトル変調方法 | |
| JP4893150B2 (ja) | 交流−交流直接変換装置の空間ベクトル変調方法 | |
| JPH05252752A (ja) | パルス幅変調制御電流形電力変換装置の制御方法 | |
| JPS62104481A (ja) | 直流電源装置の駆動方式 | |
| JPH0744834B2 (ja) | パルス幅制御方式電力変換装置 | |
| JP4389415B2 (ja) | 直接周波数変換回路の制御方法 | |
| JPH0746847A (ja) | 三相整流装置 | |
| JPH0669316B2 (ja) | 電力変換装置の電力回生制御回路 | |
| JP2005192346A (ja) | マトリクスコンバータ | |
| JP4872122B2 (ja) | 交流直接変換器の制御装置 | |
| JP3801834B2 (ja) | 直接周波数変換回路の制御方法 | |
| JP2005278304A (ja) | 電力供給装置 | |
| KR20040040530A (ko) | 단상인버터의 병렬제어시스템 | |
| JPS5826273B2 (ja) | インバ−タ装置 | |
| JPS586391B2 (ja) | インバ−タソウチ | |
| JPS58151879A (ja) | 交直変換回路の制御回路 | |
| JPS6159062B2 (ja) |