JP4389415B2 - 直接周波数変換回路の制御方法 - Google Patents
直接周波数変換回路の制御方法 Download PDFInfo
- Publication number
- JP4389415B2 JP4389415B2 JP2001195064A JP2001195064A JP4389415B2 JP 4389415 B2 JP4389415 B2 JP 4389415B2 JP 2001195064 A JP2001195064 A JP 2001195064A JP 2001195064 A JP2001195064 A JP 2001195064A JP 4389415 B2 JP4389415 B2 JP 4389415B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- switch unit
- voltage
- input
- input current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Ac-Ac Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、直流平滑回路が不要であって、入力交流電流を高効率で正弦波化することが可能であり、Ｎ相（例えば単相または３相）の交流入力から任意周波数で任意の大きさを持つＭ相（例えば単相または３相）交流出力を得る電源装置、いわゆる直接周波数変換回路（昇降圧形直接ＡＣ／ＡＣ変換回路）の制御方法に関するものである。
【０００２】
【従来の技術】
図１は、この種の直接周波数変換回路の主回路を示している。なお、この回路は、特開２０００−３１６２８５号公報の図２３に記載された回路と同一である。
【０００３】
図１において、Ｒ，Ｓ，Ｔは３相交流入力端子、Ｕ，Ｖ，Ｗは３相交流出力端子であり、これらの入出力端子間にはリアクトルＬＲ，ＬＳ，ＬＴを介して交流スイッチ部１０，２０，３０が接続されている。
交流スイッチ部１０は直列スイッチ部１１と、スナバコンデンサを兼ねたフィルタコンデンサＣ１と、３相ブリッジインバータ回路１２とによって構成され、同様にして、交流スイッチ部２０は直列スイッチ部２１とフィルタコンデンサＣ２と３相ブリッジインバータ回路２２とによって構成され、交流スイッチ部３０は直列スイッチ部３１とフィルタコンデンサＣ３と３相ブリッジインバータ回路３２とによって構成されている。
【０００４】
前記直列スイッチ部１１は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等の半導体スイッチング素子ＲＰ，ＲＮとこれらに各々逆並列接続された環流用のダイオードとから構成され、同様にして、直列スイッチ部２１はスイッチング素子ＳＰ，ＳＮ及びこれらの逆並列ダイオードにより構成され、直列スイッチ部３１はスイッチング素子ＴＰ，ＴＮ及びこれらの逆並列ダイオードにより構成されている。
また、３相ブリッジインバータ回路１２は、３相ブリッジ接続されたＩＧＢＴ等のスイッチング素子Ｕ１，Ｘ１，Ｖ１，Ｙ１，Ｗ１，Ｚ１とこれらに各々逆並列接続された環流用のダイオードとから構成され、同様にして、３相ブリッジインバータ回路２２は、スイッチング素子Ｕ２，Ｘ２，Ｖ２，Ｙ２，Ｗ２，Ｚ２及びこれらの逆並列ダイオードから構成され、３相ブリッジインバータ回路３２は、スイッチング素子Ｕ３，Ｘ３，Ｖ３，Ｙ３，Ｗ３，Ｚ３及びこれらの逆並列ダイオードから構成されている。
【０００５】
そして、直列スイッチ部１１のスイッチング素子ＲＰ，ＲＮ同士の接続点ＰＲ４はリアクトルＬＲを介して入力端子Ｒに接続され、直列スイッチ部２１のスイッチング素子ＳＰ，ＳＮ同士の接続点ＰＳ４はリアクトルＬＳを介して入力端子Ｓに接続され、直列スイッチ部３１のスイッチング素子ＴＰ，ＴＮ同士の接続点ＰＴ４はリアクトルＬＴを介して入力端子Ｔに接続されている。
また、３相ブリッジインバータ回路１２，２２，３２内のＵ相に属する各上下アームの接続点ＰＲ１，ＰＳ１，ＰＴ１は一括して出力端子Ｕに接続され、同様にして、Ｖ相に属する各上下アームの接続点ＰＲ２，ＰＳ２，ＰＴ２は一括して出力端子Ｖに接続され、Ｗ相に属する各上下アームの接続点ＰＲ３，ＰＳ３，ＰＴ３は一括して出力端子Ｗに接続されている。
【０００６】
この従来技術における降圧時の動作を説明すると、例えば、Ｒ相入力電圧が正の期間では、スイッチング素子Ｕ１，Ｖ１，Ｗ１，Ｘ２，Ｙ２，Ｚ２を選択的にオンさせる。すなわち、Ｕ１，Ｙ２のオン時には出力端子Ｕ，Ｖ間に正の電圧を、Ｕ１，Ｚ２のオン時には出力端子Ｕ，Ｗ間に正の電圧を、Ｖ１，Ｘ２のオン時には出力端子Ｕ，Ｖ間に負の電圧を、Ｖ１，Ｚ２のオン時には出力端子Ｖ，Ｗ間に正の電圧を、Ｗ１，Ｘ２のオン時には出力端子Ｕ，Ｗ間に負の電圧を、Ｗ１，Ｙ２のオン時には出力端子Ｖ，Ｗ間に負の電圧をそれぞれ発生させる。
【０００７】
このとき、出力の周波数に合わせて各出力端子に正負の電圧を振り分けることで、各出力端子Ｕ，Ｖ，Ｗ間に任意周波数の３相交流電圧を発生させることができる。
Ｒ相入力電圧が負の期間では、スイッチング素子Ｕ２，Ｖ２，Ｗ２，Ｘ１，Ｙ１，Ｚ１を同様に選択的にオンさせれば、同様にして各出力端子Ｕ，Ｖ，Ｗ間に任意周波数の３相交流電圧を発生させることができる。
【０００８】
なお、直列スイッチ部１１，２１，３１を構成するスイッチング素子は、回生動作の際にオンされるものであり、上述した３相ブリッジインバータ回路１２，２２，３２のみのスイッチング動作時には、交流出力電圧は常に交流入力電圧を降圧した値となる。
【０００９】
次に、昇圧時の動作を説明する。図６はこの時の直列スイッチ部１１，２１，３１のスイッチング素子ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮのタイミングチャートである。
昇圧時には、直列スイッチ部１１，２１，３１のスイッチング素子ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮをそれぞれスイッチングすることで、リアクトルＬＲ，ＬＳ，ＬＴにエネルギーを蓄える。
例えば、入力線間電圧ＶＲＳが正であってスイッチング素子Ｕ１，Ｙ２がオンしている時にスイッチング素子ＲＮをオンする。これにより、入力端子Ｒ→ＬＲ→ＰＲ４→ＲＮ→Ｙ１の逆並列ダイオード→ＰＲ２→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→入力端子Ｓの経路で電流が流れ、リアクトルＬＲ，ＬＳにエネルギーが蓄積される。
【００１０】
更に、スイッチング素子ＲＮがオフすると、Ｒ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｕ１→ＰＲ１→Ｕ→負荷→Ｖ→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→入力端子Ｓの経路で電流が流れ、負荷に電圧が供給される。よって、出力電圧は入力線間電圧とリアクトルＬＲ，ＬＳ両端間の電圧との和になり、入力線間電圧よりも高い電圧を負荷に供給することができる。
スイッチング素子ＲＰ，ＳＰ，ＳＮ，ＴＰ，ＴＮも同様に制御することにより、リアクトルＬＲ，ＬＳ，ＬＴにエネルギーを蓄え、そのエネルギーを負荷に供給する昇圧動作が可能になる。
【００１１】
ここで、リアクトルＬＲ，ＬＳ，ＬＴに流れる電流と負荷に流れる電流との差電流が流れるコンデンサＣ１，Ｃ２，Ｃ３は、フィルタコンデンサとスナバコンデンサとの両方の機能を果たしている。
【００１２】
コンデンサＣ１，Ｃ２，Ｃ３に蓄積されたエネルギーは、各インバータ回路１２，２２，３２内の異なる相の上下アームのスイッチング素子を同時にオンすることで、負荷側または交流電源側に回生することができる。
例えば、インバータ回路１２のスイッチング素子Ｕ１，Ｙ１を同時にオンすると、Ｃ１→Ｕ１→ＰＲ１→Ｕ→負荷→Ｖ→ＰＲ２→Ｙ１→Ｃ１の経路で電流が流れ、コンデンサＣ１のエネルギーを負荷側に回生することができる。
【００１３】
また、直列スイッチ部１１のスイッチング素子ＲＰ、直列スイッチ部２１のスイッチング素子ＳＮ、インバータ回路１２のスイッチング素子Ｘ１を同時にオンすることにより、Ｃ１→ＲＰ→ＰＲ４→ＬＲ→Ｒ→交流電源→Ｓ→ＬＳ→ＰＳ４→ＳＮ→Ｘ２の逆並列ダイオード→ＰＳ１→ＰＲ１→Ｘ１→Ｃ１の経路で電流が流れ、コンデンサＣ１のエネルギーを交流電源側に回生することができる。
コンデンサＣ２，Ｃ３に蓄積されたエネルギーも同様な方法によって負荷側または交流電源側に回生することが可能である。
【００１４】
なお、低力率負荷やモータ負荷のように出力電圧と極性が異なる出力電流は、入力側に接続された異なる直列スイッチ部１１，２１，３１のスイッチング素子を同時にオンさせれば、入力側を通る経路で環流させることができる。
例えば、出力側のＶ相からＵ相に流れる電流はスイッチング素子ＲＰ，ＳＮを同時にオンさせることで、Ｖ→負荷→Ｕ→ＰＲ１→Ｕ１の逆並列ダイオード→ＲＰ→ＰＲ４→ＬＲ→交流電源→Ｓ→ＬＳ→ＰＳ４→ＳＮ→Ｙ２の逆並列ダイオード→ＰＳ２→Ｖの経路、つまり入力側を通る経路で環流する。
ここで、コンデンサＣ１，Ｃ２，Ｃ３には負荷側の出力端子Ｖ，Ｕ間に流れる電流とリアクトルＬＲ，ＬＳに流れる瞬時電流との差分が流れ、負荷のエネルギーの一部はコンデンサＣ１，Ｃ２，Ｃ３に一時的に蓄積されるが、その蓄積エネルギーは前述のように交流電源側や負荷側に回生することができる。
【００１５】
さて、図１の回路において、交流スイッチ部１０，２０，３０の直流端子間に接続されたコンデンサＣ１，Ｃ２，Ｃ３の電圧が入力線間電圧の全波整流電圧よりも低くなると、コンデンサに充電電流が流れて入力電流は増加し、その波形は歪んだ波形となる。
例えば、スイッチング素子Ｙ２またはＹ３がオンしている時に、図７の期間ｔ１や期間ｔ１’のようにコンデンサ電圧ＶＣ１が入力線間電圧ＶＲＳまたはＶＴＲの全波整流電圧よりも低くなると、Ｒ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｃ１→Ｙ１の逆並列ダイオード→ＰＲ２→ＰＳ２またはＰＴ２→Ｙ２またはＹ３→ＳＮまたはＴＮの逆並列ダイオード→ＰＳ４またはＰＴ４→ＬＳまたはＬＴ→ＳまたはＴ→交流電源→Ｒの経路でコンデンサＣ１の充電電流が流れ、図７に示すようにＲ相の入力電流ＩＲはプラス方向に増加する。
【００１６】
一方、スイッチング素子Ｖ２またはＶ３がオンしている時に、図７の期間ｔ２やｔ２’のようにコンデンサ電圧ＶＣ１が入力線間電圧ＶＲＳまたはＶＴＲの全波整流電圧よりも低くなると、ＳまたはＴ→ＬＳまたはＬＴ→ＰＳ４またはＰＴ４→ＳＰまたはＴＰの逆並列ダイオード→Ｖ２またはＶ３→ＰＳ２またはＰＴ２→ＰＲ２→Ｖ１の逆並列ダイオード→Ｃ１→ＲＮの逆並列ダイオード→ＰＲ４→ＬＲ→Ｒ→交流電源→ＳまたはＴの経路でコンデンサＣ１の充電電流が流れ、図７に示すようにＲ相の入力電流ＩＲはマイナス方向に増加する。
【００１７】
上述したコンデンサＣ１の充電電流により、図７から明らかな如くＲ相の入力電流ＩＲは歪んだ波形となる。この現象は交流スイッチ部１０ばかりでなく、他の交流スイッチ部２０，３０に接続されているコンデンサＣ２，Ｃ３の電圧が入力線間電圧よりも低くなった場合にも、同様にコンデンサＣ２，Ｃ３の充電電流によってＲ相の入力電流は歪んだ波形となる。更に、Ｓ相やＴ相の入力電流に関しても、同様に歪んだ波形となる。
【００１８】
次に、図８は図１の回路を対象として、入力電流波形の改善を図った従来の制御方法を示す波形図であり、特開２０００−３１６２８５号公報の図２５と同一のものである。この制御方法は特開２０００−３１６２８５号公報の請求項１７に記載された発明に相当する。
直流平滑コンデンサ等の大容量のエネルギー蓄積要素を持たない直接周波数変換回路では、交流入力電流が出力波形の影響を受けやすく、入力電流波形は出力周波数の整数倍の高調波成分を多く含んだ波形となる。このため、特開２０００−３１６２８５号公報の請求項１７に記載された発明では、昇圧動作時における入力電流の含有高調波を低減させて入力電流波形を正弦波状に補正することとした。
【００１９】
図８において、高調波を含んだＲ相の入力電流ＩＲから基本波成分ＩＲ'を取り除くと、高調波成分ＩＲＤが得られる。なお、この信号は電圧信号として用いられる。更に、Ｒ相電圧ＶＲが正の区間には出力電圧指令値ＶＢにＩＲＤの反転波形を加え、ＶＲが負の区間には出力電圧指令値ＶＢにＩＲＤをそのまま加えることで入力電流補正制御波形ＩＥを得る。すなわち、Ｒ相電圧ＶＲが正の区間のＩＥは数式（１）、Ｒ相電圧ＶＲが負の区間のＩＥは数式（２）によって表される。
【００２０】
ＩＥ＝ＶＢ−ＩＲＤ （ＶＲ＞０） （１）
ＩＥ＝ＶＢ＋ＩＲＤ （ＶＲ＜０） （２）
【００２１】
ここで、ＩＥとキャリア波形ＣＲの大きさとを比較して得られるパルスを、Ｒ相電圧が正の区間におけるスイッチング素子ＲＮのオン信号とし、Ｒ相電圧が負の区間におけるスイッチング素子ＲＰのオン信号とする。このようにスイッチング素子ＲＮ，ＲＰのオン信号を決定することにより、Ｒ相入力電流ＩＲが基本波成分ＩＲ'よりも正または負側に大きくなるとスイッチング素子に対するパルス幅を減少させ、Ｒ相入力電流ＩＲが基本波成分ＩＲ'よりも正または負側に小さくなるとパルス幅を広げるように制御することができる。
【００２２】
例えば、図１のスイッチング素子Ｙ２がオンしている時にスイッチング素子ＲＮがオンすると、Ｒ相の入力電流ＩＲは入力端子Ｒ→ＬＲ→ＰＲ４→ＲＮ→Ｙ１の逆並列ダイオード→ＰＲ２→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓ→交流電源→Ｒの経路で流れる。また、スイッチング素子Ｖ２がオンしている時にスイッチング素子ＲＰをオンすると、Ｒ相の入力電流ＩＲは入力端子Ｓ→ＬＳ→ＰＳ４→ＳＰの逆並列ダイオード→Ｖ２→ＰＳ２→ＰＲ２→Ｖ１の逆並列ダイオード→ＲＰ→ＰＲ４→ＬＲ→Ｒ→Ｓの経路で流れる。
【００２３】
よって、Ｒ相の入力電流ＩＲはスイッチング素子ＲＮ，ＲＰの制御パルス幅で制御される。すなわち、入力電流ＩＲが増加したときには、スイッチング素子ＲＮ，ＲＰのパルス幅を狭くすることで入力電流を減少させ、逆に、入力電流ＩＲが減少したときには、スイッチング素子ＲＮ，ＲＰのパルス幅を広くすることで入力電流ＩＲを増加させることができる。
【００２４】
このような制御を行うことにより、入力電流波形は正弦波状に補正され、高調波成分を低減させることができる。ここでは、Ｒ相の入力電流ＩＲについて説明したが、Ｓ相やＴ相の入力電流についても同様の制御によって各相の入力電流の高調波を低減することができる。
【００２５】
また、図８における出力電圧指令値ＶＢの大きさを変えればスイッチング素子ＲＰ，ＲＮに対するパルス幅は変化するので、リアクトルＬＲ，ＬＳに流れる電流も変化する。よって、リアクトルＬＲ，ＬＳ，ＬＴに生じる電圧は、出力電圧指令値ＶＢによって変化するということができる。
【００２６】
ここで、例えばスイッチング素子Ｕ１，Ｙ２がオンすると、Ｒ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｕ１→ＰＲ１→Ｕ→負荷→Ｖ→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓの経路でＲ，Ｓ間の入力線間電圧ＶＲＳ及びリアクトルＬＲ，ＬＳに生じる電圧の和が負荷側の出力端子Ｕ，Ｖ間に分配される。よって、３相全体で見ると、出力電圧指令値ＶＢを調整してリアクトルＬＲ，ＬＳ，ＬＴに生じる電圧を変化させることで、出力線間電圧も変化させることができる。
このように図８の制御方法では、出力電圧の大きさをＶＢの値で制御すると共に、高調波成分ＩＲＤを出力電圧指令値ＶＢに加算または減算して入力電流の歪みをＶＢにフィードバックすることで、入力電流の歪みを低減させている。
【００２７】
【発明が解決しようとする課題】
直流平滑回路を使用しない直接周波数変換回路における入力電流の高調波低減方法としては、前述した特開２０００−３１６２８５号公報の図２５（同公報の請求項１７）の他、同公報の図２６（同じく請求項１８）に記載された降圧動作時における高調波低減方法が知られている。
【００２８】
特開２０００−３１６２８５号公報の図２５に示される方法は、要約すれば、出力電圧指令値ＶＢによって出力電圧を変化させ、入力電流のフィードバック制御により入力電流の高調波を低減する方法である。よって、出力電圧指令値と入力電流のフィードバック信号とを個別に生成しなければならないという制御上または回路構成上の煩雑さがある。
【００２９】
更に、直接周波数変換回路における入力電流の高調波低減方法の他の従来技術として、本出願人による先願である特願２０００−７３９５２の請求項１または２に記載された発明がある。
この先願の請求項１に記載された制御方法は、図１に示した主回路を対象として、各相の正弦波状の入力電流指令値の瞬時値を中心として正負側に一定の幅を持たせて上下限値を設定し、入力電流検出値が前記上下限値に達した時点でオン・オフするように当該相の直列スイッチ部のスイッチング素子に対する制御パルスパターンを決定するものである。
【００３０】
この先願の制御方法は、入力電流指令値に追従するように直列スイッチ部のスイッチング素子ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮに対する制御パルスを保持するものであるが、交流スイッチ部１０，２０，３０の直流端子間に接続されたコンデンサＣ１，Ｃ２，Ｃ３の電圧が入力線間電圧よりも低くなったときに、前述した如くコンデンサＣ１，Ｃ２，Ｃ３の充電電流が流れる結果、各相の入力電流が歪んでしまうという問題は解決されていない。
【００３１】
そこで請求項１に記載した発明は、各相の交流スイッチ部の直流端子間に接続されたコンデンサの電圧を常に入力線間電圧よりも高くすることで、入力電流の歪みを低減するようにした直接周波数変換回路の制御方法を提供しようとするものである。
【００３２】
また、請求項２に記載した発明は、入力電流指令波形の振幅で出力線間電圧を調整可能にすると同時に、入力電流がその指令値に追従するように動作させることによって入力電流の高調波も低減させることができる直接周波数変換回路の制御方法を提供しようとするものである。
【００３３】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、Ｎ相の交流入力電圧を任意周波数のＭ相（Ｎ，Ｍは２以上の整数）の交流出力電圧に変換する直接周波数変換回路であって、
ダイオードを逆並列接続したスイッチング素子を２個直列に接続してなる直列スイッチ部を、前記ダイオードのカソード側が２Ｍ個のスイッチング素子からなるＭ相ブリッジインバータ回路の正極端子側になるように前記インバータ回路に並列接続し、かつ、前記直列スイッチ部にコンデンサを並列接続して一相分の交流スイッチ部を構成し、この交流スイッチ部をＮ個設け、
前記直列スイッチ部のダイオード同士の各接続点をリアクトルを介してＮ相の交流入力端子にそれぞれ接続し、各相のブリッジインバータ回路の交流出力端子のうち、同一相に属するもの同士を一括してＭ相の交流出力端子にそれぞれ接続し、
ある相の直列スイッチ部のスイッチング素子のオン・オフ動作により、当該相及び異なる相の前記ブリッジインバータ回路のオン状態にあるスイッチング素子をそれぞれ介して電流を流すことにより当該相の入力電流を増減制御可能とした直接形周波数変換回路において、
一の交流スイッチ部のスイッチング素子と他の交流スイッチ部のスイッチング素子を共にオンさせた状態で、前記一の交流スイッチ部の直列スイッチ部のスイッチング素子をオン・オフさせることにより当該交流スイッチ部内のコンデンサを当該交流スイッチ部の入力電流により予め充電し、当該コンデンサの電圧を当該交流スイッチ部と他の交流スイッチ部との間の入力線間電圧の全波整流電圧よりも高く保持するものである。
【００３４】
請求項２記載の発明は、Ｎ相の交流入力電圧を任意周波数のＭ相（Ｎ，Ｍは２以上の整数）の交流出力電圧に変換する直接周波数変換回路であって、
ダイオードを逆並列接続したスイッチング素子を２個直列に接続してなる直列スイッチ部を、前記ダイオードのカソード側が２Ｍ個のスイッチング素子からなるＭ相ブリッジインバータ回路の正極端子側になるように前記インバータ回路に並列接続し、かつ、前記直列スイッチ部にコンデンサを並列接続して一相分の交流スイッチ部を構成し、この交流スイッチ部をＮ個設け、
前記直列スイッチ部のダイオード同士の各接続点をリアクトルを介してＮ相の交流入力端子にそれぞれ接続し、各相のブリッジインバータ回路の交流出力端子のうち、同一相に属するもの同士を一括してＭ相の交流出力端子にそれぞれ接続し、
ある相の直列スイッチ部のスイッチング素子のオン・オフ動作により、当該相及び異なる相の前記ブリッジインバータ回路のオン状態にあるスイッチング素子をそれぞれ介して電流を流すことにより当該相の入力電流を増減制御可能とした直接形周波数変換回路において、
各相の正弦波状の入力電流指令波形の瞬時値を中心として正負側に一定の幅を持たせて上下限値を設定し、入力電流検出値が前記上下限値に達した時点でオン・オフするように当該相の直列スイッチ部のスイッチング素子に対する制御パルスのパターンを決定すると共に、前記入力電流指令波形の振幅を変化させて前記直列スイッチ部のスイッチング素子に対する制御パルスの幅を変化させることにより、入力線間電圧と前記各リアクトルに発生する電圧との和である出力線間電圧を変化させるものである。
【００３５】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。なお、本実施形態が適用される主回路の構成は図１と同一である。
まず、図２は請求項１に記載した発明の実施形態に相当するものであり、以下では、図１及び図２を参照しながら説明する。
【００３６】
この実施形態では、図１における交流スイッチ部１０のコンデンサＣ１の電圧ＶＣ１を常に入力線間電圧の全波整流電圧よりも高くすることで、コンデンサＣ１の充電電流により生じる入力電流波形の歪みを低減する。
例えば、交流入力端子Ｒ，Ｓ間の入力線間電圧ＶＲＳが正であってスイッチング素子Ｕ１，Ｙ２がオンしている時に直列スイッチ部１１内のスイッチング素子ＲＮをオンすると、入力端子Ｒ→ＬＲ→ＰＲ４→ＲＮ→Ｙ１の逆並列ダイオード→ＰＲ２→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓ→交流電源→Ｒの経路で電圧ＶＲＳが線間短絡し、入力電流ＩＲは増加する。
【００３７】
ここでスイッチング素子ＲＮがオフすると、リアクトルＬＲ，ＬＳに流れる電流はＲ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｕ１→ＰＲ１→Ｕ→負荷→Ｖ→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓ→交流電源→Ｒという負荷側に流れる経路と、Ｒ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｃ１→Ｙ１の逆並列ダイオード→ＰＲ２→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓ→交流電源→ＲというコンデンサＣ１を充電する経路とに分流する。なお、Ｕ相に供給する電流は、スイッチング素子Ｕ１の制御パルス幅によって一定に制御することができる。
【００３８】
いま、入力電流ＩＲの指令波形ＩＲ ＊の振幅を図２の点線から実線のように大きくしたとすると、スイッチング素子ＲＮのオン時には、実際の入力電流ＩＲは指令波形ＩＲ ＊に従って上述の電圧ＶＲＳを線間短絡する経路で流れ、スイッチング素子ＲＮのオフ時には、前述した負荷側に流れる経路とコンデンサＣ１を充電する経路とに分流し、このときコンデンサＣ１が充電される。実際の入力電流ＩＲは、スイッチング素子ＲＮのオン・オフのタイミングに同期して、後述するように指令波形ＩＲ ＊を中心としたＩＲ ＊±Ｉｒの範囲で増減を繰り返すことになり、図２の実線のような波形となる。
また、直列スイッチ部１１内の他方のスイッチング素子ＲＰのオン・オフ時にも、同様にして実際の入力電流ＩＲはスイッチング素子ＲＰのオン・オフのタイミングに同期して指令波形ＩＲ ＊を中心としたＩＲ ＊±Ｉｒの範囲で増減を繰り返すことになり、図２の実線で示す波形となる。
【００３９】
このように指令波形ＩＲ ＊の振幅を大きくしてスイッチング素子ＲＮ，ＲＰをオン・オフさせることにより、実際の入力電流ＩＲは全体として増加し、この入力電流ＩＲの一部がコンデンサＣ１に流入してその電圧ＶＣ１を上昇させる。よって、コンデンサ電圧ＶＣ１が入力線間電圧ＶＲＳよりも低くならないように指令波形ＩＲ ＊を設定することで、入力電流を正弦波状の指令波形ＩＲ ＊に追従させながらコンデンサ電圧ＶＣ１を常に入力線間電圧ＶＲＳよりも高くすることができる。
上記のように入力電流ＩＲの一部により予めコンデンサＣ１を充電しておき、図２に示す如くコンデンサ電圧ＶＣ１を常に入力線間電圧よりも高くなるように制御することにより、図７に示したような入力電流ＩＲの歪みを低減することができる。
【００４０】
図３は、本実施形態を実現するための制御ブロック図である。
図３において、１００は図１に示した主回路であり、各相入力電流、例えばＲ相入力電流ＩＲは変流器によって検出され、制御回路２００内に取り込まれる。ここで、図３では変流器２０１ａ及び入力電流検出部２０１ｂを分けて示してあるが、便宜上、これらをまとめて入力電流検出手段２０１と称する。
【００４１】
２０２は入力電流指令部であり、各相の入力電流指令波形、例えばＲ相入力電流指令波形ＩＲ ＊が出力される。
入力電流ＩＲ及びその指令波形ＩＲ ＊はヒステリシスコンパレータ２０３に入力され、Ｒ相電圧ＶＲの正負に応じて各スイッチング素子ＲＮ，ＲＰに対する制御パルスを決定する信号が出力されるようになっている。上記コンパレータ２０３はヒステリシス幅Ｉｒを有しており、Ｒ相電圧ＶＲが正の期間ではＩＲがＩＲ ＊−Ｉｒと等しくなったらスイッチング素子ＲＮをオンさせ、ＩＲがＩＲ ＊＋Ｉｒと等しくなったらスイッチング素子ＲＮをオフさせると共に、Ｒ相電圧ＶＲが負の期間ではＩＲがＩＲ ＊＋Ｉｒと等しくなったらスイッチング素子ＲＰをオンさせ、ＩＲがＩＲ ＊−Ｉｒと等しくなったらスイッチング素子ＲＰをオフさせるような出力信号を生成する。
ヒステリシスコンパレータ２０３の出力信号はパルス分配手段２０４に入力されており、この分配手段２０４によりスイッチング素子ＲＮ，ＲＰに対する実際の制御パルスが生成され、ゲート駆動ユニット２０５を介して主回路１００の直列スイッチ部１１のスイッチング素子ＲＮ，ＲＰにゲート信号として与えられる。
【００４２】
なお、図２に示したＩＲの波形は動作を理解しやすくするためにリプルを多く含んだ波形として描いてあるが、前記ヒステリシス幅Ｉｒを小さくすることでリプルは減少し、歪みの少ない正弦波状の波形を得ることができる。
【００４３】
このように、本実施形態によれば、直列スイッチ部１１のスイッチング素子ＲＮ，ＲＰのオン・オフによりコンデンサＣ１を予め充電してその電圧ＶＣ１を常に入力線間電圧ＶＲＳよりも高くすることで、従来のように入力線間電圧ＶＲＳがコンデンサ電圧ＶＣ１よりも高くなったときにコンデンサＣ１の充電によって増加する入力電流ＩＲを抑制し、入力電流の歪みを低減することができる。
また、多相の交流スイッチ部２０，３０におけるコンデンサＣ２やＣ３の電圧も同様な方法で入力線間電圧よりも常に高く制御することができる。よって、Ｓ相やＴ相の入力電流の歪みも同様に低減させることができる。
【００４４】
次に、請求項２に記載した発明の実施形態を説明する。本実施形態が適用される主回路の構成も図１と同一である。
【００４５】
図１において、例えば、スイッチング素子Ｕ１，Ｙ２がオンしている時には入力端子Ｒ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｕ１→ＰＲ１→Ｕ→負荷→Ｖ→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓの経路で、また、スイッチング素子Ｖ１，Ｘ２がオンしているときには入力端子Ｒ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｖ１→ＰＲ２→Ｖ→負荷→Ｕ→ＰＳ１→Ｘ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓの経路で、入力端子Ｒ，Ｓ間の入力線間電圧ＶＲＳとリアクトルＬＲ，ＬＳに生じている電圧との和が負荷側の出力端子Ｕ，Ｖ間に分配される。
【００４６】
一方、リアクトルＬＲ，ＬＳに生じる電圧は、入力電流指令波形ＩＲ ＊の振幅によって変化させることができる。
ここで、図４は、入力電流指令波形ＩＲ ＊の振幅が小さい場合のＩＲ ＊，ＩＲ等の波形、スイッチング素子ＲＮ，Ｕ１，Ｘ２，Ｖ１，Ｙ２の制御パルス、及び出力線間電圧の波形ＶＵＶを示しており、図５は、入力電流指令波形ＩＲ ＊の振幅が図４よりも大きくなった場合の各波形を示している。
ＩＲ ＊の振幅を大きくすると、ＩＲ ＊に追従してスイッチング素子ＲＮに対する制御パルス幅が広がり、実際の入力電流ＩＲが増加する。
【００４７】
入力電流ＩＲの増加によってリアクトルＬＲ，ＬＳに流れる電流も増加し、これらのリアクトルＬＲ，ＬＳに生じる電圧も増加する。前述したように出力端子Ｕ，Ｖ間の出力線間電圧ＶＵＶは入力線間電圧ＶＲＳとＬＲ，ＬＳに生じる電圧との和になるので、リアクトルＬＲ，ＬＳに生じる電圧を増加させることで負荷側に分配する電圧も増加させることができる。また、負荷側におけるその他の線間電圧も同様な制御によって変化させることができる。
【００４８】
従来技術である特開２０００−３１６２８５号公報の図２５に示される方法では、入力電流の歪みをフィードバックすることで入力電流の歪みを低減していたが、図４，図５に示した本発明の実施形態では、入力電流指令波形ＩＲ ＊の調節によって出力電圧の大きさを制御すると共に入力電流ＩＲをその指令波形ＩＲ ＊に追従するように制御することが可能である。つまり、入力電流をフィードバックすることなくその高調波成分を低減しながら、同時に出力電圧の大きさを制御することができるため、制御内容や回路構成の簡略化が可能になる。
【００４９】
【発明の効果】
以上のように本発明によれば、直接周波数変換回路の交流スイッチ部に設けたコンデンサの電圧を入力線間電圧よりも常に高く制御することにより、コンデンサの充電電流によって生じる入力電流の歪みを低減することができる。また、入力電流指令波形の振幅を変化させることで出力電圧を調整することができ、同時に入力電流波形を正弦波状に制御することができる。
【図面の簡単な説明】
【図１】本発明の実施形態が適用される直接周波数変換回路の主回路を示す図である。
【図２】請求項１に記載した発明の実施形態を示す図である。
【図３】請求項１に記載した発明の実施形態を実現するための制御ブロック図である。
【図４】請求項２に記載した発明の実施形態を示す図である。
【図５】請求項２に記載した発明の実施形態を示す図である。
【図６】従来技術を示す図である。
【図７】従来技術を示す図である。
【図８】従来技術を示す図である。
【符号の説明】
１０，２０，３０……交流スイッチ部
１１，２１，３１……直列スイッチ部
１２，２２，３２……３相ブリッジインバータ回路
Ｕ１〜Ｗ１，Ｕ２〜Ｗ２，Ｕ３〜Ｗ３，Ｘ１〜Ｚ１，Ｘ２〜Ｚ２，Ｘ３〜Ｚ３，ＲＰ，ＳＰ，ＴＰ，ＲＮ，ＳＮ，ＴＮ……スイッチング素子
ＬＲ，ＬＳ，ＬＴ……リアクトル
Ｃ１〜Ｃ３……コンデンサ
ＰＲ１〜ＰＲ４，ＰＳ１〜ＰＳ４，ＰＴ１〜ＰＴ４……接続点
Ｒ，Ｓ，Ｔ……交流入力端子
Ｕ，Ｖ，Ｗ……交流出力端子
ＩＲ……Ｒ相入力電流
ＩＲ'……Ｒ相入力電流の基本波成分
ＩＲ ＊……入力電流指令波形
ＶＣ１……コンデンサＣ１の電圧
ＶＲ……Ｒ相入力電圧
ＶＲＳ，ＶＳＴ，ＶＴＲ……入力線間電圧
ＶＵＶ……出力線間電圧
ＩＲＤ……入力電流の高調波成分
ＶＢ……出力電圧指令値
ＩＥ……入力電流補正制御波形
ＣＲ……キャリア波形
２００……制御回路
２０１……入力電流検出手段
２０１ａ……変流器
２０１ｂ……入力電流検出部
２０２……入力電流指令部
２０３……ヒステリシスコンパレータ
２０４……パルス分配手段
２０５……ゲート駆動ユニット
【発明の属する技術分野】
本発明は、直流平滑回路が不要であって、入力交流電流を高効率で正弦波化することが可能であり、Ｎ相（例えば単相または３相）の交流入力から任意周波数で任意の大きさを持つＭ相（例えば単相または３相）交流出力を得る電源装置、いわゆる直接周波数変換回路（昇降圧形直接ＡＣ／ＡＣ変換回路）の制御方法に関するものである。
【０００２】
【従来の技術】
図１は、この種の直接周波数変換回路の主回路を示している。なお、この回路は、特開２０００−３１６２８５号公報の図２３に記載された回路と同一である。
【０００３】
図１において、Ｒ，Ｓ，Ｔは３相交流入力端子、Ｕ，Ｖ，Ｗは３相交流出力端子であり、これらの入出力端子間にはリアクトルＬＲ，ＬＳ，ＬＴを介して交流スイッチ部１０，２０，３０が接続されている。
交流スイッチ部１０は直列スイッチ部１１と、スナバコンデンサを兼ねたフィルタコンデンサＣ１と、３相ブリッジインバータ回路１２とによって構成され、同様にして、交流スイッチ部２０は直列スイッチ部２１とフィルタコンデンサＣ２と３相ブリッジインバータ回路２２とによって構成され、交流スイッチ部３０は直列スイッチ部３１とフィルタコンデンサＣ３と３相ブリッジインバータ回路３２とによって構成されている。
【０００４】
前記直列スイッチ部１１は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等の半導体スイッチング素子ＲＰ，ＲＮとこれらに各々逆並列接続された環流用のダイオードとから構成され、同様にして、直列スイッチ部２１はスイッチング素子ＳＰ，ＳＮ及びこれらの逆並列ダイオードにより構成され、直列スイッチ部３１はスイッチング素子ＴＰ，ＴＮ及びこれらの逆並列ダイオードにより構成されている。
また、３相ブリッジインバータ回路１２は、３相ブリッジ接続されたＩＧＢＴ等のスイッチング素子Ｕ１，Ｘ１，Ｖ１，Ｙ１，Ｗ１，Ｚ１とこれらに各々逆並列接続された環流用のダイオードとから構成され、同様にして、３相ブリッジインバータ回路２２は、スイッチング素子Ｕ２，Ｘ２，Ｖ２，Ｙ２，Ｗ２，Ｚ２及びこれらの逆並列ダイオードから構成され、３相ブリッジインバータ回路３２は、スイッチング素子Ｕ３，Ｘ３，Ｖ３，Ｙ３，Ｗ３，Ｚ３及びこれらの逆並列ダイオードから構成されている。
【０００５】
そして、直列スイッチ部１１のスイッチング素子ＲＰ，ＲＮ同士の接続点ＰＲ４はリアクトルＬＲを介して入力端子Ｒに接続され、直列スイッチ部２１のスイッチング素子ＳＰ，ＳＮ同士の接続点ＰＳ４はリアクトルＬＳを介して入力端子Ｓに接続され、直列スイッチ部３１のスイッチング素子ＴＰ，ＴＮ同士の接続点ＰＴ４はリアクトルＬＴを介して入力端子Ｔに接続されている。
また、３相ブリッジインバータ回路１２，２２，３２内のＵ相に属する各上下アームの接続点ＰＲ１，ＰＳ１，ＰＴ１は一括して出力端子Ｕに接続され、同様にして、Ｖ相に属する各上下アームの接続点ＰＲ２，ＰＳ２，ＰＴ２は一括して出力端子Ｖに接続され、Ｗ相に属する各上下アームの接続点ＰＲ３，ＰＳ３，ＰＴ３は一括して出力端子Ｗに接続されている。
【０００６】
この従来技術における降圧時の動作を説明すると、例えば、Ｒ相入力電圧が正の期間では、スイッチング素子Ｕ１，Ｖ１，Ｗ１，Ｘ２，Ｙ２，Ｚ２を選択的にオンさせる。すなわち、Ｕ１，Ｙ２のオン時には出力端子Ｕ，Ｖ間に正の電圧を、Ｕ１，Ｚ２のオン時には出力端子Ｕ，Ｗ間に正の電圧を、Ｖ１，Ｘ２のオン時には出力端子Ｕ，Ｖ間に負の電圧を、Ｖ１，Ｚ２のオン時には出力端子Ｖ，Ｗ間に正の電圧を、Ｗ１，Ｘ２のオン時には出力端子Ｕ，Ｗ間に負の電圧を、Ｗ１，Ｙ２のオン時には出力端子Ｖ，Ｗ間に負の電圧をそれぞれ発生させる。
【０００７】
このとき、出力の周波数に合わせて各出力端子に正負の電圧を振り分けることで、各出力端子Ｕ，Ｖ，Ｗ間に任意周波数の３相交流電圧を発生させることができる。
Ｒ相入力電圧が負の期間では、スイッチング素子Ｕ２，Ｖ２，Ｗ２，Ｘ１，Ｙ１，Ｚ１を同様に選択的にオンさせれば、同様にして各出力端子Ｕ，Ｖ，Ｗ間に任意周波数の３相交流電圧を発生させることができる。
【０００８】
なお、直列スイッチ部１１，２１，３１を構成するスイッチング素子は、回生動作の際にオンされるものであり、上述した３相ブリッジインバータ回路１２，２２，３２のみのスイッチング動作時には、交流出力電圧は常に交流入力電圧を降圧した値となる。
【０００９】
次に、昇圧時の動作を説明する。図６はこの時の直列スイッチ部１１，２１，３１のスイッチング素子ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮのタイミングチャートである。
昇圧時には、直列スイッチ部１１，２１，３１のスイッチング素子ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮをそれぞれスイッチングすることで、リアクトルＬＲ，ＬＳ，ＬＴにエネルギーを蓄える。
例えば、入力線間電圧ＶＲＳが正であってスイッチング素子Ｕ１，Ｙ２がオンしている時にスイッチング素子ＲＮをオンする。これにより、入力端子Ｒ→ＬＲ→ＰＲ４→ＲＮ→Ｙ１の逆並列ダイオード→ＰＲ２→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→入力端子Ｓの経路で電流が流れ、リアクトルＬＲ，ＬＳにエネルギーが蓄積される。
【００１０】
更に、スイッチング素子ＲＮがオフすると、Ｒ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｕ１→ＰＲ１→Ｕ→負荷→Ｖ→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→入力端子Ｓの経路で電流が流れ、負荷に電圧が供給される。よって、出力電圧は入力線間電圧とリアクトルＬＲ，ＬＳ両端間の電圧との和になり、入力線間電圧よりも高い電圧を負荷に供給することができる。
スイッチング素子ＲＰ，ＳＰ，ＳＮ，ＴＰ，ＴＮも同様に制御することにより、リアクトルＬＲ，ＬＳ，ＬＴにエネルギーを蓄え、そのエネルギーを負荷に供給する昇圧動作が可能になる。
【００１１】
ここで、リアクトルＬＲ，ＬＳ，ＬＴに流れる電流と負荷に流れる電流との差電流が流れるコンデンサＣ１，Ｃ２，Ｃ３は、フィルタコンデンサとスナバコンデンサとの両方の機能を果たしている。
【００１２】
コンデンサＣ１，Ｃ２，Ｃ３に蓄積されたエネルギーは、各インバータ回路１２，２２，３２内の異なる相の上下アームのスイッチング素子を同時にオンすることで、負荷側または交流電源側に回生することができる。
例えば、インバータ回路１２のスイッチング素子Ｕ１，Ｙ１を同時にオンすると、Ｃ１→Ｕ１→ＰＲ１→Ｕ→負荷→Ｖ→ＰＲ２→Ｙ１→Ｃ１の経路で電流が流れ、コンデンサＣ１のエネルギーを負荷側に回生することができる。
【００１３】
また、直列スイッチ部１１のスイッチング素子ＲＰ、直列スイッチ部２１のスイッチング素子ＳＮ、インバータ回路１２のスイッチング素子Ｘ１を同時にオンすることにより、Ｃ１→ＲＰ→ＰＲ４→ＬＲ→Ｒ→交流電源→Ｓ→ＬＳ→ＰＳ４→ＳＮ→Ｘ２の逆並列ダイオード→ＰＳ１→ＰＲ１→Ｘ１→Ｃ１の経路で電流が流れ、コンデンサＣ１のエネルギーを交流電源側に回生することができる。
コンデンサＣ２，Ｃ３に蓄積されたエネルギーも同様な方法によって負荷側または交流電源側に回生することが可能である。
【００１４】
なお、低力率負荷やモータ負荷のように出力電圧と極性が異なる出力電流は、入力側に接続された異なる直列スイッチ部１１，２１，３１のスイッチング素子を同時にオンさせれば、入力側を通る経路で環流させることができる。
例えば、出力側のＶ相からＵ相に流れる電流はスイッチング素子ＲＰ，ＳＮを同時にオンさせることで、Ｖ→負荷→Ｕ→ＰＲ１→Ｕ１の逆並列ダイオード→ＲＰ→ＰＲ４→ＬＲ→交流電源→Ｓ→ＬＳ→ＰＳ４→ＳＮ→Ｙ２の逆並列ダイオード→ＰＳ２→Ｖの経路、つまり入力側を通る経路で環流する。
ここで、コンデンサＣ１，Ｃ２，Ｃ３には負荷側の出力端子Ｖ，Ｕ間に流れる電流とリアクトルＬＲ，ＬＳに流れる瞬時電流との差分が流れ、負荷のエネルギーの一部はコンデンサＣ１，Ｃ２，Ｃ３に一時的に蓄積されるが、その蓄積エネルギーは前述のように交流電源側や負荷側に回生することができる。
【００１５】
さて、図１の回路において、交流スイッチ部１０，２０，３０の直流端子間に接続されたコンデンサＣ１，Ｃ２，Ｃ３の電圧が入力線間電圧の全波整流電圧よりも低くなると、コンデンサに充電電流が流れて入力電流は増加し、その波形は歪んだ波形となる。
例えば、スイッチング素子Ｙ２またはＹ３がオンしている時に、図７の期間ｔ１や期間ｔ１’のようにコンデンサ電圧ＶＣ１が入力線間電圧ＶＲＳまたはＶＴＲの全波整流電圧よりも低くなると、Ｒ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｃ１→Ｙ１の逆並列ダイオード→ＰＲ２→ＰＳ２またはＰＴ２→Ｙ２またはＹ３→ＳＮまたはＴＮの逆並列ダイオード→ＰＳ４またはＰＴ４→ＬＳまたはＬＴ→ＳまたはＴ→交流電源→Ｒの経路でコンデンサＣ１の充電電流が流れ、図７に示すようにＲ相の入力電流ＩＲはプラス方向に増加する。
【００１６】
一方、スイッチング素子Ｖ２またはＶ３がオンしている時に、図７の期間ｔ２やｔ２’のようにコンデンサ電圧ＶＣ１が入力線間電圧ＶＲＳまたはＶＴＲの全波整流電圧よりも低くなると、ＳまたはＴ→ＬＳまたはＬＴ→ＰＳ４またはＰＴ４→ＳＰまたはＴＰの逆並列ダイオード→Ｖ２またはＶ３→ＰＳ２またはＰＴ２→ＰＲ２→Ｖ１の逆並列ダイオード→Ｃ１→ＲＮの逆並列ダイオード→ＰＲ４→ＬＲ→Ｒ→交流電源→ＳまたはＴの経路でコンデンサＣ１の充電電流が流れ、図７に示すようにＲ相の入力電流ＩＲはマイナス方向に増加する。
【００１７】
上述したコンデンサＣ１の充電電流により、図７から明らかな如くＲ相の入力電流ＩＲは歪んだ波形となる。この現象は交流スイッチ部１０ばかりでなく、他の交流スイッチ部２０，３０に接続されているコンデンサＣ２，Ｃ３の電圧が入力線間電圧よりも低くなった場合にも、同様にコンデンサＣ２，Ｃ３の充電電流によってＲ相の入力電流は歪んだ波形となる。更に、Ｓ相やＴ相の入力電流に関しても、同様に歪んだ波形となる。
【００１８】
次に、図８は図１の回路を対象として、入力電流波形の改善を図った従来の制御方法を示す波形図であり、特開２０００−３１６２８５号公報の図２５と同一のものである。この制御方法は特開２０００−３１６２８５号公報の請求項１７に記載された発明に相当する。
直流平滑コンデンサ等の大容量のエネルギー蓄積要素を持たない直接周波数変換回路では、交流入力電流が出力波形の影響を受けやすく、入力電流波形は出力周波数の整数倍の高調波成分を多く含んだ波形となる。このため、特開２０００−３１６２８５号公報の請求項１７に記載された発明では、昇圧動作時における入力電流の含有高調波を低減させて入力電流波形を正弦波状に補正することとした。
【００１９】
図８において、高調波を含んだＲ相の入力電流ＩＲから基本波成分ＩＲ'を取り除くと、高調波成分ＩＲＤが得られる。なお、この信号は電圧信号として用いられる。更に、Ｒ相電圧ＶＲが正の区間には出力電圧指令値ＶＢにＩＲＤの反転波形を加え、ＶＲが負の区間には出力電圧指令値ＶＢにＩＲＤをそのまま加えることで入力電流補正制御波形ＩＥを得る。すなわち、Ｒ相電圧ＶＲが正の区間のＩＥは数式（１）、Ｒ相電圧ＶＲが負の区間のＩＥは数式（２）によって表される。
【００２０】
ＩＥ＝ＶＢ−ＩＲＤ （ＶＲ＞０） （１）
ＩＥ＝ＶＢ＋ＩＲＤ （ＶＲ＜０） （２）
【００２１】
ここで、ＩＥとキャリア波形ＣＲの大きさとを比較して得られるパルスを、Ｒ相電圧が正の区間におけるスイッチング素子ＲＮのオン信号とし、Ｒ相電圧が負の区間におけるスイッチング素子ＲＰのオン信号とする。このようにスイッチング素子ＲＮ，ＲＰのオン信号を決定することにより、Ｒ相入力電流ＩＲが基本波成分ＩＲ'よりも正または負側に大きくなるとスイッチング素子に対するパルス幅を減少させ、Ｒ相入力電流ＩＲが基本波成分ＩＲ'よりも正または負側に小さくなるとパルス幅を広げるように制御することができる。
【００２２】
例えば、図１のスイッチング素子Ｙ２がオンしている時にスイッチング素子ＲＮがオンすると、Ｒ相の入力電流ＩＲは入力端子Ｒ→ＬＲ→ＰＲ４→ＲＮ→Ｙ１の逆並列ダイオード→ＰＲ２→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓ→交流電源→Ｒの経路で流れる。また、スイッチング素子Ｖ２がオンしている時にスイッチング素子ＲＰをオンすると、Ｒ相の入力電流ＩＲは入力端子Ｓ→ＬＳ→ＰＳ４→ＳＰの逆並列ダイオード→Ｖ２→ＰＳ２→ＰＲ２→Ｖ１の逆並列ダイオード→ＲＰ→ＰＲ４→ＬＲ→Ｒ→Ｓの経路で流れる。
【００２３】
よって、Ｒ相の入力電流ＩＲはスイッチング素子ＲＮ，ＲＰの制御パルス幅で制御される。すなわち、入力電流ＩＲが増加したときには、スイッチング素子ＲＮ，ＲＰのパルス幅を狭くすることで入力電流を減少させ、逆に、入力電流ＩＲが減少したときには、スイッチング素子ＲＮ，ＲＰのパルス幅を広くすることで入力電流ＩＲを増加させることができる。
【００２４】
このような制御を行うことにより、入力電流波形は正弦波状に補正され、高調波成分を低減させることができる。ここでは、Ｒ相の入力電流ＩＲについて説明したが、Ｓ相やＴ相の入力電流についても同様の制御によって各相の入力電流の高調波を低減することができる。
【００２５】
また、図８における出力電圧指令値ＶＢの大きさを変えればスイッチング素子ＲＰ，ＲＮに対するパルス幅は変化するので、リアクトルＬＲ，ＬＳに流れる電流も変化する。よって、リアクトルＬＲ，ＬＳ，ＬＴに生じる電圧は、出力電圧指令値ＶＢによって変化するということができる。
【００２６】
ここで、例えばスイッチング素子Ｕ１，Ｙ２がオンすると、Ｒ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｕ１→ＰＲ１→Ｕ→負荷→Ｖ→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓの経路でＲ，Ｓ間の入力線間電圧ＶＲＳ及びリアクトルＬＲ，ＬＳに生じる電圧の和が負荷側の出力端子Ｕ，Ｖ間に分配される。よって、３相全体で見ると、出力電圧指令値ＶＢを調整してリアクトルＬＲ，ＬＳ，ＬＴに生じる電圧を変化させることで、出力線間電圧も変化させることができる。
このように図８の制御方法では、出力電圧の大きさをＶＢの値で制御すると共に、高調波成分ＩＲＤを出力電圧指令値ＶＢに加算または減算して入力電流の歪みをＶＢにフィードバックすることで、入力電流の歪みを低減させている。
【００２７】
【発明が解決しようとする課題】
直流平滑回路を使用しない直接周波数変換回路における入力電流の高調波低減方法としては、前述した特開２０００−３１６２８５号公報の図２５（同公報の請求項１７）の他、同公報の図２６（同じく請求項１８）に記載された降圧動作時における高調波低減方法が知られている。
【００２８】
特開２０００−３１６２８５号公報の図２５に示される方法は、要約すれば、出力電圧指令値ＶＢによって出力電圧を変化させ、入力電流のフィードバック制御により入力電流の高調波を低減する方法である。よって、出力電圧指令値と入力電流のフィードバック信号とを個別に生成しなければならないという制御上または回路構成上の煩雑さがある。
【００２９】
更に、直接周波数変換回路における入力電流の高調波低減方法の他の従来技術として、本出願人による先願である特願２０００−７３９５２の請求項１または２に記載された発明がある。
この先願の請求項１に記載された制御方法は、図１に示した主回路を対象として、各相の正弦波状の入力電流指令値の瞬時値を中心として正負側に一定の幅を持たせて上下限値を設定し、入力電流検出値が前記上下限値に達した時点でオン・オフするように当該相の直列スイッチ部のスイッチング素子に対する制御パルスパターンを決定するものである。
【００３０】
この先願の制御方法は、入力電流指令値に追従するように直列スイッチ部のスイッチング素子ＲＰ，ＲＮ，ＳＰ，ＳＮ，ＴＰ，ＴＮに対する制御パルスを保持するものであるが、交流スイッチ部１０，２０，３０の直流端子間に接続されたコンデンサＣ１，Ｃ２，Ｃ３の電圧が入力線間電圧よりも低くなったときに、前述した如くコンデンサＣ１，Ｃ２，Ｃ３の充電電流が流れる結果、各相の入力電流が歪んでしまうという問題は解決されていない。
【００３１】
そこで請求項１に記載した発明は、各相の交流スイッチ部の直流端子間に接続されたコンデンサの電圧を常に入力線間電圧よりも高くすることで、入力電流の歪みを低減するようにした直接周波数変換回路の制御方法を提供しようとするものである。
【００３２】
また、請求項２に記載した発明は、入力電流指令波形の振幅で出力線間電圧を調整可能にすると同時に、入力電流がその指令値に追従するように動作させることによって入力電流の高調波も低減させることができる直接周波数変換回路の制御方法を提供しようとするものである。
【００３３】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、Ｎ相の交流入力電圧を任意周波数のＭ相（Ｎ，Ｍは２以上の整数）の交流出力電圧に変換する直接周波数変換回路であって、
ダイオードを逆並列接続したスイッチング素子を２個直列に接続してなる直列スイッチ部を、前記ダイオードのカソード側が２Ｍ個のスイッチング素子からなるＭ相ブリッジインバータ回路の正極端子側になるように前記インバータ回路に並列接続し、かつ、前記直列スイッチ部にコンデンサを並列接続して一相分の交流スイッチ部を構成し、この交流スイッチ部をＮ個設け、
前記直列スイッチ部のダイオード同士の各接続点をリアクトルを介してＮ相の交流入力端子にそれぞれ接続し、各相のブリッジインバータ回路の交流出力端子のうち、同一相に属するもの同士を一括してＭ相の交流出力端子にそれぞれ接続し、
ある相の直列スイッチ部のスイッチング素子のオン・オフ動作により、当該相及び異なる相の前記ブリッジインバータ回路のオン状態にあるスイッチング素子をそれぞれ介して電流を流すことにより当該相の入力電流を増減制御可能とした直接形周波数変換回路において、
一の交流スイッチ部のスイッチング素子と他の交流スイッチ部のスイッチング素子を共にオンさせた状態で、前記一の交流スイッチ部の直列スイッチ部のスイッチング素子をオン・オフさせることにより当該交流スイッチ部内のコンデンサを当該交流スイッチ部の入力電流により予め充電し、当該コンデンサの電圧を当該交流スイッチ部と他の交流スイッチ部との間の入力線間電圧の全波整流電圧よりも高く保持するものである。
【００３４】
請求項２記載の発明は、Ｎ相の交流入力電圧を任意周波数のＭ相（Ｎ，Ｍは２以上の整数）の交流出力電圧に変換する直接周波数変換回路であって、
ダイオードを逆並列接続したスイッチング素子を２個直列に接続してなる直列スイッチ部を、前記ダイオードのカソード側が２Ｍ個のスイッチング素子からなるＭ相ブリッジインバータ回路の正極端子側になるように前記インバータ回路に並列接続し、かつ、前記直列スイッチ部にコンデンサを並列接続して一相分の交流スイッチ部を構成し、この交流スイッチ部をＮ個設け、
前記直列スイッチ部のダイオード同士の各接続点をリアクトルを介してＮ相の交流入力端子にそれぞれ接続し、各相のブリッジインバータ回路の交流出力端子のうち、同一相に属するもの同士を一括してＭ相の交流出力端子にそれぞれ接続し、
ある相の直列スイッチ部のスイッチング素子のオン・オフ動作により、当該相及び異なる相の前記ブリッジインバータ回路のオン状態にあるスイッチング素子をそれぞれ介して電流を流すことにより当該相の入力電流を増減制御可能とした直接形周波数変換回路において、
各相の正弦波状の入力電流指令波形の瞬時値を中心として正負側に一定の幅を持たせて上下限値を設定し、入力電流検出値が前記上下限値に達した時点でオン・オフするように当該相の直列スイッチ部のスイッチング素子に対する制御パルスのパターンを決定すると共に、前記入力電流指令波形の振幅を変化させて前記直列スイッチ部のスイッチング素子に対する制御パルスの幅を変化させることにより、入力線間電圧と前記各リアクトルに発生する電圧との和である出力線間電圧を変化させるものである。
【００３５】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。なお、本実施形態が適用される主回路の構成は図１と同一である。
まず、図２は請求項１に記載した発明の実施形態に相当するものであり、以下では、図１及び図２を参照しながら説明する。
【００３６】
この実施形態では、図１における交流スイッチ部１０のコンデンサＣ１の電圧ＶＣ１を常に入力線間電圧の全波整流電圧よりも高くすることで、コンデンサＣ１の充電電流により生じる入力電流波形の歪みを低減する。
例えば、交流入力端子Ｒ，Ｓ間の入力線間電圧ＶＲＳが正であってスイッチング素子Ｕ１，Ｙ２がオンしている時に直列スイッチ部１１内のスイッチング素子ＲＮをオンすると、入力端子Ｒ→ＬＲ→ＰＲ４→ＲＮ→Ｙ１の逆並列ダイオード→ＰＲ２→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓ→交流電源→Ｒの経路で電圧ＶＲＳが線間短絡し、入力電流ＩＲは増加する。
【００３７】
ここでスイッチング素子ＲＮがオフすると、リアクトルＬＲ，ＬＳに流れる電流はＲ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｕ１→ＰＲ１→Ｕ→負荷→Ｖ→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓ→交流電源→Ｒという負荷側に流れる経路と、Ｒ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｃ１→Ｙ１の逆並列ダイオード→ＰＲ２→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓ→交流電源→ＲというコンデンサＣ１を充電する経路とに分流する。なお、Ｕ相に供給する電流は、スイッチング素子Ｕ１の制御パルス幅によって一定に制御することができる。
【００３８】
いま、入力電流ＩＲの指令波形ＩＲ ＊の振幅を図２の点線から実線のように大きくしたとすると、スイッチング素子ＲＮのオン時には、実際の入力電流ＩＲは指令波形ＩＲ ＊に従って上述の電圧ＶＲＳを線間短絡する経路で流れ、スイッチング素子ＲＮのオフ時には、前述した負荷側に流れる経路とコンデンサＣ１を充電する経路とに分流し、このときコンデンサＣ１が充電される。実際の入力電流ＩＲは、スイッチング素子ＲＮのオン・オフのタイミングに同期して、後述するように指令波形ＩＲ ＊を中心としたＩＲ ＊±Ｉｒの範囲で増減を繰り返すことになり、図２の実線のような波形となる。
また、直列スイッチ部１１内の他方のスイッチング素子ＲＰのオン・オフ時にも、同様にして実際の入力電流ＩＲはスイッチング素子ＲＰのオン・オフのタイミングに同期して指令波形ＩＲ ＊を中心としたＩＲ ＊±Ｉｒの範囲で増減を繰り返すことになり、図２の実線で示す波形となる。
【００３９】
このように指令波形ＩＲ ＊の振幅を大きくしてスイッチング素子ＲＮ，ＲＰをオン・オフさせることにより、実際の入力電流ＩＲは全体として増加し、この入力電流ＩＲの一部がコンデンサＣ１に流入してその電圧ＶＣ１を上昇させる。よって、コンデンサ電圧ＶＣ１が入力線間電圧ＶＲＳよりも低くならないように指令波形ＩＲ ＊を設定することで、入力電流を正弦波状の指令波形ＩＲ ＊に追従させながらコンデンサ電圧ＶＣ１を常に入力線間電圧ＶＲＳよりも高くすることができる。
上記のように入力電流ＩＲの一部により予めコンデンサＣ１を充電しておき、図２に示す如くコンデンサ電圧ＶＣ１を常に入力線間電圧よりも高くなるように制御することにより、図７に示したような入力電流ＩＲの歪みを低減することができる。
【００４０】
図３は、本実施形態を実現するための制御ブロック図である。
図３において、１００は図１に示した主回路であり、各相入力電流、例えばＲ相入力電流ＩＲは変流器によって検出され、制御回路２００内に取り込まれる。ここで、図３では変流器２０１ａ及び入力電流検出部２０１ｂを分けて示してあるが、便宜上、これらをまとめて入力電流検出手段２０１と称する。
【００４１】
２０２は入力電流指令部であり、各相の入力電流指令波形、例えばＲ相入力電流指令波形ＩＲ ＊が出力される。
入力電流ＩＲ及びその指令波形ＩＲ ＊はヒステリシスコンパレータ２０３に入力され、Ｒ相電圧ＶＲの正負に応じて各スイッチング素子ＲＮ，ＲＰに対する制御パルスを決定する信号が出力されるようになっている。上記コンパレータ２０３はヒステリシス幅Ｉｒを有しており、Ｒ相電圧ＶＲが正の期間ではＩＲがＩＲ ＊−Ｉｒと等しくなったらスイッチング素子ＲＮをオンさせ、ＩＲがＩＲ ＊＋Ｉｒと等しくなったらスイッチング素子ＲＮをオフさせると共に、Ｒ相電圧ＶＲが負の期間ではＩＲがＩＲ ＊＋Ｉｒと等しくなったらスイッチング素子ＲＰをオンさせ、ＩＲがＩＲ ＊−Ｉｒと等しくなったらスイッチング素子ＲＰをオフさせるような出力信号を生成する。
ヒステリシスコンパレータ２０３の出力信号はパルス分配手段２０４に入力されており、この分配手段２０４によりスイッチング素子ＲＮ，ＲＰに対する実際の制御パルスが生成され、ゲート駆動ユニット２０５を介して主回路１００の直列スイッチ部１１のスイッチング素子ＲＮ，ＲＰにゲート信号として与えられる。
【００４２】
なお、図２に示したＩＲの波形は動作を理解しやすくするためにリプルを多く含んだ波形として描いてあるが、前記ヒステリシス幅Ｉｒを小さくすることでリプルは減少し、歪みの少ない正弦波状の波形を得ることができる。
【００４３】
このように、本実施形態によれば、直列スイッチ部１１のスイッチング素子ＲＮ，ＲＰのオン・オフによりコンデンサＣ１を予め充電してその電圧ＶＣ１を常に入力線間電圧ＶＲＳよりも高くすることで、従来のように入力線間電圧ＶＲＳがコンデンサ電圧ＶＣ１よりも高くなったときにコンデンサＣ１の充電によって増加する入力電流ＩＲを抑制し、入力電流の歪みを低減することができる。
また、多相の交流スイッチ部２０，３０におけるコンデンサＣ２やＣ３の電圧も同様な方法で入力線間電圧よりも常に高く制御することができる。よって、Ｓ相やＴ相の入力電流の歪みも同様に低減させることができる。
【００４４】
次に、請求項２に記載した発明の実施形態を説明する。本実施形態が適用される主回路の構成も図１と同一である。
【００４５】
図１において、例えば、スイッチング素子Ｕ１，Ｙ２がオンしている時には入力端子Ｒ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｕ１→ＰＲ１→Ｕ→負荷→Ｖ→ＰＳ２→Ｙ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓの経路で、また、スイッチング素子Ｖ１，Ｘ２がオンしているときには入力端子Ｒ→ＬＲ→ＰＲ４→ＲＰの逆並列ダイオード→Ｖ１→ＰＲ２→Ｖ→負荷→Ｕ→ＰＳ１→Ｘ２→ＳＮの逆並列ダイオード→ＰＳ４→ＬＳ→Ｓの経路で、入力端子Ｒ，Ｓ間の入力線間電圧ＶＲＳとリアクトルＬＲ，ＬＳに生じている電圧との和が負荷側の出力端子Ｕ，Ｖ間に分配される。
【００４６】
一方、リアクトルＬＲ，ＬＳに生じる電圧は、入力電流指令波形ＩＲ ＊の振幅によって変化させることができる。
ここで、図４は、入力電流指令波形ＩＲ ＊の振幅が小さい場合のＩＲ ＊，ＩＲ等の波形、スイッチング素子ＲＮ，Ｕ１，Ｘ２，Ｖ１，Ｙ２の制御パルス、及び出力線間電圧の波形ＶＵＶを示しており、図５は、入力電流指令波形ＩＲ ＊の振幅が図４よりも大きくなった場合の各波形を示している。
ＩＲ ＊の振幅を大きくすると、ＩＲ ＊に追従してスイッチング素子ＲＮに対する制御パルス幅が広がり、実際の入力電流ＩＲが増加する。
【００４７】
入力電流ＩＲの増加によってリアクトルＬＲ，ＬＳに流れる電流も増加し、これらのリアクトルＬＲ，ＬＳに生じる電圧も増加する。前述したように出力端子Ｕ，Ｖ間の出力線間電圧ＶＵＶは入力線間電圧ＶＲＳとＬＲ，ＬＳに生じる電圧との和になるので、リアクトルＬＲ，ＬＳに生じる電圧を増加させることで負荷側に分配する電圧も増加させることができる。また、負荷側におけるその他の線間電圧も同様な制御によって変化させることができる。
【００４８】
従来技術である特開２０００−３１６２８５号公報の図２５に示される方法では、入力電流の歪みをフィードバックすることで入力電流の歪みを低減していたが、図４，図５に示した本発明の実施形態では、入力電流指令波形ＩＲ ＊の調節によって出力電圧の大きさを制御すると共に入力電流ＩＲをその指令波形ＩＲ ＊に追従するように制御することが可能である。つまり、入力電流をフィードバックすることなくその高調波成分を低減しながら、同時に出力電圧の大きさを制御することができるため、制御内容や回路構成の簡略化が可能になる。
【００４９】
【発明の効果】
以上のように本発明によれば、直接周波数変換回路の交流スイッチ部に設けたコンデンサの電圧を入力線間電圧よりも常に高く制御することにより、コンデンサの充電電流によって生じる入力電流の歪みを低減することができる。また、入力電流指令波形の振幅を変化させることで出力電圧を調整することができ、同時に入力電流波形を正弦波状に制御することができる。
【図面の簡単な説明】
【図１】本発明の実施形態が適用される直接周波数変換回路の主回路を示す図である。
【図２】請求項１に記載した発明の実施形態を示す図である。
【図３】請求項１に記載した発明の実施形態を実現するための制御ブロック図である。
【図４】請求項２に記載した発明の実施形態を示す図である。
【図５】請求項２に記載した発明の実施形態を示す図である。
【図６】従来技術を示す図である。
【図７】従来技術を示す図である。
【図８】従来技術を示す図である。
【符号の説明】
１０，２０，３０……交流スイッチ部
１１，２１，３１……直列スイッチ部
１２，２２，３２……３相ブリッジインバータ回路
Ｕ１〜Ｗ１，Ｕ２〜Ｗ２，Ｕ３〜Ｗ３，Ｘ１〜Ｚ１，Ｘ２〜Ｚ２，Ｘ３〜Ｚ３，ＲＰ，ＳＰ，ＴＰ，ＲＮ，ＳＮ，ＴＮ……スイッチング素子
ＬＲ，ＬＳ，ＬＴ……リアクトル
Ｃ１〜Ｃ３……コンデンサ
ＰＲ１〜ＰＲ４，ＰＳ１〜ＰＳ４，ＰＴ１〜ＰＴ４……接続点
Ｒ，Ｓ，Ｔ……交流入力端子
Ｕ，Ｖ，Ｗ……交流出力端子
ＩＲ……Ｒ相入力電流
ＩＲ'……Ｒ相入力電流の基本波成分
ＩＲ ＊……入力電流指令波形
ＶＣ１……コンデンサＣ１の電圧
ＶＲ……Ｒ相入力電圧
ＶＲＳ，ＶＳＴ，ＶＴＲ……入力線間電圧
ＶＵＶ……出力線間電圧
ＩＲＤ……入力電流の高調波成分
ＶＢ……出力電圧指令値
ＩＥ……入力電流補正制御波形
ＣＲ……キャリア波形
２００……制御回路
２０１……入力電流検出手段
２０１ａ……変流器
２０１ｂ……入力電流検出部
２０２……入力電流指令部
２０３……ヒステリシスコンパレータ
２０４……パルス分配手段
２０５……ゲート駆動ユニット
Claims (2)
- Ｎ相の交流入力電圧を任意周波数のＭ相（Ｎ，Ｍは２以上の整数）の交流出力電圧に変換する直接周波数変換回路であって、
ダイオードを逆並列接続したスイッチング素子を２個直列に接続してなる直列スイッチ部を、前記ダイオードのカソード側が２Ｍ個のスイッチング素子からなるＭ相ブリッジインバータ回路の正極端子側になるように前記インバータ回路に並列接続し、かつ、前記直列スイッチ部にコンデンサを並列接続して一相分の交流スイッチ部を構成し、この交流スイッチ部をＮ個設け、
前記直列スイッチ部のダイオード同士の各接続点をリアクトルを介してＮ相の交流入力端子にそれぞれ接続し、各相のブリッジインバータ回路の交流出力端子のうち、同一相に属するもの同士を一括してＭ相の交流出力端子にそれぞれ接続し、
ある相の直列スイッチ部のスイッチング素子のオン・オフ動作により、当該相及び異なる相の前記ブリッジインバータ回路のオン状態にあるスイッチング素子をそれぞれ介して電流を流すことにより当該相の入力電流を増減制御可能とした直接形周波数変換回路において、
一の交流スイッチ部のスイッチング素子と他の交流スイッチ部のスイッチング素子を共にオンさせた状態で、前記一の交流スイッチ部の直列スイッチ部のスイッチング素子をオン・オフさせることにより当該交流スイッチ部内のコンデンサを当該交流スイッチ部の入力電流により予め充電し、当該コンデンサの電圧を当該交流スイッチ部と他の交流スイッチ部との間の入力線間電圧の全波整流電圧よりも高く保持することを特徴とする直接周波数変換回路の制御方法。 - Ｎ相の交流入力電圧を任意周波数のＭ相（Ｎ，Ｍは２以上の整数）の交流出力電圧に変換する直接周波数変換回路であって、
ダイオードを逆並列接続したスイッチング素子を２個直列に接続してなる直列スイッチ部を、前記ダイオードのカソード側が２Ｍ個のスイッチング素子からなるＭ相ブリッジインバータ回路の正極端子側になるように前記インバータ回路に並列接続し、かつ、前記直列スイッチ部にコンデンサを並列接続して一相分の交流スイッチ部を構成し、この交流スイッチ部をＮ個設け、
前記直列スイッチ部のダイオード同士の各接続点をリアクトルを介してＮ相の交流入力端子にそれぞれ接続し、各相のブリッジインバータ回路の交流出力端子のうち、同一相に属するもの同士を一括してＭ相の交流出力端子にそれぞれ接続し、
ある相の直列スイッチ部のスイッチング素子のオン・オフ動作により、当該相及び異なる相の前記ブリッジインバータ回路のオン状態にあるスイッチング素子をそれぞれ介して電流を流すことにより当該相の入力電流を増減制御可能とした直接形周波数変換回路において、
各相の正弦波状の入力電流指令波形の瞬時値を中心として正負側に一定の幅を持たせて上下限値を設定し、入力電流検出値が前記上下限値に達した時点でオン・オフするように当該相の直列スイッチ部のスイッチング素子に対する制御パルスのパターンを決定すると共に、前記入力電流指令波形の振幅を変化させて前記直列スイッチ部のスイッチング素子に対する制御パルスの幅を変化させることにより、入力線間電圧と前記各リアクトルに発生する電圧との和である出力線間電圧を変化させることを特徴とする直接周波数変換回路の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195064A JP4389415B2 (ja) | 2001-06-27 | 2001-06-27 | 直接周波数変換回路の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001195064A JP4389415B2 (ja) | 2001-06-27 | 2001-06-27 | 直接周波数変換回路の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003018851A JP2003018851A (ja) | 2003-01-17 |
| JP4389415B2 true JP4389415B2 (ja) | 2009-12-24 |
Family
ID=19033101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001195064A Expired - Fee Related JP4389415B2 (ja) | 2001-06-27 | 2001-06-27 | 直接周波数変換回路の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4389415B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005333783A (ja) * | 2004-05-21 | 2005-12-02 | Toyota Motor Corp | 電力出力装置およびそれを備えた車両 |
| JP5302905B2 (ja) * | 2010-01-12 | 2013-10-02 | 三菱電機株式会社 | 電力変換装置 |
| JP5500036B2 (ja) * | 2010-10-07 | 2014-05-21 | 株式会社日本自動車部品総合研究所 | 電力変換装置 |
-
2001
- 2001-06-27 JP JP2001195064A patent/JP4389415B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003018851A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Baumann et al. | Parallel connection of two three-phase three-switch buck-type unity-power-factor rectifier systems with dc-link current balancing | |
| US6741482B2 (en) | Power conversion device | |
| Fujita | A single-phase active filter using an H-bridge PWM converter with a sampling frequency quadruple of the switching frequency | |
| Rodríguez et al. | PWM regenerative rectifiers: State of the art | |
| Dalessandro et al. | Discontinuous space-vector modulation for three-level PWM rectifiers | |
| Nguyen et al. | Dual three-phase indirect matrix converter with carrier-based PWM method | |
| Itoh et al. | A novel five-level three-phase PWM rectifier with reduced switch count | |
| JP5939411B2 (ja) | 電力変換装置 | |
| Lee et al. | An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter | |
| JP4389415B2 (ja) | 直接周波数変換回路の制御方法 | |
| KR101966318B1 (ko) | 불연속 변조 기법을 이용한 고속철도 추진제어 장치용 단상 pwm 컨버터 및 그 제어 방법 | |
| JP3666557B2 (ja) | 電力変換回路 | |
| JP4661197B2 (ja) | 電圧形インバータの制御方法 | |
| Knapczyk et al. | Analysis of pulse width modulation techniques for AC/DC line-side converters | |
| JP3666565B2 (ja) | 直接形周波数変換回路及びその制御方法 | |
| JP3801834B2 (ja) | 直接周波数変換回路の制御方法 | |
| CN107431445A (zh) | 直流/交流***互连装置及交流/交流***互连装置 | |
| JP3070314B2 (ja) | インバータの出力電圧補償回路 | |
| JP3246584B2 (ja) | Ａｃ／ｄｃコンバータ | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 | |
| JPH0746847A (ja) | 三相整流装置 | |
| JPH01298959A (ja) | Ｐｗｍコンバータ装置 | |
| JP2874215B2 (ja) | Ｐｗｍコンバータの制御方法 | |
| Yue et al. | Mitigation of common-mode voltage in matrix converter | |
| JP3822754B2 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20060810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |