JPH05243667A - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JPH05243667A JPH05243667A JP4120492A JP4120492A JPH05243667A JP H05243667 A JPH05243667 A JP H05243667A JP 4120492 A JP4120492 A JP 4120492A JP 4120492 A JP4120492 A JP 4120492A JP H05243667 A JPH05243667 A JP H05243667A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current blocking
- semiconductor laser
- laser device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 電流阻止効果の優れた電流阻止層をもつＧａ
ＡｌＡｓ系半導体レーザ装置を提供することを目的とす
る。 【構成】 ダブルヘテロ構造部１００上に複数のＧａ
1-xＡｌxＡｓ層（０．２＜ｘ＜０．８、層厚：０．１μ
ｍ以下）９ｂを含む電流阻止層７を形成する。この電流
阻止層７は凹部６が形成されており、該凹部６内に電流
注入層１０が形成される。
ＡｌＡｓ系半導体レーザ装置を提供することを目的とす
る。 【構成】 ダブルヘテロ構造部１００上に複数のＧａ
1-xＡｌxＡｓ層（０．２＜ｘ＜０．８、層厚：０．１μ
ｍ以下）９ｂを含む電流阻止層７を形成する。この電流
阻止層７は凹部６が形成されており、該凹部６内に電流
注入層１０が形成される。
Description
【０００１】
【産業上の利用分野】本発明はＧａ1-uＡｌuＡｓ系半導
体レーザ装置に関する。
体レーザ装置に関する。
【０００２】
【従来の技術】近年、半導体レーザ装置は光情報機器や
光通信機器等の光エレクトロニクスにおける光源として
利用されており、活発に研究開発されている。最近、電
子デバイスの集積化等の要求に伴って、基板上に半導体
層をエピタキシャル成長させ、この基板面に対して垂直
な方向からレーザ光を取り出す面発光型半導体レーザ装
置が開発されている。
光通信機器等の光エレクトロニクスにおける光源として
利用されており、活発に研究開発されている。最近、電
子デバイスの集積化等の要求に伴って、基板上に半導体
層をエピタキシャル成長させ、この基板面に対して垂直
な方向からレーザ光を取り出す面発光型半導体レーザ装
置が開発されている。
【０００３】この面発光型半導体レーザ装置は例えば第
５２回応用物理学会学術講演会講演予稿集（Ｎｏ．３）
の第１０２４頁の１１ｐ−ＺＭ−１に記載されている。
図４は斯る半導体レーザ装置の断面図である。
５２回応用物理学会学術講演会講演予稿集（Ｎｏ．３）
の第１０２４頁の１１ｐ−ＺＭ−１に記載されている。
図４は斯る半導体レーザ装置の断面図である。
【０００４】図中、３１は基板（ｎ型ＧａＡｓ）であ
る。この基板３１上には半導体多層膜反射鏡（ｎ型Ｇａ
0.9Ａｌ0.1Ａｓ／ＡｌＡｓの複数ペア）３２、第１クラ
ッド層（ｎ型Ｇａ0.6Ａｌ0.4Ａｓ）３３、活性層（ｐ型
ＧａＡｓ）３４、第２クラッド層（ｐ型Ｇａ0.6Ａｌ0.4
Ａｓ）３５がこの順に積層されている。この第２クラッ
ド層３５上にはｎ型ＧａＡｓ層３６ａ及びｎ型Ｇａ0.9
Ａｌ0.1Ａｓ層３６ｂからなる電流阻止層３６がこの順
序で形成されている。そして、この電流阻止層３６には
電流通路部となる凹部５０が作成されている。
る。この基板３１上には半導体多層膜反射鏡（ｎ型Ｇａ
0.9Ａｌ0.1Ａｓ／ＡｌＡｓの複数ペア）３２、第１クラ
ッド層（ｎ型Ｇａ0.6Ａｌ0.4Ａｓ）３３、活性層（ｐ型
ＧａＡｓ）３４、第２クラッド層（ｐ型Ｇａ0.6Ａｌ0.4
Ａｓ）３５がこの順に積層されている。この第２クラッ
ド層３５上にはｎ型ＧａＡｓ層３６ａ及びｎ型Ｇａ0.9
Ａｌ0.1Ａｓ層３６ｂからなる電流阻止層３６がこの順
序で形成されている。そして、この電流阻止層３６には
電流通路部となる凹部５０が作成されている。
【０００５】前記電流阻止層３６上及び前記凹部５０内
には電流注入層（ｐ型Ｇａ0.6Ａｌ0 .4Ａｓ）３８が形成
されている。この電流注入層３８上には誘電体多層膜反
射鏡３９（ＳｉＯ2／ＴｉＯ2の複数ペア）、該誘電体多
層膜反射鏡３９を囲む態様にてコンタクト層（ｐ型Ｇａ
Ａｓ）４０が形成されている。
には電流注入層（ｐ型Ｇａ0.6Ａｌ0 .4Ａｓ）３８が形成
されている。この電流注入層３８上には誘電体多層膜反
射鏡３９（ＳｉＯ2／ＴｉＯ2の複数ペア）、該誘電体多
層膜反射鏡３９を囲む態様にてコンタクト層（ｐ型Ｇａ
Ａｓ）４０が形成されている。
【０００６】前記コンタクト層４０及び電流注入層３８
上面には、ｐ型電極（Ａｕ／Ｃｒ）４１が形成され、基
板３１の下面にはｎ型電極（Ａｕ／Ｓｎ）４２が形成さ
れている。
上面には、ｐ型電極（Ａｕ／Ｃｒ）４１が形成され、基
板３１の下面にはｎ型電極（Ａｕ／Ｓｎ）４２が形成さ
れている。
【０００７】そして、この半導体レーザ装置は次のよう
に製造される。
に製造される。
【０００８】最初に、図５に示すように、基板３１上に
半導体多層膜反射鏡３２、第１クラッド層３３、活性層
３４、第２クラッド層３５、ｎ型ＧａＡｓ層３６ａ及び
ｎ型Ｇａ0.9Ａｌ0.1Ａｓ層３６ｂを連続結晶成長した
後、前記ｎ型ＧａＡｓ層３６ａの途中までエッチングし
てなる凹部５０ａを形成する。
半導体多層膜反射鏡３２、第１クラッド層３３、活性層
３４、第２クラッド層３５、ｎ型ＧａＡｓ層３６ａ及び
ｎ型Ｇａ0.9Ａｌ0.1Ａｓ層３６ｂを連続結晶成長した
後、前記ｎ型ＧａＡｓ層３６ａの途中までエッチングし
てなる凹部５０ａを形成する。
【０００９】続いて、完成図である図４に示すように、
この凹部５０ａの下部をＧａＡｓメルトを用いてメルト
バックして前記電流阻止層３６に凹部５０を形成した
後、該凹部５０内及び電流阻止層３６上に電流注入層３
８、続いて該電流注入層３８上にコンタクト層４０を液
相エピタキシャル法（ＬＰＥ法）により作成する。その
後、該誘電体多層膜反射鏡３９、ｐ型電極４１、及びｎ
型電極４２を作成する。
この凹部５０ａの下部をＧａＡｓメルトを用いてメルト
バックして前記電流阻止層３６に凹部５０を形成した
後、該凹部５０内及び電流阻止層３６上に電流注入層３
８、続いて該電流注入層３８上にコンタクト層４０を液
相エピタキシャル法（ＬＰＥ法）により作成する。その
後、該誘電体多層膜反射鏡３９、ｐ型電極４１、及びｎ
型電極４２を作成する。
【００１０】
【発明が解決しようとする課題】ところで、斯る構造の
半導体レーザ装置では、前記メルトバックする工程及び
ＬＰＥ法を用いる工程において、図５に示すｎ型Ｇａ
0.9Ａｌ0.1Ａｓ層３６ｂの表面欠陥部分６０ａ、６０
ａ、・・がメルトバックされ、図４で示すように欠陥部
分６０ｂ、６０ｂ、・・が形成される。従って、電流阻
止層３６の電流阻止効果が著しく低下し、無効電流が増
加するといった問題があった。
半導体レーザ装置では、前記メルトバックする工程及び
ＬＰＥ法を用いる工程において、図５に示すｎ型Ｇａ
0.9Ａｌ0.1Ａｓ層３６ｂの表面欠陥部分６０ａ、６０
ａ、・・がメルトバックされ、図４で示すように欠陥部
分６０ｂ、６０ｂ、・・が形成される。従って、電流阻
止層３６の電流阻止効果が著しく低下し、無効電流が増
加するといった問題があった。
【００１１】本発明は上述の問題点を鑑み成されたもの
であり、電流阻止効果の劣化を防止した半導体レーザ装
置を提供することを目的とする。
であり、電流阻止効果の劣化を防止した半導体レーザ装
置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体レーザ装
置は、ＧａＡｓ基板上に、ＧａＡｌＡｓ系の第１、第２
クラッド層が活性層を狭持するダブルヘテロ構造部を備
え、該第２クラッド層上に電流通路部をもつ電流阻止層
を有し、該電流阻止層は複数のＧａ1-xＡｌxＡｓ層
（０．２＜ｘ＜０．８）が含まれていることを特徴と
し、特に前記Ｇａ1-xＡｌxＡｓ層の層厚が０．１μｍ以
下であることを特徴とする。
置は、ＧａＡｓ基板上に、ＧａＡｌＡｓ系の第１、第２
クラッド層が活性層を狭持するダブルヘテロ構造部を備
え、該第２クラッド層上に電流通路部をもつ電流阻止層
を有し、該電流阻止層は複数のＧａ1-xＡｌxＡｓ層
（０．２＜ｘ＜０．８）が含まれていることを特徴と
し、特に前記Ｇａ1-xＡｌxＡｓ層の層厚が０．１μｍ以
下であることを特徴とする。
【００１３】
【作用】Ｇａ1-xＡｌxＡｓ層（０．２＜ｘ＜０．８）は
メルトバック耐性に優れているので、前記Ｇａ1-xＡｌx
Ａｓ層が複数含まれた電流阻止層は電流阻止効果が優
れ、無効電流が減少する。特に、前記Ｇａ1-xＡｌxＡｓ
の層厚が０．１μｍ以下である場合に酸化された側端面
に結晶成長が可能である。
メルトバック耐性に優れているので、前記Ｇａ1-xＡｌx
Ａｓ層が複数含まれた電流阻止層は電流阻止効果が優
れ、無効電流が減少する。特に、前記Ｇａ1-xＡｌxＡｓ
の層厚が０．１μｍ以下である場合に酸化された側端面
に結晶成長が可能である。
【００１４】
【実施例】以下、本発明に係る一実施例の面発光型半導
体レーザ装置について図面を参照しつつ説明する。図１
は本実施例の半導体レーザ装置の断面図である。
体レーザ装置について図面を参照しつつ説明する。図１
は本実施例の半導体レーザ装置の断面図である。
【００１５】図中、１は基板（ｎ型ＧａＡｓ）である。
この基板１の（１００）面上には半導体多層膜反射鏡
（ｎ型Ｇａ0.9Ａｌ0.1Ａｓ／ＡｌＡｓの２５ペア）２が
形成され、該反射鏡２上には層厚０．５μｍの第１クラ
ッド層（ｎ型Ｇａ0.6Ａｌ0.4Ａｓ）３、層厚１μｍの活
性層（ｐ型ＧａＡｓ）４、層厚０．３μｍの第２クラッ
ド層（ｐ型Ｇａ0.6Ａｌ0.4Ａｓ）５がこの順に積層され
てダブルヘテロ構造部１００が形成されている。
この基板１の（１００）面上には半導体多層膜反射鏡
（ｎ型Ｇａ0.9Ａｌ0.1Ａｓ／ＡｌＡｓの２５ペア）２が
形成され、該反射鏡２上には層厚０．５μｍの第１クラ
ッド層（ｎ型Ｇａ0.6Ａｌ0.4Ａｓ）３、層厚１μｍの活
性層（ｐ型ＧａＡｓ）４、層厚０．３μｍの第２クラッ
ド層（ｐ型Ｇａ0.6Ａｌ0.4Ａｓ）５がこの順に積層され
てダブルヘテロ構造部１００が形成されている。
【００１６】前記第２クラッド層５上には電流通路部と
なる凹部６をもつ電流阻止層７が形成されている。この
電流阻止層７は例えば層厚０．３μｍの第１電流阻止層
（ｎ型ＧａＡｓ）８、及び層厚０．２μｍのｎ型Ｇａ
1-yＡｌyＡｓ層９ａ（ここで、組成比ｙは０≦ｙ≦０．
２で、望ましくはｙ＝０．１近傍）と層厚０．１μｍ以
下、例えば０．１μｍのｎ型Ｇａ1-xＡｌxＡｓ層９ｂ
（ここで、組成比ｘは０．２＜ｘ＜０．８で、望ましく
はｘ＝０．７近傍）のそれぞれ３層と２層が交互に積層
されてなる第２電流阻止層９とで構成されている。前記
電流阻止層７上及び前記凹部６内には、前記電流阻止層
７上の層厚が２μｍである電流注入層（ｐ型Ｇａ0.6Ａ
ｌ0.4Ａｓ）１０が形成されている。前記電流注入層１
０上には層厚０．５μｍのコンタクト層（ｐ型Ｇａ0.9
Ａｓ0.1Ａｓ）１１が形成されている。そして、前記コ
ンタクト層１１上に誘電体多層膜反射鏡１２（ＳｉＯ2
／ＴｉＯ2の４ペア）が形成され、また前記誘電体反射
鏡１２と同じ材料からなる中間層１３が前記コンタクト
層１１を囲む態様にて前記残余の電流注入層１０上に形
成されている。
なる凹部６をもつ電流阻止層７が形成されている。この
電流阻止層７は例えば層厚０．３μｍの第１電流阻止層
（ｎ型ＧａＡｓ）８、及び層厚０．２μｍのｎ型Ｇａ
1-yＡｌyＡｓ層９ａ（ここで、組成比ｙは０≦ｙ≦０．
２で、望ましくはｙ＝０．１近傍）と層厚０．１μｍ以
下、例えば０．１μｍのｎ型Ｇａ1-xＡｌxＡｓ層９ｂ
（ここで、組成比ｘは０．２＜ｘ＜０．８で、望ましく
はｘ＝０．７近傍）のそれぞれ３層と２層が交互に積層
されてなる第２電流阻止層９とで構成されている。前記
電流阻止層７上及び前記凹部６内には、前記電流阻止層
７上の層厚が２μｍである電流注入層（ｐ型Ｇａ0.6Ａ
ｌ0.4Ａｓ）１０が形成されている。前記電流注入層１
０上には層厚０．５μｍのコンタクト層（ｐ型Ｇａ0.9
Ａｓ0.1Ａｓ）１１が形成されている。そして、前記コ
ンタクト層１１上に誘電体多層膜反射鏡１２（ＳｉＯ2
／ＴｉＯ2の４ペア）が形成され、また前記誘電体反射
鏡１２と同じ材料からなる中間層１３が前記コンタクト
層１１を囲む態様にて前記残余の電流注入層１０上に形
成されている。
【００１７】そして、前記コンタクト層１１及び中間層
１３上には、誘電体多層膜反射鏡１２を囲む態様にてｐ
型電極（Ａｕ／Ｃｒ）１４が形成され、基板１の下面に
はｎ型電極（Ａｕ／Ｓｎ）１５が形成されている。
１３上には、誘電体多層膜反射鏡１２を囲む態様にてｐ
型電極（Ａｕ／Ｃｒ）１４が形成され、基板１の下面に
はｎ型電極（Ａｕ／Ｓｎ）１５が形成されている。
【００１８】次に、斯る半導体レーザ装置の製造方法の
一例について説明する。尚、図１と同じ部分には同じ符
号を付す。
一例について説明する。尚、図１と同じ部分には同じ符
号を付す。
【００１９】まず、図２(ａ）に示すように、最初に基
板１を準備した後、この基板１の（１００）面上に有機
金属気相成長法（ＭＯＣＶＤ法）又は分子線エピタキシ
ャル法（ＭＢＥ法）を用いて、半導体多層膜反射鏡２、
第１クラッド層３、活性層４、第２クラッド層５、第１
電流阻止層８、第２電流阻止層９、及び層厚０．１μｍ
のキャップ層（ｐ型ＧａＡｓ）２１をこの順に形成す
る。
板１を準備した後、この基板１の（１００）面上に有機
金属気相成長法（ＭＯＣＶＤ法）又は分子線エピタキシ
ャル法（ＭＢＥ法）を用いて、半導体多層膜反射鏡２、
第１クラッド層３、活性層４、第２クラッド層５、第１
電流阻止層８、第２電流阻止層９、及び層厚０．１μｍ
のキャップ層（ｐ型ＧａＡｓ）２１をこの順に形成す
る。
【００２０】次に、図２（ｂ）に示すように、前記キャ
ップ層２１上にフォトリソグラフィ技術等を用いて、例
えば直径１０μｍ程度の円形窓をもつレジストパターン
膜２２を作成した後、該レジストパターン膜２２をマス
クとして、硫酸系エッチャント（Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ
2Ｏ＝３：１：１）により、キャップ層２１、第２電流
阻止層９、及び第１電流阻止層８をエッチングし、該第
１電流阻止層８を約０．１μｍ残した状態で凹部６ａを
形成した後、前記レジストパターン膜２２を除去する。
ここで、前記凹部６ａの下部の第１電流阻止層８を除去
しないのは、第２クラッド層５の上面が大気中で酸化さ
れ、後の工程であるＬＰＥ法により第２クラッド層５上
に結晶成長できなくなるのを防止するためである。
ップ層２１上にフォトリソグラフィ技術等を用いて、例
えば直径１０μｍ程度の円形窓をもつレジストパターン
膜２２を作成した後、該レジストパターン膜２２をマス
クとして、硫酸系エッチャント（Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ
2Ｏ＝３：１：１）により、キャップ層２１、第２電流
阻止層９、及び第１電流阻止層８をエッチングし、該第
１電流阻止層８を約０．１μｍ残した状態で凹部６ａを
形成した後、前記レジストパターン膜２２を除去する。
ここで、前記凹部６ａの下部の第１電流阻止層８を除去
しないのは、第２クラッド層５の上面が大気中で酸化さ
れ、後の工程であるＬＰＥ法により第２クラッド層５上
に結晶成長できなくなるのを防止するためである。
【００２１】続いて、図２（ｃ）に示すように、ＧａＡ
ｓメルトを用いて前記凹部６ａの下部にある第１電流阻
止層８をメルトバックにより除去して第２クラッド層５
を露出する凹部６を完成すると共に前記キャップ層２１
を除去した後、液相エピタキシャル法（ＬＰＥ法）を用
いて凹部６内及び前記電流阻止層７上に電流注入層１
０、続いて、前記電流注入層１０上にコンタクト層１１
を形成する。
ｓメルトを用いて前記凹部６ａの下部にある第１電流阻
止層８をメルトバックにより除去して第２クラッド層５
を露出する凹部６を完成すると共に前記キャップ層２１
を除去した後、液相エピタキシャル法（ＬＰＥ法）を用
いて凹部６内及び前記電流阻止層７上に電流注入層１
０、続いて、前記電流注入層１０上にコンタクト層１１
を形成する。
【００２２】次に完成図である図１に示すように、前記
コンタクト層１１上にレジストパターン膜を形成し、該
レジストパターン膜をマスクとしてアンモニア系エッチ
ング液（ＮＨ4ＯＨ：Ｈ2Ｏ2＝１：２０）によりエッチ
ングする。その後、前記パターン化したコンタクト層１
１及び露出した電流注入層１０上に電子ビーム蒸着法に
より誘電体多層反射鏡を形成した後、該誘電体多層反射
鏡の一部をプラズマエッチングにより除去して前記コン
タクト層１１の一部を露出させて、誘電体多層反射鏡１
２と中間層１３を形成する。その後、蒸着法等により該
誘電体多層反射鏡１２を囲む態様にてｐ型電極１４を形
成すると共に基板１の下面にも蒸着法によりｎ型電極１
５を形成する。
コンタクト層１１上にレジストパターン膜を形成し、該
レジストパターン膜をマスクとしてアンモニア系エッチ
ング液（ＮＨ4ＯＨ：Ｈ2Ｏ2＝１：２０）によりエッチ
ングする。その後、前記パターン化したコンタクト層１
１及び露出した電流注入層１０上に電子ビーム蒸着法に
より誘電体多層反射鏡を形成した後、該誘電体多層反射
鏡の一部をプラズマエッチングにより除去して前記コン
タクト層１１の一部を露出させて、誘電体多層反射鏡１
２と中間層１３を形成する。その後、蒸着法等により該
誘電体多層反射鏡１２を囲む態様にてｐ型電極１４を形
成すると共に基板１の下面にも蒸着法によりｎ型電極１
５を形成する。
【００２３】斯る面発光型半導体レーザ装置では、電流
阻止層７に複数含まれるＧａ1-xＡｌxＡｓ層（０．２＜
ｘ＜０．８）９ｂがメルトバック耐性に優れ、且つその
層厚が０．１μｍ以下であるので、その側端面が酸化さ
れても該面に結晶成長が可能である。従って、前記ＬＰ
Ｅ法により前記凹部６内に電流注入層１０を形成できる
と共に、前記メルトバック工程及びＬＰＥ法を用いる工
程において、該電流阻止層７においてメルトバックが進
行するのを防止できる。従って、電流阻止効果の低下を
防止でき、無効電流が減少する。
阻止層７に複数含まれるＧａ1-xＡｌxＡｓ層（０．２＜
ｘ＜０．８）９ｂがメルトバック耐性に優れ、且つその
層厚が０．１μｍ以下であるので、その側端面が酸化さ
れても該面に結晶成長が可能である。従って、前記ＬＰ
Ｅ法により前記凹部６内に電流注入層１０を形成できる
と共に、前記メルトバック工程及びＬＰＥ法を用いる工
程において、該電流阻止層７においてメルトバックが進
行するのを防止できる。従って、電流阻止効果の低下を
防止でき、無効電流が減少する。
【００２４】また、斯る面発光型半導体レーザ装置で
は、図３に電流阻止層７のポテンシャルエネルギーを示
すように、従来の面発光型半導体レーザ装置に比べてヘ
テロ界面でのバリアが多数存在するので、より耐圧が向
上する。尚、電流阻止層７にＧａ1-xＡｌxＡｓ層（０．
２＜ｘ＜０．８）が単層しか含まれない面発光型半導体
レーザ装置は、効果が非常に小さかった。
は、図３に電流阻止層７のポテンシャルエネルギーを示
すように、従来の面発光型半導体レーザ装置に比べてヘ
テロ界面でのバリアが多数存在するので、より耐圧が向
上する。尚、電流阻止層７にＧａ1-xＡｌxＡｓ層（０．
２＜ｘ＜０．８）が単層しか含まれない面発光型半導体
レーザ装置は、効果が非常に小さかった。
【００２５】ところで、Ｇａ1-xＡｌxＡｓ層は電流阻止
層７に複数含まれていればよく、適宜変更可能である。
但し、Ｇａ1-xＡｌxＡｓ層９ｂが電流阻止層７の最上部
に位置しない場合は製造工程においてキャップ層２１を
設ける工程を省くことができるが、該Ｇａ1-xＡｌxＡｓ
層９ｂが電流阻止層７の最上部にある場合は、製造工程
中にＧａ1-xＡｌxＡｓ層が酸化されて、後のＬＰＥ法に
よってその上面に結晶成長が行えなくなるのでキャップ
層２１は必要である。
層７に複数含まれていればよく、適宜変更可能である。
但し、Ｇａ1-xＡｌxＡｓ層９ｂが電流阻止層７の最上部
に位置しない場合は製造工程においてキャップ層２１を
設ける工程を省くことができるが、該Ｇａ1-xＡｌxＡｓ
層９ｂが電流阻止層７の最上部にある場合は、製造工程
中にＧａ1-xＡｌxＡｓ層が酸化されて、後のＬＰＥ法に
よってその上面に結晶成長が行えなくなるのでキャップ
層２１は必要である。
【００２６】また、上記実施例ではｎ型ＧａＡｓ基板を
用いたが、ｐ型ＧａＡｓ基板を用いてもよい。但し、こ
の場合、第１、第２電流阻止層等も逆の導電型にする必
要がある。
用いたが、ｐ型ＧａＡｓ基板を用いてもよい。但し、こ
の場合、第１、第２電流阻止層等も逆の導電型にする必
要がある。
【００２７】また、第１電流阻止層を省いてもよいが、
上記実施例のように第１電流阻止層を設ける方が好まし
い。更に、活性層にＧａＡｓに代えてＧａＡｌＡｓを用
いてもよい。
上記実施例のように第１電流阻止層を設ける方が好まし
い。更に、活性層にＧａＡｓに代えてＧａＡｌＡｓを用
いてもよい。
【００２８】また、従来例と同じように、誘電体多層膜
反射鏡下のコンタクト層を取り除いた構造にしてもよ
く、適宜変更可能である。
反射鏡下のコンタクト層を取り除いた構造にしてもよ
く、適宜変更可能である。
【００２９】更に、上記実施例では面発光型半導体レー
ザ装置の一例について説明したが、適宜変更可能であ
り、例えば基板面に平行な方向から光を取り出す通常の
Ｇａ1- uＡｌuＡｓ系半導体レーザ装置でもよい。
ザ装置の一例について説明したが、適宜変更可能であ
り、例えば基板面に平行な方向から光を取り出す通常の
Ｇａ1- uＡｌuＡｓ系半導体レーザ装置でもよい。
【００３０】
【発明の効果】本発明の半導体レーザ装置は、電流阻止
層に複数層含まれているＧａ1-xＡｌxＡｓ層（０．２＜
ｘ＜０．８）がメルトバック耐性に優れているので、該
電流阻止層での電流阻止効果が優れて無効電流が減少す
る。特に前記Ｇａ1-xＡｌxＡｓ層の層厚が０．１μｍ以
下である場合に、酸化した側端面での結晶成長が可能と
なるので望ましい。
層に複数層含まれているＧａ1-xＡｌxＡｓ層（０．２＜
ｘ＜０．８）がメルトバック耐性に優れているので、該
電流阻止層での電流阻止効果が優れて無効電流が減少す
る。特に前記Ｇａ1-xＡｌxＡｓ層の層厚が０．１μｍ以
下である場合に、酸化した側端面での結晶成長が可能と
なるので望ましい。
【図面の簡単な説明】
【図１】本発明に係る一実施例の面発光型半導体レーザ
装置の断面図である。
装置の断面図である。
【図２】上記面発光型半導体レーザ装置の製造工程を示
す工程図である。
す工程図である。
【図３】上記面発光型半導体レーザ装置の電流阻止層に
おけるポテンシャルエネルギー曲線の模式図である。
おけるポテンシャルエネルギー曲線の模式図である。
【図４】従来例の面発光型半導体レーザ装置の断面図で
ある。
ある。
【図５】従来例の面発光型半導体レーザ装置の製造工程
を示す図である。
を示す図である。
１ ＧａＡｓ基板 ３ 第１クラッド層 ４ 活性層 ５ 第２クラッド層 １００ ダブルヘテロ構造部 ６ 凹部（電流通路部） ７ 電流阻止層 ８ 第１電流阻止層 ９ 第２電流阻止層 ９ｂ Ｇａ1-xＡｌxＡｓ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石川 徹 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内
Claims (2)
- 【請求項１】 ＧａＡｓ基板上に、ＧａＡｌＡｓ系の第
１、第２クラッド層が活性層を挟持するダブルヘテロ構
造部を備え、該第２クラッド層上に電流通路部をもつ電
流阻止層を有する半導体レーザ装置において、該電流阻
止層が複数のＧａ1-xＡｌxＡｓ層（０．２＜ｘ＜０．
８）を含むことを特徴とする半導体レーザ装置。 - 【請求項２】 前記Ｇａ1-xＡｌxＡｓ層の層厚が０．１
μｍ以下であることを特徴とする請求項１記載の半導体
レーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4120492A JPH05243667A (ja) | 1992-02-27 | 1992-02-27 | 半導体レーザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4120492A JPH05243667A (ja) | 1992-02-27 | 1992-02-27 | 半導体レーザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243667A true JPH05243667A (ja) | 1993-09-21 |
Family
ID=12601889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4120492A Pending JPH05243667A (ja) | 1992-02-27 | 1992-02-27 | 半導体レーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243667A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1033796A2 (en) * | 1999-03-03 | 2000-09-06 | Matsushita Electronics Corporation | Semiconductor laser and a manufacturing method for the same |
| JP2006253340A (ja) * | 2005-03-10 | 2006-09-21 | Ricoh Co Ltd | 面発光レーザ素子およびその製造方法および面発光レーザアレイおよび電子写真システムおよび光通信システムおよび光インターコネクションシステム |
-
1992
- 1992-02-27 JP JP4120492A patent/JPH05243667A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1033796A2 (en) * | 1999-03-03 | 2000-09-06 | Matsushita Electronics Corporation | Semiconductor laser and a manufacturing method for the same |
| EP1033796A3 (en) * | 1999-03-03 | 2002-05-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and a manufacturing method for the same |
| US6822989B1 (en) | 1999-03-03 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser and a manufacturing method for the same |
| JP2006253340A (ja) * | 2005-03-10 | 2006-09-21 | Ricoh Co Ltd | 面発光レーザ素子およびその製造方法および面発光レーザアレイおよび電子写真システムおよび光通信システムおよび光インターコネクションシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100303279B1 (ko) | 반도체레이저다이오드와그제조방법 | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JPH0722691A (ja) | 半導体レーザとその製造方法 | |
| JP3718952B2 (ja) | 半導体レーザ | |
| US5706304A (en) | Semiconductor laser device | |
| JP2004146527A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2950028B2 (ja) | 光半導体素子の製造方法 | |
| US5805628A (en) | Semiconductor laser | |
| JPH05243667A (ja) | 半導体レーザ装置 | |
| JP2911751B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP4056717B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3685541B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JP3453787B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2000022262A (ja) | 半導体レーザ装置 | |
| JPH1027941A (ja) | 面発光型半導体レーザ装置及びその製作方法 | |
| JP2812024B2 (ja) | 面発光素子の製造方法 | |
| JP3546630B2 (ja) | 面発光型半導体レーザ装置およびその製造方法 | |
| JP2975745B2 (ja) | 面発光型半導体レーザ装置とその製造方法 | |
| JPH084180B2 (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JP3075824B2 (ja) | 面発光型半導体レーザ装置とその製造方法 | |
| JP2934678B2 (ja) | 面発光型半導体レーザの製造方法 | |
| JP2952299B2 (ja) | 面発光レーザ装置 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH05235469A (ja) | 面発光型半導体レーザ装置 | |
| JP2909512B2 (ja) | 面発光型半導体レーザ |