JPH05234994A - コンタクトホールの形成方法 - Google Patents

コンタクトホールの形成方法

Info

Publication number
JPH05234994A
JPH05234994A JP3341092A JP3341092A JPH05234994A JP H05234994 A JPH05234994 A JP H05234994A JP 3341092 A JP3341092 A JP 3341092A JP 3341092 A JP3341092 A JP 3341092A JP H05234994 A JPH05234994 A JP H05234994A
Authority
JP
Japan
Prior art keywords
film
contact hole
insulating film
organic insulating
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3341092A
Other languages
English (en)
Inventor
Yoshiyuki Kitazawa
良幸 北沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3341092A priority Critical patent/JPH05234994A/ja
Publication of JPH05234994A publication Critical patent/JPH05234994A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 薄膜トランジスタの層間絶縁に有機絶縁膜を
用いた液晶表示装置のコンタクトホールの形成方法 【構成】 酸化シリコン膜103と有機絶縁膜104の
積層構造からなる層間絶縁膜に0.1Torr以上のド
ライエッチングおよび0.1Torr以下のドライエッ
チングを連続して施すことにより、前記層間絶縁膜にコ
ンタクトホールを形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に用いられる
MOS型トランジスタおよび液晶表示装置に用いる薄膜
トランジスタに関する製造方法である。
【0002】
【従来の技術】図1は薄膜トランジスタと画素電極の層
間絶縁に有機絶縁膜を用いた本発明の製造方法によって
製造された液晶表示装置の構造を表している。図1(a)
は前記薄膜トランジスタを表方向からみ見たときの構造
を表しており、図1(b)は薄膜トランジスタのドレイン
部、すなわち図1(a)の線分ABで切りとられたコンタ
クトホール部分の断面図である。101は石英あるいは
ガラスの基板、102は半導体不純物を含む島状の低抵
抗シリコン、103は酸化シリコンの層間絶縁膜、10
4はパッシベーションおよび層間絶縁を目的とした有機
絶縁膜であり、105は透明画素電極である。
【0003】図2(a)〜(f)は従来の製造方法による薄膜
トランジスタのドレイン部コンタクトホールの形成方法
を示す工程図である。
【0004】特にここではパターン形成性、耐熱性およ
び耐薬品性に優れているため、従来半導体装置および液
晶表示装置の製造に用いられることの多かったポリイミ
ド系樹脂膜を用いた液晶表示装置の工程について以下に
記述する。
【0005】まず、基板201上に島状にパターン形成
された低抵抗シリコン202に気相成長法あるいはスパ
ッタリング法により堆積された酸化シリコン膜203
に、図2(a)に示すようにフォトレジスト205のパタ
ーンを形成し、バッファ沸酸によって酸化シリコン20
3をエッチングすると図2(b)に示すようになる。その
後、図2(c)に示すようにポリイミド系樹脂膜204を
回転塗布する。従来のポリイミド系樹脂膜のパターン加
工法を用いると、回転塗布してから100〜150℃の
温度で1時間程セミキュアした後、図2(d)に示すよう
にフォトレジスト205のパターンを形成し、ヒドラジ
ン系のエッチング液にて図2(e)の如くエッチングし、
図2(f)に示すようにフォトレジスト205を除去した
後、250〜350℃程度の高温度で約1時間ポストキ
ュアすることによって完全にイミド化を促進させてポリ
イミド系樹脂膜204のパターンを形成し層間絶縁膜ま
たはパッシベーション膜として使っていた。
【0006】しかしながら、フォトリソグラフィー工程
が2度必要であること、あるいはポリイミド系樹脂の熱
処理工程を2度に分けて行わなくてはならないことによ
って生産性が低く、さらに図2(e)に示すようにポリイ
ミド系樹脂膜204をエッチングした場所に低抵抗シリ
コン膜202が露出してくるとヒドラジン系エッチング
液によって低抵抗シリコン膜202はエッチングされて
しまうため、しばしば液晶表示装置に欠陥を生じ製品と
しての信頼性を損なうといった欠点があった。
【0007】
【発明が解決しようとする課題】本発明は層間絶縁膜お
よびパッシベーション膜としてポリイミド系樹脂膜を使
った、半導体装置および液晶表示装置のコンタクトホー
ル形成方法において、 (1)ポリイミド系樹脂膜の熱処理工程を1回にすること
によって、生産性の向上をはかること (2)ポリイミド系樹脂膜をヒドラジン系エッチング液に
よってエッチングする際、低抵抗シリコンがエッチング
されるという問題を、ドライエッチングすることにより
解決すること また、ポリイミド系樹脂膜以外にも、他の有機絶縁膜を
層間絶縁に用いた半導体装置および液晶表示装置のコン
タクトホールの形成方法において、 (3)従来、パッシベーションあるいは層間絶縁に有機絶
縁膜を用いた液晶表示装置および半導体装置において
は、パターン形成性の良さからポリイミド系樹脂膜が使
用されることが多かったが、更にフッ素系樹脂膜、アク
リル系樹脂膜等の他の有機絶縁膜を広く使用すること (4)従来、酸化シリコンとシリコンのドライエッチング
は低選択比であり、なおかつ大面積基板を用いるとき酸
化シリコン膜を均一に堆積することが困難なため、層間
絶縁膜に用いる酸化シリコンのコンタクトホールの形成
は困難であったが、有機絶縁膜を厚く塗布し、逆に酸化
シリコン膜の膜厚を薄くすることによりゲートラインと
ソースラインの交差部でのショートを多発すること無
く、コンタクトホールの加工を容易にすること (5)1枚の金属マスクを用いて、0.1Torr以上の
ドライエッチングおよび0.1Torr以下のドライエ
ッチングを連続して施すことにより、前記有機絶縁膜と
酸化シリコン膜をエッチングすることにより、従来2回
必要であったフォトリソグラフィー工程を1回にするこ
とにより、工程の短縮およびフォトグラフィー工程にお
けるアライメントのずれの防止をはかること (6)なおかつ素子容量の低減をはかるため層間絶縁膜を
厚くした場合にもステップカバリッジの良い微細なコン
タクトホールを形成すること以上を目的とする。
【0008】
【課題を解決するための手段】本発明は、シリコン上に
酸化シリコン膜を堆積する工程と、有機絶縁膜を積層す
る工程と、金属膜を堆積する工程と、前記金属膜をフォ
トリソグラフィー法によりパターニングする工程と、
0.1Torr以上のドライエッチングおよび0.1T
orr以下のドライエッチングを連続して施す工程によ
り、前記有機絶縁膜と酸化シリコン膜をエッチングする
ことを特徴とする。
【0009】
【実施例】以下に本発明の実施例をポリイミド系樹脂膜
に特定せずにフッ素系樹脂膜、アクリル系樹脂膜等の他
の有機絶縁膜について説明する。
【0010】図3(a)〜(d)は本発明による有機層
間絶縁膜のコンタクトホール形成方法を示す工程図であ
る。301は石英あるいはガラスの基板、302は半導
体不純物を含む島状の低抵抗シリコン、303は100
0Å程度の薄い酸化シリコン膜、304はパッシベーシ
ョンおよび層間絶縁を目的としたポリイミド系樹脂、フ
ッ素系樹脂、アクリル系樹脂等の有機絶縁膜、305は
フォトレジスト306によってパターン形成された金属
マスクである。
【0011】図3(a)前記有機絶縁膜304上にスパ
ッタリング法により金属膜305を堆積させた後、フォ
トレジスト306によって上記金属膜305をパターン
形成した状態を示している。その後、酸素プラズマによ
り有機絶縁膜304を0.1Torr以上のドライドラ
イエッチングすると、図3(b)に示すようになる。こ
のとき、フォトレジスト306は有機膜であるため前記
有機絶縁膜304と同時にエッチングされる。次に、上
記金属マスク305をそのまま用いて、CHF3ガス等
を用いた反応性プラズマエッチング法により酸化シリコ
ン膜303を0.1Torr以下のドライエッチングす
ると、図3(c)に示すように酸化シリコン膜303が
エッチングされ、その後金属膜305を適当なエッチン
グ液でエッチングすると図3(d)に示すようなコンタ
クトホールが形成される。
【0012】一般的に、0.Torr以下のドライエッ
チングの欠点はエッチング速度の均一性が悪い上に酸化
シリコンとシリコンとの選択比が小さいため、大面積基
板を用いた薄膜トランジスタの層間絶縁膜のコンタクト
ホール形成は困難であり、また薄膜トランジスタを微細
化するためにコンタクトホールの径を小さくするとアス
ペクト比が大きくなりソース配線膜及び透明導電膜のス
テップカバリッジが悪く、接合不良の原因となるが、本
発明においては、図3(d)に示すように層間絶縁に1
000Å程度の薄い酸化シリコン膜303と有機絶縁膜
304の積層構造にし、上記のように0.1Torr以
上のドライエッチングと0.Torr以下のドライエッ
チングを連続して施すことにより、選択比、均一性およ
びステップカバリッジの問題を解決することが可能にな
った。
【0013】
【発明の効果】以上説明したように本発明の薄膜トラン
ジスタの製造方法を用いることにより、選択比、均一性
およびステップカバリッジの問題を解決することがで
き、大面積基板上に厚い層間絶縁膜をもつ薄膜トランジ
スタのコンタクトホールを形成することが可能となっ
た。さらに、従来技術と異なり1回のフォトリソグラフ
ィー工程によってパターニングされた金属マスクを用い
て、一括して有機絶縁膜と酸化シリコン膜のコンタクト
ホールを開口できるため、アライメントずれが起こらず
薄膜トランジスタを微細化する上で有利であり、かつ工
程の短縮が図れる。
【0014】なお、本発明は半導体装置におけるコンタ
クトホールの形成工程においても有効である。
【図面の簡単な説明】
【図1】 本発明の薄膜トランジスタアレイの平面図お
よびコンタクトホール部の断面図。
【図2】 層間絶縁にポリイミド系樹脂膜を用いた薄膜
トランジスタにおける、従来のコンタクトホール形成方
法を示す工程図。
【図3】 層間絶縁に有機絶縁膜を用いた薄膜トランジ
スタにおける、本発明の一実施例によるコンタクトホー
ル形成方法を示す工程図。
【符号の説明】
101 ガラス基板 102 シリコン膜 103 酸化シリコン膜 104 有機絶縁膜 105 透明導電膜 201 ガラス基板 202 シリコン膜 203 酸化シリコン膜 204 ポリイミド系樹脂膜 205 フォトレジスト 301 ガラス基板 302 シリコン膜 303 酸化シリコン膜 304 有機絶縁膜 305 金属膜(金属マスク) 306 フォトレジスト

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 シリコン上に酸化シリコン膜を堆積する
    工程と、有機絶縁膜を積層する工程と、金属膜を堆積す
    る工程と、前記金属膜をフォトリソグラフィー法により
    パターニングする工程と、0.1Torr以上のドライ
    エッチングおよび0.1Torr以下のドライエッチン
    グを連続して施す工程を含む、前記有機絶縁膜と酸化シ
    リコン膜をエッチングすることを特徴とするコンタクト
    ホールの形成方法。
JP3341092A 1992-02-20 1992-02-20 コンタクトホールの形成方法 Pending JPH05234994A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3341092A JPH05234994A (ja) 1992-02-20 1992-02-20 コンタクトホールの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3341092A JPH05234994A (ja) 1992-02-20 1992-02-20 コンタクトホールの形成方法

Publications (1)

Publication Number Publication Date
JPH05234994A true JPH05234994A (ja) 1993-09-10

Family

ID=12385825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3341092A Pending JPH05234994A (ja) 1992-02-20 1992-02-20 コンタクトホールの形成方法

Country Status (1)

Country Link
JP (1) JPH05234994A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222688A (ja) * 2010-04-08 2011-11-04 Casio Comput Co Ltd 薄膜のパターニング方法及び表示パネルの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222688A (ja) * 2010-04-08 2011-11-04 Casio Comput Co Ltd 薄膜のパターニング方法及び表示パネルの製造方法

Similar Documents

Publication Publication Date Title
JPS6151878A (ja) 表示用パネルの製造方法
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
JPS62124775A (ja) 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ
US20090093093A1 (en) Method of fabricating thin film transistor
JPS62131578A (ja) 薄膜トランジスタの製造方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
JPH1068970A (ja) 液晶表示装置の製造方法及び液晶表示装置の構造
JPH06160902A (ja) 液晶表示装置
JPH06102528A (ja) 薄膜トランジスタマトリックスの製造方法
JPH05234994A (ja) コンタクトホールの形成方法
JPS6042868A (ja) 非晶質シリコン薄膜電界効果トランジスタの製造方法
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
JPH0456168A (ja) 薄膜トランジスタおよびその製造方法
JPS61161764A (ja) 薄膜トランジスタの製造方法
JP3216173B2 (ja) 薄膜トランジスタ回路の製造方法
JPH04240824A (ja) 液晶表示装置用アレイ基板
JPH01255829A (ja) アルミニウムとitoとの多層配線
JP2752617B2 (ja) 薄膜トランジスタの製造方法
JPH02278749A (ja) 画像表示装置およびその製造方法
JPH07112068B2 (ja) アクテイブマトリクスアレ−の製造方法
JPS62124530A (ja) 液晶表示素子
JPS62299035A (ja) 半導体装置の製造方法
JP2664413B2 (ja) 薄膜トランジスタの製造方法
JP3087363B2 (ja) 薄膜トランジスタの製造方法
JP3310567B2 (ja) 半導体装置の製造方法