JPH0778847A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH0778847A JPH0778847A JP5224105A JP22410593A JPH0778847A JP H0778847 A JPH0778847 A JP H0778847A JP 5224105 A JP5224105 A JP 5224105A JP 22410593 A JP22410593 A JP 22410593A JP H0778847 A JPH0778847 A JP H0778847A
- Authority
- JP
- Japan
- Prior art keywords
- flux
- chip
- semiconductor chip
- substrate
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ハンダバンプを用いためフリップチップボン
ディング技術において、信頼性の高い実装品をより簡単
なプロセスで製造することにより、低コスト化を実現す
ることを目的とする。 【構成】 フリップチップボンディングプロセスのフラ
ックス塗布方法として、チップ上に形成されたハンダバ
ンプの先端にフラックス塗布方法として、チップ上に形
成されたハンダバンプの先端にフラックスを転写する工
程と、その後、このチップを基板上にフリップチップボ
ンディングする工程とからなり、フラックス洗浄工程を
省略することを特徴とする。
ディング技術において、信頼性の高い実装品をより簡単
なプロセスで製造することにより、低コスト化を実現す
ることを目的とする。 【構成】 フリップチップボンディングプロセスのフラ
ックス塗布方法として、チップ上に形成されたハンダバ
ンプの先端にフラックス塗布方法として、チップ上に形
成されたハンダバンプの先端にフラックスを転写する工
程と、その後、このチップを基板上にフリップチップボ
ンディングする工程とからなり、フラックス洗浄工程を
省略することを特徴とする。
Description
【0001】
【産業上の利用分野】本発明は、ハンダバンプを用いた
フリップチップボンディングプロセスに関するものであ
る。
フリップチップボンディングプロセスに関するものであ
る。
【0002】
【従来の技術】近年、半導体素子の微細化に伴い、接続
端子数は多端子化の傾向にある。そのため半導体チップ
の実装工程においては従来のワイヤーボンディングによ
る端子接続方式では対処しきれず、新たにフリップチッ
プボンディング方式が脚光を浴びるようになってきてい
る。フリップチップボンディング方式とは半導体チップ
の外部端子取り出し電極部にハンダによる突起電極を形
成した後、これを基板上へフェイスダウンボンディング
するものである。
端子数は多端子化の傾向にある。そのため半導体チップ
の実装工程においては従来のワイヤーボンディングによ
る端子接続方式では対処しきれず、新たにフリップチッ
プボンディング方式が脚光を浴びるようになってきてい
る。フリップチップボンディング方式とは半導体チップ
の外部端子取り出し電極部にハンダによる突起電極を形
成した後、これを基板上へフェイスダウンボンディング
するものである。
【0003】図2に一般的なフリップチップ実装方式の
プロセス図を示し、以下にその説明を記す。まず、回路
基板5上にフラックス7を塗布する(図2(a))。次
に、半導体チップ1をハンダバンプ3が基板上のボンデ
ィングパッド6部に対向するよう位置合わせし、フラッ
クスの粘着性によってチップと基板を仮接着する(図2
(b))。更に、このサンプルをピーク温度が200℃
〜250℃のリフロー炉に通してハンダをよう溶融固着
し、その後、フラックス残渣を溶剤洗浄によって取り除
く(図2(c))。そして最後に、チップと基板の界面
に封止用の樹脂8を注入してプロセスを完了する(図2
(d))。
プロセス図を示し、以下にその説明を記す。まず、回路
基板5上にフラックス7を塗布する(図2(a))。次
に、半導体チップ1をハンダバンプ3が基板上のボンデ
ィングパッド6部に対向するよう位置合わせし、フラッ
クスの粘着性によってチップと基板を仮接着する(図2
(b))。更に、このサンプルをピーク温度が200℃
〜250℃のリフロー炉に通してハンダをよう溶融固着
し、その後、フラックス残渣を溶剤洗浄によって取り除
く(図2(c))。そして最後に、チップと基板の界面
に封止用の樹脂8を注入してプロセスを完了する(図2
(d))。
【0004】尚、上記プロセスにおいて、フラックス
は、一般的にハンダバンプを接続するボンディングパッ
ド領域に印刷方式やスタンピング方式によって数十μm
の厚さで塗布される。
は、一般的にハンダバンプを接続するボンディングパッ
ド領域に印刷方式やスタンピング方式によって数十μm
の厚さで塗布される。
【0005】
【発明が解決しようとする課題】しかしながら、このよ
うなプロセスでチップを実装する場合、フラックスの残
渣を洗浄する工程が必要なため、生産ラインにおいては
コストアップをもたらす大きな要因となっていた。ま
た、このプロセスにおいて、フラックス残渣の洗浄工程
を省略した場合には、フラックス残渣がもたらす悪影
響、例えば、残渣が基板ー封止用樹脂界面の密着性を悪
化させ、そのため耐湿性が低下したり、残渣がチップ電
極間のリーク電流を生じさせたりして、信頼性を著しく
低下させる危険性がある。
うなプロセスでチップを実装する場合、フラックスの残
渣を洗浄する工程が必要なため、生産ラインにおいては
コストアップをもたらす大きな要因となっていた。ま
た、このプロセスにおいて、フラックス残渣の洗浄工程
を省略した場合には、フラックス残渣がもたらす悪影
響、例えば、残渣が基板ー封止用樹脂界面の密着性を悪
化させ、そのため耐湿性が低下したり、残渣がチップ電
極間のリーク電流を生じさせたりして、信頼性を著しく
低下させる危険性がある。
【0006】
【課題を解決するための手段】本発明は上述する課題を
解決するためになされたもので、回路基板上にフリップ
チップ方式で半導体チップを実装する際、前記半導体チ
ップ上に形成されたハンダバンプの、前記回路基板との
接着面およびその近傍にフラックスを転写する工程と、
前記フラックスが転写された半導体チップを前記回路基
板上にフリップチップ接続する工程と、を有する半導体
チップの実装方法を提供するものである また、本発明は、前記フラックス転写工程が、フラック
スを塗布した皿に半導体チップのハンダバンプ先端を押
し当ててなる半導体チップの実装方法を提供するもので
ある。
解決するためになされたもので、回路基板上にフリップ
チップ方式で半導体チップを実装する際、前記半導体チ
ップ上に形成されたハンダバンプの、前記回路基板との
接着面およびその近傍にフラックスを転写する工程と、
前記フラックスが転写された半導体チップを前記回路基
板上にフリップチップ接続する工程と、を有する半導体
チップの実装方法を提供するものである また、本発明は、前記フラックス転写工程が、フラック
スを塗布した皿に半導体チップのハンダバンプ先端を押
し当ててなる半導体チップの実装方法を提供するもので
ある。
【0007】
【作用】本発明によるフリップチップボンディングプロ
セスであれば、フラックス残渣の洗浄工程を省略して
も、残渣はバンプの周辺にわずかに残るだけであるた
め、上述したような基板−封止樹脂間の密着性不良や電
極間のリークの問題は解消される。
セスであれば、フラックス残渣の洗浄工程を省略して
も、残渣はバンプの周辺にわずかに残るだけであるた
め、上述したような基板−封止樹脂間の密着性不良や電
極間のリークの問題は解消される。
【0008】
【実施例】以下に本発明の実施例を説明する。
【0009】図1は、本発明により、ハンダバンプ付き
チップをプリント基板上にフリップチップ実装するプロ
セスをしめすものである。図1(a)は低残渣タイプの
フラックス7を供給した皿2にスキージ4でフラックス
厚を約30μm に制御した状態である。次に、ハンダ
バンプ付きチップ1を(図1(b))をバンプ面を下に
して、このフラックス溜まりに押し当ててフラックスを
バンプ先端に転写する(図1(c))。さらに、このチ
ップのハンダバンプをフリップチップボンダを用いてガ
ラウポ系の回路基板5上にボンディングパッド6部に対
向するようアライメントし、フラックスの粘着性によっ
て仮止めする(図1(d))。その後、ピーク温度が2
50℃のリフロー炉に通してハンダを溶融固着する(図
1(e))。このとき、フラックス残渣9はバンプ周辺
に若干生じるだけである。そして最後にチップ−基板界
面にエポキシ系の樹脂8を注入し(図1(f))、プロ
セスを完了する。
チップをプリント基板上にフリップチップ実装するプロ
セスをしめすものである。図1(a)は低残渣タイプの
フラックス7を供給した皿2にスキージ4でフラックス
厚を約30μm に制御した状態である。次に、ハンダ
バンプ付きチップ1を(図1(b))をバンプ面を下に
して、このフラックス溜まりに押し当ててフラックスを
バンプ先端に転写する(図1(c))。さらに、このチ
ップのハンダバンプをフリップチップボンダを用いてガ
ラウポ系の回路基板5上にボンディングパッド6部に対
向するようアライメントし、フラックスの粘着性によっ
て仮止めする(図1(d))。その後、ピーク温度が2
50℃のリフロー炉に通してハンダを溶融固着する(図
1(e))。このとき、フラックス残渣9はバンプ周辺
に若干生じるだけである。そして最後にチップ−基板界
面にエポキシ系の樹脂8を注入し(図1(f))、プロ
セスを完了する。
【0010】本プロセスによって形成したサンプルにつ
いて、高温高湿通電テスト(85℃85%RH5.5
V)4000時間を実施したところ良好な結果を得るこ
とができた。
いて、高温高湿通電テスト(85℃85%RH5.5
V)4000時間を実施したところ良好な結果を得るこ
とができた。
【0011】尚、フラックス転写工程においては、フラ
ックスはハンダパンプ部のみに転写される必要がある。
それは、フラックス量が多すぎてチップ表面にまで流れ
込むようなことがあれば(図3(a))、その後の基板
との仮接着時にフラックスが基板からバンプを介してチ
ップにまで濡れ広がり(図3(b))、その結果、ボン
ディング時の加熱工程において、フラックスの溶剤分蒸
発に伴うフラックスの収縮力がハンダバンプの表面張力
より大きくなってチップ−基板間のギャップに傾きが生
じ(図3(c))、ギャップを良好に制御することが困
難になるからである。この場合、チップ−基板の傾きの
ため、ハンダバンプ間でショートが生じたり、後の工程
で行う樹脂封止が良好に行えず、信頼性の面で問題が生
じ易い。このような問題を起こさないため、本実施例で
は、フラックス転写法として、スキージを用いてフラッ
クス厚を制御した皿に、チップ上に形成されたハンダバ
ンプ先端を押し当てて全てのバンプに一定量のフラック
スを供給する方法を採用しているが、本発明はそれだけ
に限られるものではなく、例えば、皿上のフラックス厚
を制御せずに、ハンダバンプの移動量を制御して一定量
のフラックスを転写する方法も適用可能であることは言
うまでもない。
ックスはハンダパンプ部のみに転写される必要がある。
それは、フラックス量が多すぎてチップ表面にまで流れ
込むようなことがあれば(図3(a))、その後の基板
との仮接着時にフラックスが基板からバンプを介してチ
ップにまで濡れ広がり(図3(b))、その結果、ボン
ディング時の加熱工程において、フラックスの溶剤分蒸
発に伴うフラックスの収縮力がハンダバンプの表面張力
より大きくなってチップ−基板間のギャップに傾きが生
じ(図3(c))、ギャップを良好に制御することが困
難になるからである。この場合、チップ−基板の傾きの
ため、ハンダバンプ間でショートが生じたり、後の工程
で行う樹脂封止が良好に行えず、信頼性の面で問題が生
じ易い。このような問題を起こさないため、本実施例で
は、フラックス転写法として、スキージを用いてフラッ
クス厚を制御した皿に、チップ上に形成されたハンダバ
ンプ先端を押し当てて全てのバンプに一定量のフラック
スを供給する方法を採用しているが、本発明はそれだけ
に限られるものではなく、例えば、皿上のフラックス厚
を制御せずに、ハンダバンプの移動量を制御して一定量
のフラックスを転写する方法も適用可能であることは言
うまでもない。
【0012】また、本実施例では、プリント基板上に1
枚及び2枚の半導体チップを搭載したフリップチップ実
施例を用いて説明したが、本発明はそれだけに限られる
ものではなく、多数のチップを基板上に搭載したマルチ
チップモジュールにおいても適用可能であることは言う
までもない。
枚及び2枚の半導体チップを搭載したフリップチップ実
施例を用いて説明したが、本発明はそれだけに限られる
ものではなく、多数のチップを基板上に搭載したマルチ
チップモジュールにおいても適用可能であることは言う
までもない。
【0013】また、本実施例では、半導体チップを搭載
する回路基板としてガラエポ基板を用いて説明したが、
本発明はそれだけに限られるものではなく、フィルム基
板、セラミック基板、ガラス基板やシリコン基板等の回
路基板においても適用可能であることは言うまでもな
い。
する回路基板としてガラエポ基板を用いて説明したが、
本発明はそれだけに限られるものではなく、フィルム基
板、セラミック基板、ガラス基板やシリコン基板等の回
路基板においても適用可能であることは言うまでもな
い。
【0014】
【発明の効果】以上説明したように、本発明によれば、
フリップチップボンディング時に用いるフラックス量を
必要最小限にして、しかもフラックス洗浄工程を省略す
るプロセスを導入したため、信頼性に優れたフリップチ
ップ実装品を低価格で製造することが可能となる。
フリップチップボンディング時に用いるフラックス量を
必要最小限にして、しかもフラックス洗浄工程を省略す
るプロセスを導入したため、信頼性に優れたフリップチ
ップ実装品を低価格で製造することが可能となる。
【図1】本発明の1実施例によるフリップチップボンデ
ィングプロセスを示す断面図である。
ィングプロセスを示す断面図である。
【図2】従来のフリップチップボンディングプロセスを
示す断面図である。
示す断面図である。
【図3】ボンディング不良が生じるプロセスを示す断面
図である。
図である。
1 半導体チップ 2 皿 3 ハンダバンプ 4 スキージ 5 回路基板 6 ボンディングパッド 7 フラックス 8 樹脂 9 フラックス残渣
Claims (2)
- 【請求項1】 回路基板上にフリップチップ方式で半導
体チップを実装する際、 前記半導体チップ上に形成されたハンダバンプの、前記
回路基板との接着面及びその近傍にフラックスを転写す
る工程と、 前記フラックスが転写された半導体チップを前記回路基
板上にフリップチップ接続する工程と、 を有することを特徴とする半導体チップの実装方法。 - 【請求項2】 前記フラックス転写工程は、フラックス
を塗布した皿に半導体チップのハンダバンプを先端を押
し当ててなるものであることを特徴とする請求項1に記
載の半導体チップの実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5224105A JPH0778847A (ja) | 1993-09-09 | 1993-09-09 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5224105A JPH0778847A (ja) | 1993-09-09 | 1993-09-09 | 半導体チップの実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0778847A true JPH0778847A (ja) | 1995-03-20 |
Family
ID=16808624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5224105A Pending JPH0778847A (ja) | 1993-09-09 | 1993-09-09 | 半導体チップの実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0778847A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100696190B1 (ko) * | 2004-12-14 | 2007-03-20 | 한국전자통신연구원 | 플립 칩 본딩방법 |
KR100722058B1 (ko) * | 1997-08-08 | 2007-08-16 | 마쯔시다덴기산교 가부시키가이샤 | 미소볼의 탑재장치 |
US8076233B2 (en) | 2008-09-24 | 2011-12-13 | Fujitsu Limited | Method of forming electrode connecting portion |
KR20230141813A (ko) | 2021-02-10 | 2023-10-10 | 가부시끼가이샤 레조낙 | 땜납 범프 부착 부재의 제조 방법, 땜납 범프 부착 부재, 및 땜납 범프 형성용 부재 |
-
1993
- 1993-09-09 JP JP5224105A patent/JPH0778847A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100722058B1 (ko) * | 1997-08-08 | 2007-08-16 | 마쯔시다덴기산교 가부시키가이샤 | 미소볼의 탑재장치 |
KR100696190B1 (ko) * | 2004-12-14 | 2007-03-20 | 한국전자통신연구원 | 플립 칩 본딩방법 |
US8076233B2 (en) | 2008-09-24 | 2011-12-13 | Fujitsu Limited | Method of forming electrode connecting portion |
KR20230141813A (ko) | 2021-02-10 | 2023-10-10 | 가부시끼가이샤 레조낙 | 땜납 범프 부착 부재의 제조 방법, 땜납 범프 부착 부재, 및 땜납 범프 형성용 부재 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
KR100592121B1 (ko) | 플립 칩 조립을 위한 무세정 플럭스 | |
JPH1041615A (ja) | 半導体チップ実装用基板、及び半導体チップの実装方法 | |
JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
JP3645511B2 (ja) | 半導体装置の製造方法 | |
JPH0778847A (ja) | 半導体チップの実装方法 | |
JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
JPH09246319A (ja) | フリップチップ実装方法 | |
JPH08236578A (ja) | 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤 | |
JPH10154726A (ja) | 半導体装置及びその製造方法 | |
JPH11168116A (ja) | 半導体チップ用電極バンプ | |
JP2699726B2 (ja) | 半導体装置の実装方法 | |
JPH0547841A (ja) | 半導体装置の実装方法およびその実装構造 | |
JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
JP3006957B2 (ja) | 半導体装置の実装体 | |
JPH09213702A (ja) | 半導体装置及び半導体装置の実装方法 | |
JPH05166879A (ja) | Ic実装方法 | |
JP2000156386A (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
JPH05136201A (ja) | 半導体装置用電極と実装体 | |
JPH1098077A (ja) | 半導体装置の製造方法 | |
JP2633745B2 (ja) | 半導体装置の実装体 | |
JPH11204568A (ja) | バンプ付電子部品の実装方法 | |
JPS594196A (ja) | 半導体部品実装用半田バンプの形成方法 |