JPH05198530A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05198530A JPH05198530A JP4029991A JP2999192A JPH05198530A JP H05198530 A JPH05198530 A JP H05198530A JP 4029991 A JP4029991 A JP 4029991A JP 2999192 A JP2999192 A JP 2999192A JP H05198530 A JPH05198530 A JP H05198530A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- gold plating
- conductive path
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 金メッキを用いた電極形成方法に係る半導体
装置の製造方法を提供すること。 【構成】 導電パスメタル５上にＣＶＤ酸化膜６及びＣ
ＶＤ窒化膜７の二層を堆積させ（工程Ｂ）、フォトレジ
スト８を用いて選択的にリアクティブイオンエッチにて
ＣＶＤ窒化膜７をエッチングし、下層のＣＶＤ酸化膜６
を弗酸系にてウエットエッチしてオ−バ−ハング構造と
し（工程Ｃ）、このオ−バ−ハング構造内に金メツキし
（工程Ｄ）、これにより金メッキ４の形状を凸状に形成
する。 【効果】 金メッキ形状が凸状であるところから、段差
が少なくなり、また、狭い電極間の製品でも電極同志が
接触することなく、更に、多層配線化しても電極の断切
れが生じない。また、不要の導電パスメタルを容易に除
去することができ、メタル残りが生ぜず、電極上に絶縁
保護膜を堆積させても、洲が発生せず、更に、外観異常
から発生するショ−ト、リ−ク、オ−プンといった特性
不良もなくすことができる。
装置の製造方法を提供すること。 【構成】 導電パスメタル５上にＣＶＤ酸化膜６及びＣ
ＶＤ窒化膜７の二層を堆積させ（工程Ｂ）、フォトレジ
スト８を用いて選択的にリアクティブイオンエッチにて
ＣＶＤ窒化膜７をエッチングし、下層のＣＶＤ酸化膜６
を弗酸系にてウエットエッチしてオ−バ−ハング構造と
し（工程Ｃ）、このオ−バ−ハング構造内に金メツキし
（工程Ｄ）、これにより金メッキ４の形状を凸状に形成
する。 【効果】 金メッキ形状が凸状であるところから、段差
が少なくなり、また、狭い電極間の製品でも電極同志が
接触することなく、更に、多層配線化しても電極の断切
れが生じない。また、不要の導電パスメタルを容易に除
去することができ、メタル残りが生ぜず、電極上に絶縁
保護膜を堆積させても、洲が発生せず、更に、外観異常
から発生するショ−ト、リ−ク、オ−プンといった特性
不良もなくすことができる。
Description
【０００１】
【産業上の利用分野】本発明は、超高周波素子半導体装
置の製造方法に関し、特に、金メッキを用いた電極形成
方法に係る半導体装置の製造方法に関する。
置の製造方法に関し、特に、金メッキを用いた電極形成
方法に係る半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来のこの種電極の形成法を図２に基づ
いて説明する。図２は、従来法による金メッキを用いた
電極形成法を工程順に示した縦断面図であって、コンタ
クト窓を選択的に開孔した半導体素子基板１の全面に導
電パスメタル５を形成し（工程Ｂ）、次に、金メツキ４
の電極部を選択的に得るため、フォトレジスト８を用い
て選択的に開孔する（工程Ｃ）。そして、このレジスト
８をマスクに金メツキ４を行い（工程Ｄ）、その後、該
レジスト８を除去し、不要でかつ露出した導電パスメタ
ル５をドライエッチ等で除去し、金メッキ電極部を得る
（工程Ｅ）。
いて説明する。図２は、従来法による金メッキを用いた
電極形成法を工程順に示した縦断面図であって、コンタ
クト窓を選択的に開孔した半導体素子基板１の全面に導
電パスメタル５を形成し（工程Ｂ）、次に、金メツキ４
の電極部を選択的に得るため、フォトレジスト８を用い
て選択的に開孔する（工程Ｃ）。そして、このレジスト
８をマスクに金メツキ４を行い（工程Ｄ）、その後、該
レジスト８を除去し、不要でかつ露出した導電パスメタ
ル５をドライエッチ等で除去し、金メッキ電極部を得る
（工程Ｅ）。
【０００３】上記従来法を更に詳記すると、まず、半導
体基板１にベ−ス２の層及びエミッタ３の層を形成し、
更に、コンタクト窓を形成する（工程Ａ）。次に、その
全面に導電パスメタル５を蒸着した後（工程Ｂ）、フォ
トレジスト８を用いて選択的に開孔し（工程Ｃ）、この
レジスト８をマスクにして金メッキ４を行う（工程
Ｄ）。
体基板１にベ−ス２の層及びエミッタ３の層を形成し、
更に、コンタクト窓を形成する（工程Ａ）。次に、その
全面に導電パスメタル５を蒸着した後（工程Ｂ）、フォ
トレジスト８を用いて選択的に開孔し（工程Ｃ）、この
レジスト８をマスクにして金メッキ４を行う（工程
Ｄ）。
【０００４】その後、フォトレジスト８を除去し、ま
た、不要でかつ露出した導電パスメタル５を除去した
後、絶縁保護膜９を堆積し（工程Ｅ）、金メッキ電極部
を形成する。このように、従来法による金メツキ電極形
成法は、フォトレジスト８をマスクとして金メツキする
点を特徴とするものである。
た、不要でかつ露出した導電パスメタル５を除去した
後、絶縁保護膜９を堆積し（工程Ｅ）、金メッキ電極部
を形成する。このように、従来法による金メツキ電極形
成法は、フォトレジスト８をマスクとして金メツキする
点を特徴とするものである。
【０００５】
【発明が解決しようとする課題】ところで、上記従来の
電極形成法では、フォトレジスト８を用いているため、
金メッキ４の形状は、図２の工程Ｅに示すように、逆台
形状になりやすい傾向にある。一方、超高周波素子は、
要求特性から、微細化が計られ、そのため益々電極間隔
が狭く形成されつつあり、更に、高集積化並びに電極の
多層配線化が多用されつつある。
電極形成法では、フォトレジスト８を用いているため、
金メッキ４の形状は、図２の工程Ｅに示すように、逆台
形状になりやすい傾向にある。一方、超高周波素子は、
要求特性から、微細化が計られ、そのため益々電極間隔
が狭く形成されつつあり、更に、高集積化並びに電極の
多層配線化が多用されつつある。
【０００６】この微細化、高集積化及び多層配線化の要
求特性を満たす製品を上記従来法で対処しようとする
と、前述した逆台形状の金メツキ形状では、導電パスメ
タル５が残存しやすく、そして、メタル用保護膜（絶縁
保護膜９）を堆積させると、図２の工程Ｅに示すよう
に、金メッキ下部に洲１０が発生する。
求特性を満たす製品を上記従来法で対処しようとする
と、前述した逆台形状の金メツキ形状では、導電パスメ
タル５が残存しやすく、そして、メタル用保護膜（絶縁
保護膜９）を堆積させると、図２の工程Ｅに示すよう
に、金メッキ下部に洲１０が発生する。
【０００７】即ち、上記従来法では、フォトレジスト８
を用いて金メツキ４を行なっているため、逆台形状に仕
上がり、電極間が狭い種類の製品では、電極間隔が接触
したり、また、その後の絶縁保護膜９の堆積時に洲１０
が発生してしまう（図２の工程Ｄ、同工程Ｅ参照）とい
う欠点を有している。また、上記従来法により多層配線
をした場合には、段が急のためメタルの段切れが生ず
る。そして、従来法では、このような外観異常が発生
し、その上、この外観異常に起因するショ−ト、リ−
ク、オ−プンといった特性不良が発生するという問題点
を有している。
を用いて金メツキ４を行なっているため、逆台形状に仕
上がり、電極間が狭い種類の製品では、電極間隔が接触
したり、また、その後の絶縁保護膜９の堆積時に洲１０
が発生してしまう（図２の工程Ｄ、同工程Ｅ参照）とい
う欠点を有している。また、上記従来法により多層配線
をした場合には、段が急のためメタルの段切れが生ず
る。そして、従来法では、このような外観異常が発生
し、その上、この外観異常に起因するショ−ト、リ−
ク、オ−プンといった特性不良が発生するという問題点
を有している。
【０００８】そこで、本発明は、従来法の上記欠点及び
問題点を解消する半導体装置の製造方法を提供すること
を目的とし、詳細には、狭い電極間の製品においても電
極同志が接触することがなく、また、多層配線しても電
極の断切れが生じない半導体装置の製造方法を提供する
ことを目的とする。
問題点を解消する半導体装置の製造方法を提供すること
を目的とし、詳細には、狭い電極間の製品においても電
極同志が接触することがなく、また、多層配線しても電
極の断切れが生じない半導体装置の製造方法を提供する
ことを目的とする。
【０００９】
【課題を解決するための手段】そして、本発明は、上記
目的を達成するため、導電パスメタル上に第１の絶縁膜
（例えばＣＶＤ酸化膜又はＰＳＧ膜）及び第２の絶縁膜
（例えばＣＶＤ窒化膜又はＳｉＯＮ膜）の二層を堆積さ
せ、まず、フォトレジストを用いて選択的にリアクティ
ブイオンエッチにて第２の絶縁膜をエッチングし、次
に、下層の第１の絶縁膜を弗酸系にてウエットエッチし
てオ−バ−ハング構造とし、このオ−バ−ハング構造内
に金メツキすることを特徴とし、これにより、金メッキ
形状を逆台形状から凸状に変えるようにしたものであ
る。
目的を達成するため、導電パスメタル上に第１の絶縁膜
（例えばＣＶＤ酸化膜又はＰＳＧ膜）及び第２の絶縁膜
（例えばＣＶＤ窒化膜又はＳｉＯＮ膜）の二層を堆積さ
せ、まず、フォトレジストを用いて選択的にリアクティ
ブイオンエッチにて第２の絶縁膜をエッチングし、次
に、下層の第１の絶縁膜を弗酸系にてウエットエッチし
てオ−バ−ハング構造とし、このオ−バ−ハング構造内
に金メツキすることを特徴とし、これにより、金メッキ
形状を逆台形状から凸状に変えるようにしたものであ
る。
【００１０】即ち、本発明は、(1) 半導体基板に形成し
た素子上全面に導電パスメタルを形成する工程、(2) 前
記導電パスメタル上に第１の絶縁膜及び第２の絶縁膜を
堆積する工程、(3) 前記絶縁膜の上にフォトレジストを
用い、選択的に前記第２の絶縁膜をリアクティブイオン
エッチにて除去し、次に、前記第１の絶縁膜を弗酸系に
てウエットエッチしてオ−バ−ハングさせる工程、(4)
前記フォトレジストを除去し、オ−バ−ハング内に金を
メッキする工程、(5) 前記金メッキ領域外の第１の絶縁
膜、第２の絶縁膜及び導電パスメタルを除去する工程、
を含むことを特徴とする半導体装置の製造方法を要旨と
するものである。
た素子上全面に導電パスメタルを形成する工程、(2) 前
記導電パスメタル上に第１の絶縁膜及び第２の絶縁膜を
堆積する工程、(3) 前記絶縁膜の上にフォトレジストを
用い、選択的に前記第２の絶縁膜をリアクティブイオン
エッチにて除去し、次に、前記第１の絶縁膜を弗酸系に
てウエットエッチしてオ−バ−ハングさせる工程、(4)
前記フォトレジストを除去し、オ−バ−ハング内に金を
メッキする工程、(5) 前記金メッキ領域外の第１の絶縁
膜、第２の絶縁膜及び導電パスメタルを除去する工程、
を含むことを特徴とする半導体装置の製造方法を要旨と
するものである。
【００１１】そして、本発明において、前記第１の絶縁
膜がＣＶＤ酸化膜であり、前記第２の絶縁膜がＣＶＤ窒
化膜であること、又は、前記第１の絶縁膜がＰＳＧ膜で
あり、前記第２の絶縁膜がＳｉＯＮ膜であることを好ま
しい実施態様とする半導体装置の製造方法である。
膜がＣＶＤ酸化膜であり、前記第２の絶縁膜がＣＶＤ窒
化膜であること、又は、前記第１の絶縁膜がＰＳＧ膜で
あり、前記第２の絶縁膜がＳｉＯＮ膜であることを好ま
しい実施態様とする半導体装置の製造方法である。
【００１２】
【実施例】以下、本発明の実施例を図１に基づいて詳細
に説明する。 （実施例１）図１は、本発明の実施例を工程順に示す半
導体装置の縦断面図であって、これをトランジスタの製
法にそって説明すると、まず、半導体基板１にベ−ス
２、エミッタ３の各層を形成し、メタルとのコンタクト
窓を形成する（工程Ａ）。
に説明する。 （実施例１）図１は、本発明の実施例を工程順に示す半
導体装置の縦断面図であって、これをトランジスタの製
法にそって説明すると、まず、半導体基板１にベ−ス
２、エミッタ３の各層を形成し、メタルとのコンタクト
窓を形成する（工程Ａ）。
【００１３】次に、金メッキ４のための導電パスメタル
５を蒸着し、ＣＶＤ酸化膜６及びＣＶＤ窒化膜７を堆積
させる（工程Ｂ）。この時、金メツキの厚さは、通常60
00オングストロ−ム程度のため、ＣＶＤ酸化膜６膜及び
ＣＶＤ窒化膜７は、それぞれ4000オングストロ−ム及び
3000オングストロ−ム程度が好ましい。その後、フォト
レジスト８にて選択的にパタ−ニングし、上層のＣＶＤ
窒化膜７をリアクティブイオンエツチにてエッチング
し、続いて、下層のＣＶＤ酸化膜６を弗酸にてウエット
エッチングしてオ−バ−ハング構造にする（工程Ｃ）。
５を蒸着し、ＣＶＤ酸化膜６及びＣＶＤ窒化膜７を堆積
させる（工程Ｂ）。この時、金メツキの厚さは、通常60
00オングストロ−ム程度のため、ＣＶＤ酸化膜６膜及び
ＣＶＤ窒化膜７は、それぞれ4000オングストロ−ム及び
3000オングストロ−ム程度が好ましい。その後、フォト
レジスト８にて選択的にパタ−ニングし、上層のＣＶＤ
窒化膜７をリアクティブイオンエツチにてエッチング
し、続いて、下層のＣＶＤ酸化膜６を弗酸にてウエット
エッチングしてオ−バ−ハング構造にする（工程Ｃ）。
【００１４】そして、フォトレジスト８を除去した後、
ＣＶＤ窒化膜７、ＣＶＤ酸化膜６及び導電パスメタル５
を用いて金メッキをし、オ−バ−ハング構造内に金４を
メッキする（工程Ｄ）。この時、金メツキは凸状の形状
となる。次に、上層のＣＶＤ窒化膜７をドライエツチに
て除去し、また、下地のＣＶＤ酸化膜６を弗酸にて除去
し、更に、不要の導電パスメタル５をドライエッチにて
除去した後、最終工程である絶縁保護膜９を堆積させる
（工程Ｅ）。
ＣＶＤ窒化膜７、ＣＶＤ酸化膜６及び導電パスメタル５
を用いて金メッキをし、オ−バ−ハング構造内に金４を
メッキする（工程Ｄ）。この時、金メツキは凸状の形状
となる。次に、上層のＣＶＤ窒化膜７をドライエツチに
て除去し、また、下地のＣＶＤ酸化膜６を弗酸にて除去
し、更に、不要の導電パスメタル５をドライエッチにて
除去した後、最終工程である絶縁保護膜９を堆積させる
（工程Ｅ）。
【００１５】この実施例１では、上記したとおり、金メ
ツキ４が凸状形状に形成されるものであり、このため、
導電パスメタル５の加工がしやすく、また、段差部にメ
タルが残存することがない利点を有する。また、従来法
では、前記したとおり、金メツキ４が逆台形状に形成さ
れることにより絶縁保護膜９の堆積時に洲１０が発生す
る（図２の工程Ｅ参照）欠点を有しているが、この実施
例１では、金メツキ４が凸状形状に形成されるものであ
るから、絶縁保護膜９の堆積時にこのような洲１０が発
生することはない利点を有する。
ツキ４が凸状形状に形成されるものであり、このため、
導電パスメタル５の加工がしやすく、また、段差部にメ
タルが残存することがない利点を有する。また、従来法
では、前記したとおり、金メツキ４が逆台形状に形成さ
れることにより絶縁保護膜９の堆積時に洲１０が発生す
る（図２の工程Ｅ参照）欠点を有しているが、この実施
例１では、金メツキ４が凸状形状に形成されるものであ
るから、絶縁保護膜９の堆積時にこのような洲１０が発
生することはない利点を有する。
【００１６】（実施例２）本発明は、オ−バ−ハング構
造を形成することが特徴であり、このため、下層の絶縁
膜（第１の絶縁膜）としては、ウエットエツチのレ−ト
がより早いものを選択するのが好ましい。このため、実
施例２では、下層の絶縁膜（第１の絶縁膜）として、上
記実施例１で用いたＣＶＤ酸化膜よりもそのレ−トが早
いＰＳＧ膜を用い、また、上層の絶縁膜（第２の絶縁
膜）として、実施例１のＣＶＤ窒化膜にかえてＳｉＯＮ
膜を使用したものである。この実施例２では、オ−バ−
ハング構造をよりよく形成することができ、そのため、
金メッキ形状をより容易に凸状に形成することができる
利点を有する。
造を形成することが特徴であり、このため、下層の絶縁
膜（第１の絶縁膜）としては、ウエットエツチのレ−ト
がより早いものを選択するのが好ましい。このため、実
施例２では、下層の絶縁膜（第１の絶縁膜）として、上
記実施例１で用いたＣＶＤ酸化膜よりもそのレ−トが早
いＰＳＧ膜を用い、また、上層の絶縁膜（第２の絶縁
膜）として、実施例１のＣＶＤ窒化膜にかえてＳｉＯＮ
膜を使用したものである。この実施例２では、オ−バ−
ハング構造をよりよく形成することができ、そのため、
金メッキ形状をより容易に凸状に形成することができる
利点を有する。
【００１７】
【発明の効果】本発明は、以上詳記したとおり、導電パ
スメタル上に第１の絶縁膜（例えばＣＶＤ酸化膜等）及
び第２の絶縁膜（例えばＣＶＤ窒化膜等）の二層構造を
形成し、次に、フォトレジストを用いてオ−バ−ハング
構造とし、このオ−バ−ハング構造内に金メツキするこ
とを特徴とし、これにより、金メッキ形状を逆台形状か
ら凸状に変えることができ、このように金メッキ形状が
凸状であるところから、段差が少なくなり、また、狭い
電極間の製品でも、電極同志が接触することなく、更
に、多層配線化しても、電極の断切れが生じない効果が
生ずる。
スメタル上に第１の絶縁膜（例えばＣＶＤ酸化膜等）及
び第２の絶縁膜（例えばＣＶＤ窒化膜等）の二層構造を
形成し、次に、フォトレジストを用いてオ−バ−ハング
構造とし、このオ−バ−ハング構造内に金メツキするこ
とを特徴とし、これにより、金メッキ形状を逆台形状か
ら凸状に変えることができ、このように金メッキ形状が
凸状であるところから、段差が少なくなり、また、狭い
電極間の製品でも、電極同志が接触することなく、更
に、多層配線化しても、電極の断切れが生じない効果が
生ずる。
【００１８】また、本発明によれば、不要の導電パスメ
タルを容易に除去することができ、メタル残りが生ぜ
ず、また、電極上に絶縁保護膜を堆積させても、洲が発
生しないという効果が生じ、更に、外観異常から発生す
るショ−ト、リ−ク、オ−プンといった特性不良もなく
すことができる効果が生ずる。
タルを容易に除去することができ、メタル残りが生ぜ
ず、また、電極上に絶縁保護膜を堆積させても、洲が発
生しないという効果が生じ、更に、外観異常から発生す
るショ−ト、リ−ク、オ−プンといった特性不良もなく
すことができる効果が生ずる。
【図１】本発明の一実施例を工程順に示す半導体装置の
縦断面図である。
縦断面図である。
【図２】従来法による半導体装置の工程順縦断面図であ
る。
る。
１ 半導体基板 ２ ベ−ス ３ エミッタ ４ 金メッキ ５ 導電パスメタル ６ ＣＶＤ酸化膜 ７ ＣＶＤ窒化膜 ８ フォトレジスト ９ 絶縁保護膜 １０ 洲
Claims (3)
- 【請求項１】 (1) 半導体基板に形成した素子上全面に
導電パスメタルを形成する工程、 (2) 前記導電パスメタル上に第１の絶縁膜及び第２の絶
縁膜を堆積する工程、 (3) 前記絶縁膜の上にフォトレジストを用い、選択的に
前記第２の絶縁膜をリアクティブイオンエッチにて除去
し、次に、前記第１の絶縁膜を弗酸系にてウエットエッ
チしてオ−バ−ハングさせる工程、 (4) 前記フォトレジストを除去し、オ−バ−ハング内に
金をメッキする工程、 (5) 前記金メッキ領域外の第１の絶縁膜、第２の絶縁膜
及び導電パスメタルを除去する工程、 とを含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１の絶縁膜がＣＶＤ酸化膜であ
り、かつ、前記第２の絶縁膜がＣＶＤ窒化膜である請求
項１に記載の半導体装置の製造方法。 - 【請求項３】 前記第１の絶縁膜がＰＳＧ膜であり、か
つ、前記第２の絶縁膜がＳｉＯＮ膜である請求項１に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029991A JPH05198530A (ja) | 1992-01-21 | 1992-01-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029991A JPH05198530A (ja) | 1992-01-21 | 1992-01-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198530A true JPH05198530A (ja) | 1993-08-06 |
Family
ID=12291419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4029991A Pending JPH05198530A (ja) | 1992-01-21 | 1992-01-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198530A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127715A (en) * | 1995-07-24 | 2000-10-03 | Sharp Kabushiki Kaisha | Photodetector element containing circuit element and manufacturing method thereof |
| US6908311B2 (en) | 2002-04-26 | 2005-06-21 | Sharp Kabushiki Kaisha | Connection terminal and a semiconductor device including at least one connection terminal |
-
1992
- 1992-01-21 JP JP4029991A patent/JPH05198530A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127715A (en) * | 1995-07-24 | 2000-10-03 | Sharp Kabushiki Kaisha | Photodetector element containing circuit element and manufacturing method thereof |
| US6908311B2 (en) | 2002-04-26 | 2005-06-21 | Sharp Kabushiki Kaisha | Connection terminal and a semiconductor device including at least one connection terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6855610B2 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| KR20000035246A (ko) | 반도체 구조물의 제조 방법 | |
| JPH05198530A (ja) | 半導体装置の製造方法 | |
| JPH07183315A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US5466640A (en) | Method for forming a metal wire of a semiconductor device | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPH01248537A (ja) | 半導体集積回路 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR20020036384A (ko) | 반도체 장치의 평탄화 방법 | |
| KR100313529B1 (ko) | 반도체소자의 컨택 형성방법 | |
| JP3833603B2 (ja) | 半導体素子の製造方法 | |
| KR100487644B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| TW395019B (en) | A process capable of contacting window automatically | |
| KR100688700B1 (ko) | 반도체 소자 제조 방법 | |
| KR100789613B1 (ko) | 금속 배선 형성 방법 | |
| JPH0376127A (ja) | 半導体装置の製造方法 | |
| JPH03263833A (ja) | テーパエツチング方法 | |
| KR20050122091A (ko) | 반도체 장치 제조 방법 | |
| JPH0214525A (ja) | 半導体集積回路の製造方法 | |
| KR20020058589A (ko) | 반도체 소자의 콘택 형성 방법 | |
| JPH06151352A (ja) | 半導体装置の製造方法 | |
| KR20000025418A (ko) | 콘택 패드간 브리지를 방지하는 게이트 스페이서 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20110704 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 14 |