JP3833603B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP3833603B2 JP3833603B2 JP2002334734A JP2002334734A JP3833603B2 JP 3833603 B2 JP3833603 B2 JP 3833603B2 JP 2002334734 A JP2002334734 A JP 2002334734A JP 2002334734 A JP2002334734 A JP 2002334734A JP 3833603 B2 JP3833603 B2 JP 3833603B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- interlayer insulating
- forming
- layer
- stop layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000005530 etching Methods 0.000 claims description 118
- 239000010410 layer Substances 0.000 claims description 103
- 238000000034 method Methods 0.000 claims description 100
- 239000011229 interlayer Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 38
- 239000003990 capacitor Substances 0.000 claims description 34
- 238000001312 dry etching Methods 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 description 19
- 238000009825 accumulation Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法に係り、特に、下部単位素子と上部金属配線を連結する金属コンタクト工程の際に下部単位素子のプラズマ誘導損傷を防止することが可能な半導体素子の製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体素子の製造工程において、下部単位素子と上部金属配線を連結するために金属コンタクト工程を行っている。金属コンタクト工程においてコンタクトホール形成のためのプラズマドライエッチング技術は、エッチング対象層に対する主エッチング工程と、下部導電層の露出開始時点から適用されるオーバーエッチング工程からなる。
【０００３】
図１は従来の半導体素子の製造方法を説明するための素子の断面図である。図１を参照すると、半導体基板１１上にワードライン１２を形成した後、ワードライン１２上に表面が平坦化された第１層間絶縁膜１３を形成する。第１層間絶縁膜１３の一部分をエッチングし、エッチングされた部分を介して半導体基板１１と連結されるビットライン１４を第１層間絶縁膜１３上に形成する。ビットライン１４上に、表面が平坦化された第２層間絶縁膜１５を形成する。その後、第１及び第２層間絶縁膜１３及び１５の一部分をエッチングし、エッチングされた部分を介して半導体基板１１と連結されるキャパシタ１６を第２層間絶縁膜１５上に形成する。キャパシタ１６上に、表面が平坦化された第３層間絶縁膜１７を形成する。
【０００４】
上述した工程によって下部単位素子の製造が完了した後、この下部単位素子と金属配線を連結する金属コンタクト工程を行う。
【０００５】
金属コンタクト工程は、ワードライン１２、アクティブ領域の半導体基板１１、ビットライン１４及びキャパシタ１６のそれぞれの一部分が開放されたフォトレジストパターン１８を第３層間絶縁膜１７上に形成し、フォトレジストパターン１８をエッチングマスクとしたプラズマドライエッチング工程で第３、第２及び第１層間絶縁膜１７、１５及び１３を順次エッチングしてコンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形成する。
【０００６】
プラズマドライエッチング工程は、エッチング対象層１７、１５及び１３に対する主エッチング工程と下部導電層１１、１２、１４及び１６の露出開始時点から適用されるオーバーエッチング工程からなる。このような工程によってワードライン１２の一部が露出されるワードラインコンタクトホールＣ１、アクティブ領域の半導体基板１１の一部が露出される基板コンタクトホールＣ２、ビットライン１４の一部が露出されるビットラインコンタクトホールＣ３、及びキャパシタ１６の一部が露出されるキャパシタコンタクトホールＣ４を同時に形成する。ワードラインコンタクトホールＣ１、基板コンタクトホールＣ２、ビットラインコンタクトホールＣ３及びキャパシタコンタクトホールＣ４は、下部導電層１１、１２、１４及び１６の形成位置が異なるために、それぞれ異なる深さを有する。
【０００７】
ここで、オーバーエッチング工程はエッチング完了時点で工程の不均一性とパターン密度(pattern density)の差異によるローディング効果(loading effect)、下部段差、エッチング対象層組成の不均一性などによって部分的に残存するエッチング対象層１３、１５及び１７の除去を目的とする。オーバーエッチング工程時間はエッチング対象層１３、１5及び１７の工程時間を基準として通常３０％以上、且つ１００％以下の範囲での追加エッチング工程形式で行われる。エッチング対象層１３、１５及び１７の膜厚が増加すると、エッチング工程後に残存する残留物の厚さも増加するので、オーバーエッチング工程時間は増加する。このようなオーバーエッチング工程は、確実な残留物除去を目的として、ある程度の下部導電層１１、１２、１４及び１６の損失を甘受して過度に行う。ところが、主エッチング工程において既にエッチング対象層１３、１５及び１７のエッチングが完了して下部導電層１１、１２、１４及び１６が露出された部分は、オーバーエッチング工程の開始瞬間から追加エッチングが行われるので、下部導電層１１、１２、１４及び１６の損失及び下部導電層１１、１２、１４及び１６の表面における電荷蓄積現象による素子特性の劣化が発生する。このような下部導電層１１、１２、１４及び１６の損失を最小化するために、オーバーエッチング工程は下部導電層１１、１２、１４及び１６に対してエッチング選択比が高い工程条件で実施し、電荷蓄積による素子特性の劣化を最小化するために、オーバーエッチング工程時間を最小化する方向にセットアップされるが、エッチング工程の特性上得られる選択比と減少可能なオーバーエッチング工程時間は制限される。
【０００８】
下部導電層１１、１２、１４及び１６のうち、コンタクトホールの深さが深い基板コンタクトホールＣ２またはワードラインコンタクトホールＣ１は、主エッチング工程時にアクティブ領域の半導体基板１１及びワードライン１２の表面が露出されないようにする場合があり、このような場合にはエッチング対象層１３、１５及び１７の絶縁体の表面にのみプラズマによる電荷蓄積現象が発生するので、半導体基板１１またはワードライン１２に対する電荷蓄積現象が発生しない。ところが、下部導電層１１、１２、１４及び１６が露出開始されるオーバーエッチング工程中には、露出されたコンタクト断面を介して不均一な電荷蓄積現象で電界が形成され、電位差によって下部基板を共通電極とするＦＮトンネリング(Fowler-Nordheim Tunneling)現象でプラズマ誘導電荷電流が発生して下部単位素子に損傷を与える。このようなプラズマ誘導損傷は電荷蓄積量と比例するので、オーバーエッチング工程の時間と比例して増加する。
【０００９】
従って、セル地域のワードライン、ビットライン及びキャパシタ構造が全て形成された後、周辺回路地域にセル駆動のための金属配線形成のためにワードライン、ビットライン及びキャパシタの上、下部電極上に同時に形成される金属コンタクト工程の場合は、様々な深さのコンタクトホールを同時にエッチングするので、キャパシタの上部電極コンタクトのように浅いコンタクトホールの場合にはオーバーエッチング工程に長時間露出されて前記プラズマ誘導損傷が増加する。
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、下部単位素子と上部金属配線を連結する金属コンタクト工程の際に下部単位素子のプラズマ誘導損傷を減少させ、素子の電気的特性及び信頼性を向上させることが可能な半導体素子の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するための本発明の実施例に係る半導体素子の製造方法は、半導体基板上にワードラインを形成し、前記ワードラインを含んだ半導体基板上にワードライン／基板エッチング停止層を形成する段階と、前記ワードライン／基板エッチング停止層を含んだ全体構造上に第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜上にビットラインを形成し、前記ビットライン上にビットラインエッチング停止層を形成する段階と、前記ビットラインエッチング停止層を含んだ全体構造上に第２層間絶縁膜を形成する段階と、前記第２層間絶縁膜上にキャパシタを形成し、前記キャパシタ上にキャパシタエッチング停止層を形成する段階と、前記キャパシタエッチング停止層を含んだ全体構造上に第３層間絶縁膜を形成する段階と、前記第３層間絶縁膜上にコンタクトホール形成用フォトレジストパターンを形成する段階と、前記フォトレジストパターンをエッチングマスクとした第１プラズマドライエッチング工程によって前記各層間絶縁膜をエッチングし、前記各エッチング停止層のそれぞれが底面を成すコンタクトホールを形成する段階と、記コンタクトホールの底面に露出された前記各エッチング停止層のそれぞれを第２プラズマドライエッチング工程によって除去してコンタクトホールを完成する段階とを含み、前記第1プラズマドライエッチング工程は、前記各階層間絶縁膜に対する主なエッチング工程と、前記各エッチング停止層の露出開始時点で適用されたオーバーエッチング工程とからなることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明を添付図に基づいて詳細に説明する。
【００１３】
図２及び図３は本発明の実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【００１４】
図２を参照すると、半導体基板２１上にワードライン２２を形成し、少なくともワードライン２２を含んだ半導体基板２１上にワードライン／基板エッチング停止層２２０を形成し、ワードライン／基板エッチング停止層２２０を含んだ全体構造上に、表面が平坦化された第１層間絶縁膜２３を形成する。第１層間絶縁膜２３の一部分をエッチングし、エッチングされた部分を介して半導体基板２１と連結されるビットライン２４を第１層間絶縁膜２３上に形成し、ビットライン２４上にビットラインエッチング停止層２４０を形成する。ビットラインエッチング停止層２４０を含んだ全体構造上に、表面が平坦化された第２層間絶縁膜２５を形成する。第１及び第２層間絶縁膜２３及び２５の一部分をエッチングし、エッチングされた部分を介して半導体基板２１と連結されるキャパシタ２６を第２層間絶縁膜２５上に形成し、キャパシタ２６上にキャパシタエッチング停止層２６０を形成する。キャパシタエッチング停止層２６０を含んだ全体構造上に、表面が平坦化された第３層間絶縁膜２７を形成する。
【００１５】
前記において、ワードライン／基板エッチング停止層２２０、ビットラインエッチング停止層２４０及びキャパシタエッチング停止層２６０のそれぞれは、第１〜第３層間絶縁膜２３、２５及び２７の形成物質として主に使用される酸化物系統とエッチング選択比の大きい物質、例えば窒化物系統の物質を１０Å以上、且つ１０,０００Å以下の厚さに蒸着して形成する。
【００１６】
このような工程で下部単位素子の製造が完了した後、この下部単位素子と金属配線を連結する金属コンタクト工程を実施する。
【００１７】
金属コンタクト工程は、ワードライン２２、アクティブ領域の半導体基板２１、ビットライン２４及びキャパシタ２６それぞれの一部分が開放されたフォトレジストパターン２８を第３層間絶縁膜２７上に形成し、フォトレジストパターン２８をエッチングマスクとした第１プラズマドライエッチング工程により、第３、第２及び第１層間絶縁膜２７、２５及び２３を順次エッチングしてコンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形成する。
【００１８】
第１プラズマドライエッチング工程は、エッチング対象層２７、２５及び２３に対する主エッチング工程と下部導電層２１、２２、２４及び２６上のエッチング停止層２２０、２４０及び２６０の露出開始時点から適用されるオーバーエッチング工程からなる。このような工程によってワードライン２２上のワードライン／基板エッチング停止層２２０の一部が露出されるワードラインコンタクトホールＣ１、アクティブ領域の半導体基板２１上のワードライン／基板エッチング停止層２２０の一部が露出される基板コンタクトホールＣ２、ビットライン２４上のビットラインエッチング停止層２４０の一部が露出されるビットラインコンタクトホールＣ３及びキャパシタ２６上のキャパシタエッチング停止層２６０の一部が露出されるキャパシタコンタクトホールＣ４を同時に形成する。ワードラインコンタクトホールＣ１、基板コンタクトホールＣ２、ビットラインコンタクトホールＣ３及びキャパシタコンタクトホールＣ４は、下部導電層２１、２２、２４及び２６の形成位置が異なるためにそれぞれ異なる深さを有する。
【００１９】
ここで、オーバーエッチング工程は、エッチング完了時点で工程の不均一性とパターン密度(pattern density)の差異によるローディング効果(loading effect)、下部段差、エッチング対象層組成の不均一性などによって部分的に残存するエッチング対象層２３、２５及び２７の除去を目的とする。第１プラズマドライエッチング工程のオーバーエッチング工程はＣ５Ｆ８ガスを主エッチングガスとして窒化物系統の物質で形成されるエッチング停止層２２０、２４０及び２６０に対して２０：１以上の選択比で下部導電層２１、２２、２４及び２６の露出なしでエッチング対象層２３、２５及び２７を選択的にエッチングする。また、第１プラズマドライエッチング工程のオーバーエッチング工程は、エッチング対象層２３、２５及び２７の主エッチング工程時間を基準として１％以上、且つ３００％以下の範囲で下部導電層２１、２２、２４及び２６の露出なしでエッチング対象層２３、２５及び２７を選択的にエッチングする。
【００２０】
図３を参照すると、フォトレジストパターン２８をエッチングマスクとした第１プラズマドライエッチング工程で、図２に示すように、第３、第２及び第１層間絶縁膜２７、２５及び２３を順次エッチングし、各エッチング停止層２２０、２４０及び２６０が底面を成す各コンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形成した後、フォトレジストパターン２８をエッチングマスクとして再び使用して第２プラズマドライエッチング工程を行って各エッチング停止層２２０、２４０及び２６０の露出部分を除去することにより、ワードライン２２の一部が露出されるワードラインコンタクトホールＣ１、アクティブ領域の半導体基板２１の一部が露出される基板コンタクトホールＣ２、ビットライン２４の一部が露出されるビットラインコンタクトホールＣ３及びキャパシタ２６の一部が露出されるキャパシタコンタクトホールＣ４を同時に完成する。
【００２１】
ここで、第２プラズマドライエッチング工程は、各エッチング停止層２２０、２４０及び２６０に対する主エッチング工程と、下部導電層２１、２２、２４及び２６の露出開始時点から適用されるオーバーエッチング工程からなる。
【００２２】
第２プラズマドライエッチング工程のオーバーエッチング工程は、ＣＨ２Ｆ２／Ｃ２ＨＦ５ガスを主エッチングガスとし、各エッチング停止層２２０、２４０及び２６０の主エッチング工程時間を基準として１％以上、且つ３００％以下の範囲で下部導電層２１、２２、２４及び２６が露出されるように実施する。
【００２３】
一方、上述した本発明の実施例では、第３層間絶縁膜２７上にフォトレジストパターン２８を形成したことについて説明したが、各コンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４をより効率的に形成するために、第３層間絶縁膜２７上にハードマスク層（図示せず）を追加工程で形成し、ハードマスク層上にフォトレジストパターン２８を形成した後、第１及び第２プラズマエッチング工程を行って各コンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形成する。
【００２４】
さらに形成されるハードマスク層は、本発明の実施例に適用する各エッチング停止層２２０、２４０及び２６０と同一の物質及び同一の厚さで形成することが好ましい。即ち、ハードマスク層は窒化物系統の物質を１０Å以上、且つ１０,０００Å以下の厚さに蒸着する。さらに形成されるハードマスク層は、各コンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形成するための第２プラズマエッチング工程のオーバーエッチング工程時に除去される。
【００２５】
上述した本発明では、窒化物系統のエッチング停止層をエッチング対象層と下部導電層との間に形成することにより、既存の金属コンタクト工程のオーバーエッチング工程中に下部導電層がプラズマに露出されて発生した電荷蓄積による下部素子の損傷を、相対的に工程時間が短縮されたエッチング停止層のオーバーエッチング工程によって減少させる。
【００２６】
本発明の実施例で素子を製造する場合、プラズマ誘導損傷に起因した下部素子の損傷を減少させることができるが、その理由を説明すると、次の通りである。
【００２７】
例えば、厚さ２０,０００Åのコンタクトエッチング工程（金属コンタクト工程中のワードラインコンタクトの場合）を、主エッチングガスとしてＣ２Ｆ６／Ｃ４Ｆ８を使用し、エッチング速度を１０,０００Å／ｍｉｎとし、主エッチング工程を基準としてオーバーエッチング工程を５０％とする条件でエッチングする場合、電荷蓄積損傷が発生するオーバーエッチング工程時間は６０秒（エッチング対象層の厚さが２０,０００Åなので、主エッチング工程のエッチング厚さに対する５０％の１０,０００Åをエッチングする時間）に該当する。即ち、従来の方法でコンタクトホールを形成する場合、オーバーエッチング工程時間の６０秒間下部素子としてのワードラインにプラズマ誘導損傷を負う。
【００２８】
ところが、本発明は、前述した従来の条件でエッチング対象層をエッチングしても、エッチング停止層によって下部素子がプラズマ誘導損傷を負わない。エッチング停止層を窒化物系統の物質で３,０００Åの厚さに蒸着して形成し、酸化物系統の物質で形成されたエッチング対象層を、窒化物に対する選択比が２０のＣ５Ｆ８ガスを主エッチングガスとしてエッチングする場合、２０,０００Åのエッチングターゲットで主エッチング工程を行った後、主エッチング工程を基準として５０％のオーバーエッチング工程（１０,０００Åのエッチングターゲット）が完了する間、窒化物系統のエッチング停止層は約１,５００Åのみ損失するので、下部素子の損傷は発生しない。その後、残留した厚さ１,５００Åのエッチング停止層を除去すると、コンタクトホールが完成されるが、主エッチングガスとしてＣＨ２Ｆ２／Ｃ２ＨＦ５を使用し、エッチング速度を２０,０００Å／ｍｉｎにすると、エッチング停止層に対する３秒未満のオーバーエッチング工程でのみ下部素子の損傷が発生する。
【００２９】
従来の方法と本発明の方法を比較すると、従来の方法では下部素子が６０秒間プラズマ誘導損傷を負い、本発明の方法では下部素子が３秒間プラズマ誘導損傷を負うので、本発明は従来より電荷蓄積による下部素子の損傷を９５％減少させることができる。特に、最もコンタクトホールの深さが薄いキャパシタコンタクトホールの場合には、コンタクトホールの深さが１０,０００Åであると仮定すると、従来の方法の場合、オーバーエッチング工程時間は１２０秒になり、本発明の場合、残留した厚さ１,５００Åのエッチング停止層に対する３秒未満のオーバーエッチング工程中にのみキャパシタの損傷が発生するので、電荷蓄積によるキャパシタの損傷を９７.５％減少させることができる。
【００３０】
【発明の効果】
上述したように、本発明は、エッチング対象層の全厚に比例するオーバーエッチング工程時間だけ発生した電荷蓄積をエッチング停止層に対するオーバーエッチング工程時間だけ発生するようにして、９０％以上の電荷蓄積損傷を減少させるので、下部単位素子と上部金属配線を連結する金属コンタクト工程時に下部単位素子のプラズマ誘導損傷が減少して素子の電気的特性及び信頼性を向上させることができる。
【図面の簡単な説明】
【図１】従来の半導体素子の製造方法を説明するための素子の断面図である。
【図２】本発明の実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【図３】本発明の実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【符号の説明】
１１、２１ 半導体基板
１２、２２ ワードライン
１３、２３ 第１層間絶縁膜
１４、２４ ビットライン
１５、２５ 第２層間絶縁膜
１６、２６ キャパシタ
１７、２７ 第３層間絶縁膜
１８、２８ フォトレジストパターン
２２０ ワードライン／基板エッチング停止層
２４０ ビットラインエッチング停止層
２６０ キャパシタエッチング停止層
Ｃ１ ワードラインコンタクトホール
Ｃ２ 基板コンタクトホール
Ｃ３ ビットラインコンタクトホール
Ｃ４ キャパシタコンタクトホール
【発明の属する技術分野】
本発明は、半導体素子の製造方法に係り、特に、下部単位素子と上部金属配線を連結する金属コンタクト工程の際に下部単位素子のプラズマ誘導損傷を防止することが可能な半導体素子の製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体素子の製造工程において、下部単位素子と上部金属配線を連結するために金属コンタクト工程を行っている。金属コンタクト工程においてコンタクトホール形成のためのプラズマドライエッチング技術は、エッチング対象層に対する主エッチング工程と、下部導電層の露出開始時点から適用されるオーバーエッチング工程からなる。
【０００３】
図１は従来の半導体素子の製造方法を説明するための素子の断面図である。図１を参照すると、半導体基板１１上にワードライン１２を形成した後、ワードライン１２上に表面が平坦化された第１層間絶縁膜１３を形成する。第１層間絶縁膜１３の一部分をエッチングし、エッチングされた部分を介して半導体基板１１と連結されるビットライン１４を第１層間絶縁膜１３上に形成する。ビットライン１４上に、表面が平坦化された第２層間絶縁膜１５を形成する。その後、第１及び第２層間絶縁膜１３及び１５の一部分をエッチングし、エッチングされた部分を介して半導体基板１１と連結されるキャパシタ１６を第２層間絶縁膜１５上に形成する。キャパシタ１６上に、表面が平坦化された第３層間絶縁膜１７を形成する。
【０００４】
上述した工程によって下部単位素子の製造が完了した後、この下部単位素子と金属配線を連結する金属コンタクト工程を行う。
【０００５】
金属コンタクト工程は、ワードライン１２、アクティブ領域の半導体基板１１、ビットライン１４及びキャパシタ１６のそれぞれの一部分が開放されたフォトレジストパターン１８を第３層間絶縁膜１７上に形成し、フォトレジストパターン１８をエッチングマスクとしたプラズマドライエッチング工程で第３、第２及び第１層間絶縁膜１７、１５及び１３を順次エッチングしてコンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形成する。
【０００６】
プラズマドライエッチング工程は、エッチング対象層１７、１５及び１３に対する主エッチング工程と下部導電層１１、１２、１４及び１６の露出開始時点から適用されるオーバーエッチング工程からなる。このような工程によってワードライン１２の一部が露出されるワードラインコンタクトホールＣ１、アクティブ領域の半導体基板１１の一部が露出される基板コンタクトホールＣ２、ビットライン１４の一部が露出されるビットラインコンタクトホールＣ３、及びキャパシタ１６の一部が露出されるキャパシタコンタクトホールＣ４を同時に形成する。ワードラインコンタクトホールＣ１、基板コンタクトホールＣ２、ビットラインコンタクトホールＣ３及びキャパシタコンタクトホールＣ４は、下部導電層１１、１２、１４及び１６の形成位置が異なるために、それぞれ異なる深さを有する。
【０００７】
ここで、オーバーエッチング工程はエッチング完了時点で工程の不均一性とパターン密度(pattern density)の差異によるローディング効果(loading effect)、下部段差、エッチング対象層組成の不均一性などによって部分的に残存するエッチング対象層１３、１５及び１７の除去を目的とする。オーバーエッチング工程時間はエッチング対象層１３、１5及び１７の工程時間を基準として通常３０％以上、且つ１００％以下の範囲での追加エッチング工程形式で行われる。エッチング対象層１３、１５及び１７の膜厚が増加すると、エッチング工程後に残存する残留物の厚さも増加するので、オーバーエッチング工程時間は増加する。このようなオーバーエッチング工程は、確実な残留物除去を目的として、ある程度の下部導電層１１、１２、１４及び１６の損失を甘受して過度に行う。ところが、主エッチング工程において既にエッチング対象層１３、１５及び１７のエッチングが完了して下部導電層１１、１２、１４及び１６が露出された部分は、オーバーエッチング工程の開始瞬間から追加エッチングが行われるので、下部導電層１１、１２、１４及び１６の損失及び下部導電層１１、１２、１４及び１６の表面における電荷蓄積現象による素子特性の劣化が発生する。このような下部導電層１１、１２、１４及び１６の損失を最小化するために、オーバーエッチング工程は下部導電層１１、１２、１４及び１６に対してエッチング選択比が高い工程条件で実施し、電荷蓄積による素子特性の劣化を最小化するために、オーバーエッチング工程時間を最小化する方向にセットアップされるが、エッチング工程の特性上得られる選択比と減少可能なオーバーエッチング工程時間は制限される。
【０００８】
下部導電層１１、１２、１４及び１６のうち、コンタクトホールの深さが深い基板コンタクトホールＣ２またはワードラインコンタクトホールＣ１は、主エッチング工程時にアクティブ領域の半導体基板１１及びワードライン１２の表面が露出されないようにする場合があり、このような場合にはエッチング対象層１３、１５及び１７の絶縁体の表面にのみプラズマによる電荷蓄積現象が発生するので、半導体基板１１またはワードライン１２に対する電荷蓄積現象が発生しない。ところが、下部導電層１１、１２、１４及び１６が露出開始されるオーバーエッチング工程中には、露出されたコンタクト断面を介して不均一な電荷蓄積現象で電界が形成され、電位差によって下部基板を共通電極とするＦＮトンネリング(Fowler-Nordheim Tunneling)現象でプラズマ誘導電荷電流が発生して下部単位素子に損傷を与える。このようなプラズマ誘導損傷は電荷蓄積量と比例するので、オーバーエッチング工程の時間と比例して増加する。
【０００９】
従って、セル地域のワードライン、ビットライン及びキャパシタ構造が全て形成された後、周辺回路地域にセル駆動のための金属配線形成のためにワードライン、ビットライン及びキャパシタの上、下部電極上に同時に形成される金属コンタクト工程の場合は、様々な深さのコンタクトホールを同時にエッチングするので、キャパシタの上部電極コンタクトのように浅いコンタクトホールの場合にはオーバーエッチング工程に長時間露出されて前記プラズマ誘導損傷が増加する。
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、下部単位素子と上部金属配線を連結する金属コンタクト工程の際に下部単位素子のプラズマ誘導損傷を減少させ、素子の電気的特性及び信頼性を向上させることが可能な半導体素子の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するための本発明の実施例に係る半導体素子の製造方法は、半導体基板上にワードラインを形成し、前記ワードラインを含んだ半導体基板上にワードライン／基板エッチング停止層を形成する段階と、前記ワードライン／基板エッチング停止層を含んだ全体構造上に第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜上にビットラインを形成し、前記ビットライン上にビットラインエッチング停止層を形成する段階と、前記ビットラインエッチング停止層を含んだ全体構造上に第２層間絶縁膜を形成する段階と、前記第２層間絶縁膜上にキャパシタを形成し、前記キャパシタ上にキャパシタエッチング停止層を形成する段階と、前記キャパシタエッチング停止層を含んだ全体構造上に第３層間絶縁膜を形成する段階と、前記第３層間絶縁膜上にコンタクトホール形成用フォトレジストパターンを形成する段階と、前記フォトレジストパターンをエッチングマスクとした第１プラズマドライエッチング工程によって前記各層間絶縁膜をエッチングし、前記各エッチング停止層のそれぞれが底面を成すコンタクトホールを形成する段階と、記コンタクトホールの底面に露出された前記各エッチング停止層のそれぞれを第２プラズマドライエッチング工程によって除去してコンタクトホールを完成する段階とを含み、前記第1プラズマドライエッチング工程は、前記各階層間絶縁膜に対する主なエッチング工程と、前記各エッチング停止層の露出開始時点で適用されたオーバーエッチング工程とからなることを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明を添付図に基づいて詳細に説明する。
【００１３】
図２及び図３は本発明の実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【００１４】
図２を参照すると、半導体基板２１上にワードライン２２を形成し、少なくともワードライン２２を含んだ半導体基板２１上にワードライン／基板エッチング停止層２２０を形成し、ワードライン／基板エッチング停止層２２０を含んだ全体構造上に、表面が平坦化された第１層間絶縁膜２３を形成する。第１層間絶縁膜２３の一部分をエッチングし、エッチングされた部分を介して半導体基板２１と連結されるビットライン２４を第１層間絶縁膜２３上に形成し、ビットライン２４上にビットラインエッチング停止層２４０を形成する。ビットラインエッチング停止層２４０を含んだ全体構造上に、表面が平坦化された第２層間絶縁膜２５を形成する。第１及び第２層間絶縁膜２３及び２５の一部分をエッチングし、エッチングされた部分を介して半導体基板２１と連結されるキャパシタ２６を第２層間絶縁膜２５上に形成し、キャパシタ２６上にキャパシタエッチング停止層２６０を形成する。キャパシタエッチング停止層２６０を含んだ全体構造上に、表面が平坦化された第３層間絶縁膜２７を形成する。
【００１５】
前記において、ワードライン／基板エッチング停止層２２０、ビットラインエッチング停止層２４０及びキャパシタエッチング停止層２６０のそれぞれは、第１〜第３層間絶縁膜２３、２５及び２７の形成物質として主に使用される酸化物系統とエッチング選択比の大きい物質、例えば窒化物系統の物質を１０Å以上、且つ１０,０００Å以下の厚さに蒸着して形成する。
【００１６】
このような工程で下部単位素子の製造が完了した後、この下部単位素子と金属配線を連結する金属コンタクト工程を実施する。
【００１７】
金属コンタクト工程は、ワードライン２２、アクティブ領域の半導体基板２１、ビットライン２４及びキャパシタ２６それぞれの一部分が開放されたフォトレジストパターン２８を第３層間絶縁膜２７上に形成し、フォトレジストパターン２８をエッチングマスクとした第１プラズマドライエッチング工程により、第３、第２及び第１層間絶縁膜２７、２５及び２３を順次エッチングしてコンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形成する。
【００１８】
第１プラズマドライエッチング工程は、エッチング対象層２７、２５及び２３に対する主エッチング工程と下部導電層２１、２２、２４及び２６上のエッチング停止層２２０、２４０及び２６０の露出開始時点から適用されるオーバーエッチング工程からなる。このような工程によってワードライン２２上のワードライン／基板エッチング停止層２２０の一部が露出されるワードラインコンタクトホールＣ１、アクティブ領域の半導体基板２１上のワードライン／基板エッチング停止層２２０の一部が露出される基板コンタクトホールＣ２、ビットライン２４上のビットラインエッチング停止層２４０の一部が露出されるビットラインコンタクトホールＣ３及びキャパシタ２６上のキャパシタエッチング停止層２６０の一部が露出されるキャパシタコンタクトホールＣ４を同時に形成する。ワードラインコンタクトホールＣ１、基板コンタクトホールＣ２、ビットラインコンタクトホールＣ３及びキャパシタコンタクトホールＣ４は、下部導電層２１、２２、２４及び２６の形成位置が異なるためにそれぞれ異なる深さを有する。
【００１９】
ここで、オーバーエッチング工程は、エッチング完了時点で工程の不均一性とパターン密度(pattern density)の差異によるローディング効果(loading effect)、下部段差、エッチング対象層組成の不均一性などによって部分的に残存するエッチング対象層２３、２５及び２７の除去を目的とする。第１プラズマドライエッチング工程のオーバーエッチング工程はＣ５Ｆ８ガスを主エッチングガスとして窒化物系統の物質で形成されるエッチング停止層２２０、２４０及び２６０に対して２０：１以上の選択比で下部導電層２１、２２、２４及び２６の露出なしでエッチング対象層２３、２５及び２７を選択的にエッチングする。また、第１プラズマドライエッチング工程のオーバーエッチング工程は、エッチング対象層２３、２５及び２７の主エッチング工程時間を基準として１％以上、且つ３００％以下の範囲で下部導電層２１、２２、２４及び２６の露出なしでエッチング対象層２３、２５及び２７を選択的にエッチングする。
【００２０】
図３を参照すると、フォトレジストパターン２８をエッチングマスクとした第１プラズマドライエッチング工程で、図２に示すように、第３、第２及び第１層間絶縁膜２７、２５及び２３を順次エッチングし、各エッチング停止層２２０、２４０及び２６０が底面を成す各コンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形成した後、フォトレジストパターン２８をエッチングマスクとして再び使用して第２プラズマドライエッチング工程を行って各エッチング停止層２２０、２４０及び２６０の露出部分を除去することにより、ワードライン２２の一部が露出されるワードラインコンタクトホールＣ１、アクティブ領域の半導体基板２１の一部が露出される基板コンタクトホールＣ２、ビットライン２４の一部が露出されるビットラインコンタクトホールＣ３及びキャパシタ２６の一部が露出されるキャパシタコンタクトホールＣ４を同時に完成する。
【００２１】
ここで、第２プラズマドライエッチング工程は、各エッチング停止層２２０、２４０及び２６０に対する主エッチング工程と、下部導電層２１、２２、２４及び２６の露出開始時点から適用されるオーバーエッチング工程からなる。
【００２２】
第２プラズマドライエッチング工程のオーバーエッチング工程は、ＣＨ２Ｆ２／Ｃ２ＨＦ５ガスを主エッチングガスとし、各エッチング停止層２２０、２４０及び２６０の主エッチング工程時間を基準として１％以上、且つ３００％以下の範囲で下部導電層２１、２２、２４及び２６が露出されるように実施する。
【００２３】
一方、上述した本発明の実施例では、第３層間絶縁膜２７上にフォトレジストパターン２８を形成したことについて説明したが、各コンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４をより効率的に形成するために、第３層間絶縁膜２７上にハードマスク層（図示せず）を追加工程で形成し、ハードマスク層上にフォトレジストパターン２８を形成した後、第１及び第２プラズマエッチング工程を行って各コンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形成する。
【００２４】
さらに形成されるハードマスク層は、本発明の実施例に適用する各エッチング停止層２２０、２４０及び２６０と同一の物質及び同一の厚さで形成することが好ましい。即ち、ハードマスク層は窒化物系統の物質を１０Å以上、且つ１０,０００Å以下の厚さに蒸着する。さらに形成されるハードマスク層は、各コンタクトホールＣ１、Ｃ２、Ｃ３及びＣ４を形成するための第２プラズマエッチング工程のオーバーエッチング工程時に除去される。
【００２５】
上述した本発明では、窒化物系統のエッチング停止層をエッチング対象層と下部導電層との間に形成することにより、既存の金属コンタクト工程のオーバーエッチング工程中に下部導電層がプラズマに露出されて発生した電荷蓄積による下部素子の損傷を、相対的に工程時間が短縮されたエッチング停止層のオーバーエッチング工程によって減少させる。
【００２６】
本発明の実施例で素子を製造する場合、プラズマ誘導損傷に起因した下部素子の損傷を減少させることができるが、その理由を説明すると、次の通りである。
【００２７】
例えば、厚さ２０,０００Åのコンタクトエッチング工程（金属コンタクト工程中のワードラインコンタクトの場合）を、主エッチングガスとしてＣ２Ｆ６／Ｃ４Ｆ８を使用し、エッチング速度を１０,０００Å／ｍｉｎとし、主エッチング工程を基準としてオーバーエッチング工程を５０％とする条件でエッチングする場合、電荷蓄積損傷が発生するオーバーエッチング工程時間は６０秒（エッチング対象層の厚さが２０,０００Åなので、主エッチング工程のエッチング厚さに対する５０％の１０,０００Åをエッチングする時間）に該当する。即ち、従来の方法でコンタクトホールを形成する場合、オーバーエッチング工程時間の６０秒間下部素子としてのワードラインにプラズマ誘導損傷を負う。
【００２８】
ところが、本発明は、前述した従来の条件でエッチング対象層をエッチングしても、エッチング停止層によって下部素子がプラズマ誘導損傷を負わない。エッチング停止層を窒化物系統の物質で３,０００Åの厚さに蒸着して形成し、酸化物系統の物質で形成されたエッチング対象層を、窒化物に対する選択比が２０のＣ５Ｆ８ガスを主エッチングガスとしてエッチングする場合、２０,０００Åのエッチングターゲットで主エッチング工程を行った後、主エッチング工程を基準として５０％のオーバーエッチング工程（１０,０００Åのエッチングターゲット）が完了する間、窒化物系統のエッチング停止層は約１,５００Åのみ損失するので、下部素子の損傷は発生しない。その後、残留した厚さ１,５００Åのエッチング停止層を除去すると、コンタクトホールが完成されるが、主エッチングガスとしてＣＨ２Ｆ２／Ｃ２ＨＦ５を使用し、エッチング速度を２０,０００Å／ｍｉｎにすると、エッチング停止層に対する３秒未満のオーバーエッチング工程でのみ下部素子の損傷が発生する。
【００２９】
従来の方法と本発明の方法を比較すると、従来の方法では下部素子が６０秒間プラズマ誘導損傷を負い、本発明の方法では下部素子が３秒間プラズマ誘導損傷を負うので、本発明は従来より電荷蓄積による下部素子の損傷を９５％減少させることができる。特に、最もコンタクトホールの深さが薄いキャパシタコンタクトホールの場合には、コンタクトホールの深さが１０,０００Åであると仮定すると、従来の方法の場合、オーバーエッチング工程時間は１２０秒になり、本発明の場合、残留した厚さ１,５００Åのエッチング停止層に対する３秒未満のオーバーエッチング工程中にのみキャパシタの損傷が発生するので、電荷蓄積によるキャパシタの損傷を９７.５％減少させることができる。
【００３０】
【発明の効果】
上述したように、本発明は、エッチング対象層の全厚に比例するオーバーエッチング工程時間だけ発生した電荷蓄積をエッチング停止層に対するオーバーエッチング工程時間だけ発生するようにして、９０％以上の電荷蓄積損傷を減少させるので、下部単位素子と上部金属配線を連結する金属コンタクト工程時に下部単位素子のプラズマ誘導損傷が減少して素子の電気的特性及び信頼性を向上させることができる。
【図面の簡単な説明】
【図１】従来の半導体素子の製造方法を説明するための素子の断面図である。
【図２】本発明の実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【図３】本発明の実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【符号の説明】
１１、２１ 半導体基板
１２、２２ ワードライン
１３、２３ 第１層間絶縁膜
１４、２４ ビットライン
１５、２５ 第２層間絶縁膜
１６、２６ キャパシタ
１７、２７ 第３層間絶縁膜
１８、２８ フォトレジストパターン
２２０ ワードライン／基板エッチング停止層
２４０ ビットラインエッチング停止層
２６０ キャパシタエッチング停止層
Ｃ１ ワードラインコンタクトホール
Ｃ２ 基板コンタクトホール
Ｃ３ ビットラインコンタクトホール
Ｃ４ キャパシタコンタクトホール
Claims (10)
- 半導体基板上にワードラインを形成し、前記ワードラインを含んだ半導体基板上にワードライン／基板エッチング停止層を形成する段階と、
前記ワードライン／基板エッチング停止層を含んだ全体構造上に第１層間絶縁膜を形成する段階と、
前記第１層間絶縁膜上にビットラインを形成し、前記ビットライン上にビットラインエッチング停止層を形成する段階と、
前記ビットラインエッチング停止層を含んだ全体構造上に第２層間絶縁膜を形成する段階と、
前記第２層間絶縁膜上にキャパシタを形成し、前記キャパシタ上にキャパシタエッチング停止層を形成する段階と、
前記キャパシタエッチング停止層を含んだ全体構造上に第３層間絶縁膜を形成する段階と、
前記第３層間絶縁膜上にコンタクトホール形成用フォトレジストパターンを形成する段階と、
前記フォトレジストパターンをエッチングマスクとした第１プラズマドライエッチング工程によって前記各層間絶縁膜をエッチングし、前記各エッチング停止層のそれぞれが底面を成すコンタクトホールを形成する段階と、
前記コンタクトホールの底面に露出された前記各エッチング停止層のそれぞれを第２プラズマドライエッチング工程によって除去してコンタクトホールを完成する段階とを含み、
前記第1プラズマドライエッチング工程は、前記各階層間絶縁膜に対する主なエッチング工程と、前記各エッチング停止層の露出開始時点で適用されたオーバーエッチング工程とからなることを特徴とする半導体素子の製造方法。 - 前記各層間絶縁膜は酸化物系統の物質で形成することを特徴とする請求項１記載の半導体素子の製造方法。
- 前記各エッチング停止層は窒化物系統の物質を１０Å以上、且つ１０,０００Å以下の厚さに蒸着して形成することを特徴とする請求項１記載の半導体素子の製造方法。
- 前記オーバーエッチング工程はＣ５Ｆ８ガスを主エッチングガスとして前記各エッチング停止層に対して２０：１の選択比で前記各層間絶縁膜を選択的にエッチングすることを特徴とする請求項１記載の半導体素子の製造方法。
- 前記オーバーエッチング工程は、前記主エッチング工程時間を基準として１％以上、且つ３００％以下の範囲で前記各層間絶縁膜を選択的にエッチングすることを特徴とする請求項１記載の半導体素子の製造方法。
- 前記第２プラズマドライエッチング工程は、前記各エッチング停止層に対する主エッチング工程と、前記各エッチング停止層の下部層の露出開始時点から適用されるオーバーエッチング工程とからなることを特徴とする請求項１記載の半導体素子の製造方法。
- 前記オーバーエッチング工程はＣＨ２Ｆ２／Ｃ２ＨＦ５ガスを主エッチングガスとして実施することを特徴とする請求項６記載の半導体素子の製造方法。
- 前記オーバーエッチング工程は、前記主エッチング工程時間を基準として１％以上、且つ３００％以下の範囲で実施することを特徴とする請求項６記載の半導体素子の製造方法。
- 前記第３層間絶縁膜と前記フォトレジストパターンとの間にハードマスク層を形成する段階をさらに含むことを特徴とする請求項１記載の半導体素子の製造方法。
- 前記ハードマスク層は窒化物系統の物質を１０Å以上、且つ１０,０００Å以下の厚さに蒸着して形成することを特徴とする請求項９記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-79655 | 2001-12-15 | ||
| KR10-2001-0079655A KR100411026B1 (ko) | 2001-12-15 | 2001-12-15 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003197745A JP2003197745A (ja) | 2003-07-11 |
| JP3833603B2 true JP3833603B2 (ja) | 2006-10-18 |
Family
ID=19717073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002334734A Expired - Fee Related JP3833603B2 (ja) | 2001-12-15 | 2002-11-19 | 半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6706590B2 (ja) |
| JP (1) | JP3833603B2 (ja) |
| KR (1) | KR100411026B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7602068B2 (en) * | 2006-01-19 | 2009-10-13 | International Machines Corporation | Dual-damascene process to fabricate thick wire structure |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5670404A (en) * | 1996-06-21 | 1997-09-23 | Industrial Technology Research Institute | Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer |
| KR19990043724A (ko) * | 1997-11-29 | 1999-06-15 | 구본준 | 반도체소자의 제조방법 |
| KR100313959B1 (ko) * | 1999-11-27 | 2001-11-15 | 박종섭 | 반도체소자의 메탈콘택 |
| KR100323450B1 (ko) * | 1999-12-31 | 2002-02-06 | 박종섭 | 디램(ｄｒａｍ) 셀 캐패시터의 제조 방법 |
-
2001
- 2001-12-15 KR KR10-2001-0079655A patent/KR100411026B1/ko active IP Right Grant
-
2002
- 2002-11-05 US US10/287,786 patent/US6706590B2/en not_active Expired - Lifetime
- 2002-11-19 JP JP2002334734A patent/JP3833603B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6706590B2 (en) | 2004-03-16 |
| US20030113966A1 (en) | 2003-06-19 |
| KR20030049449A (ko) | 2003-06-25 |
| JP2003197745A (ja) | 2003-07-11 |
| KR100411026B1 (ko) | 2003-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723229B2 (en) | Process of forming a self-aligned contact in a semiconductor device | |
| KR20040057534A (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| JP3833603B2 (ja) | 半導体素子の製造方法 | |
| US20050142830A1 (en) | Method for forming a contact of a semiconductor device | |
| JP2006148052A (ja) | 半導体素子の格納電極形成方法 | |
| KR20050066879A (ko) | 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법 | |
| KR100190055B1 (ko) | 반도체 장치의 백금전극 제조방법 | |
| JPH09129730A (ja) | 半導体装置の製造方法 | |
| KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| US6558999B2 (en) | Method for forming a storage electrode on a semiconductor device | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| US7037778B2 (en) | Method for fabricating capacitor in semiconductor memory device | |
| KR20080100548A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100597090B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR20000045482A (ko) | 반도체소자의 식각방법 | |
| KR101079879B1 (ko) | 금속전극 커패시터 제조방법 | |
| JP2002208633A (ja) | 半導体装置およびその製造方法 | |
| KR100636936B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100359785B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100324335B1 (ko) | 커패시터 제조방법 | |
| KR101101192B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100681207B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100683486B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100207455B1 (ko) | 경사면을 갖는 도전층을 구비하는 반도체 장치의 제조 방법 | |
| KR20040045977A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060719 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |