JPH05189264A - １チップマイクロコンピュータ - Google Patents
１チップマイクロコンピュータInfo
- Publication number
- JPH05189264A JPH05189264A JP4005961A JP596192A JPH05189264A JP H05189264 A JPH05189264 A JP H05189264A JP 4005961 A JP4005961 A JP 4005961A JP 596192 A JP596192 A JP 596192A JP H05189264 A JPH05189264 A JP H05189264A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- functional block
- chip
- chip microcomputer
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 エバリュエーションチップを新たに開発する
ことなく、１チップマイクロコンピュータを開発するこ
とを可能にする。 【構成】 エバリュエーションシステムは、外部装置に
よる機能ブロックへのアクセスを許容する動作モードを
備えたマイクロコンピュータ１〜３及び、アドレス判定
回路４，５から構成される。新たに開発されるマイクロ
コンピュータには、マイクロコンピュータ１の機能ブロ
ック１１〜１ｎ、マイクロコンピュータ２の機能ブロッ
ク２１、マイクロコンピュータ３の機能ブロック３２が
含まれる。マイクロコンピュータ２の機能ブロック２
２、マイクロコンピュータ３の機能ブロック３１に割り
当てられたアドレスは、マイクロコンピュータ１の機能
ブロック１１〜１ｎに割り当てられたアドレスと重複し
ている。アドレス判定回路４及び５は、マイクロコンピ
ュータ１の機能ブロックがアクセスされるとき、機能ブ
ロック２２または機能ブロック３１がアクセスされない
ようにするため、それぞれマイクロコンピュータ２及び
マイクロコンピュータ３にアクセス禁止信号を送る。
ことなく、１チップマイクロコンピュータを開発するこ
とを可能にする。 【構成】 エバリュエーションシステムは、外部装置に
よる機能ブロックへのアクセスを許容する動作モードを
備えたマイクロコンピュータ１〜３及び、アドレス判定
回路４，５から構成される。新たに開発されるマイクロ
コンピュータには、マイクロコンピュータ１の機能ブロ
ック１１〜１ｎ、マイクロコンピュータ２の機能ブロッ
ク２１、マイクロコンピュータ３の機能ブロック３２が
含まれる。マイクロコンピュータ２の機能ブロック２
２、マイクロコンピュータ３の機能ブロック３１に割り
当てられたアドレスは、マイクロコンピュータ１の機能
ブロック１１〜１ｎに割り当てられたアドレスと重複し
ている。アドレス判定回路４及び５は、マイクロコンピ
ュータ１の機能ブロックがアクセスされるとき、機能ブ
ロック２２または機能ブロック３１がアクセスされない
ようにするため、それぞれマイクロコンピュータ２及び
マイクロコンピュータ３にアクセス禁止信号を送る。
Description
【０００１】
【産業上の利用分野】本発明は１チップマイクロコンピ
ュータに関する。
ュータに関する。
【０００２】
【従来の技術】１チップマイクロコンピュータは、図４
に示すようにＣＰＵ（中央処理装置）、ＲＯＭ（読みだ
し専用メモリ）、ＲＡＭ（ランダムアクセスメモリ）、
Ｉ／Ｏ（入出力装置）、及びＲＡＭまたはＲＯＭとして
形成される特定の機能を果たすための複数の機能ブロッ
クから構成されている。
に示すようにＣＰＵ（中央処理装置）、ＲＯＭ（読みだ
し専用メモリ）、ＲＡＭ（ランダムアクセスメモリ）、
Ｉ／Ｏ（入出力装置）、及びＲＡＭまたはＲＯＭとして
形成される特定の機能を果たすための複数の機能ブロッ
クから構成されている。
【０００３】１チップマイクロコンピュータを開発する
場合、そのソフトウェアを開発するために、エバリュエ
ーションチップが開発される。エバリュエーションチッ
プは、図５に示すように、ＣＰＵ、ＲＡＭ、機能ブロッ
ク、バス制御回路を備えている。ＲＯＭに記憶されるべ
きプログラムは外部装置に格納されており、外部装置
は、バス制御回路により、機能ブロックにアクセスする
ことができる。エバリュエーションチップ及び外部装置
を用いて開発されたプログラムは、１チップマイクロコ
ンピュータのＲＯＭに格納される。
場合、そのソフトウェアを開発するために、エバリュエ
ーションチップが開発される。エバリュエーションチッ
プは、図５に示すように、ＣＰＵ、ＲＡＭ、機能ブロッ
ク、バス制御回路を備えている。ＲＯＭに記憶されるべ
きプログラムは外部装置に格納されており、外部装置
は、バス制御回路により、機能ブロックにアクセスする
ことができる。エバリュエーションチップ及び外部装置
を用いて開発されたプログラムは、１チップマイクロコ
ンピュータのＲＯＭに格納される。
【０００４】
【発明が解決しようとする課題】このように、従来、１
チップマイクロコンピュータを開発するために、エバリ
ュエーションチップを新たに開発する必要があるので、
開発期間を短縮すること及び開発コストを低減させるこ
とが困難であるという問題がある。
チップマイクロコンピュータを開発するために、エバリ
ュエーションチップを新たに開発する必要があるので、
開発期間を短縮すること及び開発コストを低減させるこ
とが困難であるという問題がある。
【０００５】本発明は、上記問題に鑑みなされたもので
あり、その目的は、エバリュエーションチップを新たに
開発することを不要にして、１チップマイクロコンピュ
ータを短期間で効率良く開発することを可能にすること
にある。
あり、その目的は、エバリュエーションチップを新たに
開発することを不要にして、１チップマイクロコンピュ
ータを短期間で効率良く開発することを可能にすること
にある。
【０００６】
【課題を解決するための手段】本発明の目的は、複数の
機能ブロックを１チップに内蔵した１チップマイクロコ
ンピュータであって、外部装置による前記複数の機能ブ
ロックへのアクセスを許容する手段と、所定の信号が入
力された際に前記外部装置による前記複数の機能ブロッ
クへのアクセスを個々に禁止する手段とを備えたことを
特徴とする１チップマイクロコンピュータによって達成
される。
機能ブロックを１チップに内蔵した１チップマイクロコ
ンピュータであって、外部装置による前記複数の機能ブ
ロックへのアクセスを許容する手段と、所定の信号が入
力された際に前記外部装置による前記複数の機能ブロッ
クへのアクセスを個々に禁止する手段とを備えたことを
特徴とする１チップマイクロコンピュータによって達成
される。
【０００７】
【作用】新たに１チップマイクロコンピュータを開発す
る際、複数の本発明による１チップマイクロコンピュー
タをデータバス及びアドレスバスを介して相互接続しエ
バリュエーションシステムを構成する。開発されるマイ
クロコンピュータの機能ブロックは、相互接続された複
数のマイクロコンピュータのいずれかに含まれている。
必要な機能ブロックをアクセスする際、このブロックと
同じアドレスにマッピングされている不必要な機能ブロ
ックを有するマイクロコンピュータにアクセス禁止信号
を送り、このマイクロコンピュータへのアクセスを禁止
する。
る際、複数の本発明による１チップマイクロコンピュー
タをデータバス及びアドレスバスを介して相互接続しエ
バリュエーションシステムを構成する。開発されるマイ
クロコンピュータの機能ブロックは、相互接続された複
数のマイクロコンピュータのいずれかに含まれている。
必要な機能ブロックをアクセスする際、このブロックと
同じアドレスにマッピングされている不必要な機能ブロ
ックを有するマイクロコンピュータにアクセス禁止信号
を送り、このマイクロコンピュータへのアクセスを禁止
する。
【０００８】
【実施例】以下に、本発明の実施例を図面を参照して詳
細に説明する。図２は、本発明による１チップマイクロ
コンピュータのブロック図である。同図に示すように、
このマイクロコンピュータは、従来のマイクロコンピュ
ータ同様、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏ、機能ブロ
ック１〜ｎを備えている。本実施例のマイクロコンピュ
ータは、これらに加え、更にバス制御回路及び機能ブロ
ック制御回路を有している。
細に説明する。図２は、本発明による１チップマイクロ
コンピュータのブロック図である。同図に示すように、
このマイクロコンピュータは、従来のマイクロコンピュ
ータ同様、ＣＰＵ、ＲＯＭ、ＲＡＭ、Ｉ／Ｏ、機能ブロ
ック１〜ｎを備えている。本実施例のマイクロコンピュ
ータは、これらに加え、更にバス制御回路及び機能ブロ
ック制御回路を有している。
【０００９】このバス制御回路及び機能ブロック制御回
路は、通常の動作モード、即ち内蔵のＣＰＵが機能ブロ
ックにアクセスするモードに加え、所定の制御信号をマ
イクロコンピュータに供給することにより、外部装置が
データバス及びアドレスバスを介して機能ブロックにア
クセスするモードを実現する。
路は、通常の動作モード、即ち内蔵のＣＰＵが機能ブロ
ックにアクセスするモードに加え、所定の制御信号をマ
イクロコンピュータに供給することにより、外部装置が
データバス及びアドレスバスを介して機能ブロックにア
クセスするモードを実現する。
【００１０】更に、このマイクロコンピュータは、アク
セス禁止信号が機能ブロック制御回路に入力されると外
部装置によるアクセスを禁止するように構成されてい
る。
セス禁止信号が機能ブロック制御回路に入力されると外
部装置によるアクセスを禁止するように構成されてい
る。
【００１１】図１に本発明のマイクロコンピュータを用
いて構成したエバリュエーションシステムのブロック図
を示す。同図において、１，２，３は、本発明による１
チップマイクロコンピュータであり、それぞれデータバ
ス及びアドレスバスに接続されている。
いて構成したエバリュエーションシステムのブロック図
を示す。同図において、１，２，３は、本発明による１
チップマイクロコンピュータであり、それぞれデータバ
ス及びアドレスバスに接続されている。
【００１２】図３に示すように、マイクロコンピュータ
１の機能ブロック１１〜１ｎはFF40〜FFBF番地にマッピ
ングされている。マイクロコンピュータ２の機能ブロッ
ク２１及び２２は、それぞれFF00〜FF3F番地及びFF40〜
FF5F番地にマッピングされている。また、マイクロコン
ピュータ３の機能ブロック３１及び３２は、それぞれFF
80〜FFBF番地及びFFC0〜FFFF番地にマッピングされてい
る。
１の機能ブロック１１〜１ｎはFF40〜FFBF番地にマッピ
ングされている。マイクロコンピュータ２の機能ブロッ
ク２１及び２２は、それぞれFF00〜FF3F番地及びFF40〜
FF5F番地にマッピングされている。また、マイクロコン
ピュータ３の機能ブロック３１及び３２は、それぞれFF
80〜FFBF番地及びFFC0〜FFFF番地にマッピングされてい
る。
【００１３】新たに開発されるマイクロコンピュータに
は、マイクロコンピュータ１が有する機能ブロック１１
〜１ｎ、マイクロコンピュータ２が有する機能ブロック
２１、マイクロコンピュータ３が有する機能ブロック３
２が備えられる。。
は、マイクロコンピュータ１が有する機能ブロック１１
〜１ｎ、マイクロコンピュータ２が有する機能ブロック
２１、マイクロコンピュータ３が有する機能ブロック３
２が備えられる。。
【００１４】マイクロコンピュータ２の機能ブロック２
２のアドレス及びマイクロコンピュータ３の機能ブロッ
ク３１のアドレスは、マイクロコンピュータ１の機能ブ
ロックに割り当てられたアドレスと重複しており、従っ
て、図１の構成でマイクロコンピュータ１の機能ブロッ
クをアクセスする際には、マイクロコンピュータ２及び
３へのアクセスを禁止する必要がある。
２のアドレス及びマイクロコンピュータ３の機能ブロッ
ク３１のアドレスは、マイクロコンピュータ１の機能ブ
ロックに割り当てられたアドレスと重複しており、従っ
て、図１の構成でマイクロコンピュータ１の機能ブロッ
クをアクセスする際には、マイクロコンピュータ２及び
３へのアクセスを禁止する必要がある。
【００１５】このために、アドレス判定回路４及び５が
設けられている。アドレス判定回路４は、機能ブロック
１１に割り当てられているアドレスが入力された場合、
アクセス禁止信号をマイクロコンピュータ２の機能ブロ
ック制御回路に送り、マイクロコンピュータ２へのアク
セスが禁止されるようにする。また、アドレス判定回路
５は、機能ブロック１ｎに割り当てられているアドレス
が入力された場合、アクセス禁止信号をマイクロコンピ
ュータ３の機能ブロック制御回路に送り、マイクロコン
ピュータ３へのアクセスが禁止されるようにする。
設けられている。アドレス判定回路４は、機能ブロック
１１に割り当てられているアドレスが入力された場合、
アクセス禁止信号をマイクロコンピュータ２の機能ブロ
ック制御回路に送り、マイクロコンピュータ２へのアク
セスが禁止されるようにする。また、アドレス判定回路
５は、機能ブロック１ｎに割り当てられているアドレス
が入力された場合、アクセス禁止信号をマイクロコンピ
ュータ３の機能ブロック制御回路に送り、マイクロコン
ピュータ３へのアクセスが禁止されるようにする。
【００１６】なお、図１において、マイクロコンピュー
タの代わりに、既に開発されているエバリュエーション
チップを用いることもできる。
タの代わりに、既に開発されているエバリュエーション
チップを用いることもできる。
【００１７】
【発明の効果】複数の機能ブロックを含む本発明の１チ
ップマイクロコンピュータは、外部装置による機能ブロ
ックへのアクセスを許容する手段と、所定の信号が入力
された際に外部装置による複数の機能ブロックへのアク
セスを個々に禁止する手段とを備えている。従って、本
発明による１チップマイクロコンピュータまたはエバリ
ュエーションチップを組み合わせてエバリュエーション
システムを構成することが可能になるので、エバリュエ
ーションチップを開発する必要がなく、１チップマイク
ロコンピュータを短期間で効率良く開発することができ
る。
ップマイクロコンピュータは、外部装置による機能ブロ
ックへのアクセスを許容する手段と、所定の信号が入力
された際に外部装置による複数の機能ブロックへのアク
セスを個々に禁止する手段とを備えている。従って、本
発明による１チップマイクロコンピュータまたはエバリ
ュエーションチップを組み合わせてエバリュエーション
システムを構成することが可能になるので、エバリュエ
ーションチップを開発する必要がなく、１チップマイク
ロコンピュータを短期間で効率良く開発することができ
る。
【図１】本発明の１チップマイクロコンピュータを用い
て構成したエバリュエーションシステムのブロック図で
ある。
て構成したエバリュエーションシステムのブロック図で
ある。
【図２】本発明の１チップマイクロコンピュータのブロ
ック図である。
ック図である。
【図３】図１のマイクロコンピュータの機能ブロックの
メモリマッピング図である。
メモリマッピング図である。
【図４】従来の１チップマイクロコンピュータのブロッ
ク図である。
ク図である。
【図５】エバリュエーションチップのブロック図であ
る。
る。
１〜３ １チップマイクロコンピュータ ４，５ アドレス判定回路
Claims (1)
- 【請求項１】 複数の機能ブロックを含む１チップマイ
クロコンピュータであって、外部装置による前記複数の
機能ブロックへのアクセスを許容する手段と、所定の信
号が入力された際に前記外部装置による前記複数の機能
ブロックへのアクセスを個々に禁止する手段とを備えた
ことを特徴とする１チップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005961A JPH05189264A (ja) | 1992-01-16 | 1992-01-16 | １チップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005961A JPH05189264A (ja) | 1992-01-16 | 1992-01-16 | １チップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05189264A true JPH05189264A (ja) | 1993-07-30 |
Family
ID=11625486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4005961A Pending JPH05189264A (ja) | 1992-01-16 | 1992-01-16 | １チップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05189264A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7624205B2 (en) | 2005-01-14 | 2009-11-24 | Fujitsu Microelectronics Limited | Microcontroller |
-
1992
- 1992-01-16 JP JP4005961A patent/JPH05189264A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7624205B2 (en) | 2005-01-14 | 2009-11-24 | Fujitsu Microelectronics Limited | Microcontroller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7434264B2 (en) | Data processing system with peripheral access protection and method therefor | |
| KR910006856A (ko) | 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터 | |
| US6810471B2 (en) | Memory protection method and circuit specifying attributes on access | |
| US4344130A (en) | Apparatus to execute DMA transfer between computing devices using a block move instruction | |
| KR960035290A (ko) | 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치 | |
| JPH05189264A (ja) | １チップマイクロコンピュータ | |
| KR950014554B1 (ko) | 데이터기억장치 | |
| US5692161A (en) | Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral | |
| JP3182906B2 (ja) | マイクロコンピュータ | |
| EP0864983A2 (en) | Computer system including memory adress management circuit for protecting memory from illegal writing | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| US20040073837A1 (en) | Semiconductor device and in-circuit emulator using the same | |
| JPS645341B2 (ja) | ||
| JPS6074059A (ja) | 記憶装置アクセス制御方式 | |
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| JP2843329B2 (ja) | バンク切換装置 | |
| JPH0635751A (ja) | 評価用チップ | |
| JPH0844697A (ja) | メモリ内蔵マイコンのセキュリティ方式 | |
| EP0359212A2 (en) | Computer system capable of controlling access to expanded memory | |
| JPS5979366A (ja) | Ｃｐｕボ−ド | |
| JPH05324484A (ja) | 外部メモリのセキュリティシステム | |
| JPH01106145A (ja) | Ｃｐｕの誤動作監視回路 | |
| JPS6223896B2 (ja) | ||
| JPH04115341A (ja) | 半導体集積回路装置 | |
| JPS60246450A (ja) | メモリプロテクト装置 |