JPH05176447A - パワーインバータにおける過電流遮断方法および装置 - Google Patents
パワーインバータにおける過電流遮断方法および装置Info
- Publication number
- JPH05176447A JPH05176447A JP4123453A JP12345392A JPH05176447A JP H05176447 A JPH05176447 A JP H05176447A JP 4123453 A JP4123453 A JP 4123453A JP 12345392 A JP12345392 A JP 12345392A JP H05176447 A JPH05176447 A JP H05176447A
- Authority
- JP
- Japan
- Prior art keywords
- overcurrent
- semiconductor switches
- signal
- cut
- cutoff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
- H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
- H02H7/122—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters
- H02H7/1227—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. dc/ac converters responsive to abnormalities in the output circuit, e.g. short circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【目的】カットオフ半導体スイッチの電圧ストレスを最
小にしてパワーインバータにおける過電流を遮断できる
ようにする。 【構成】カットオフ可能であり直流電圧源によって駆動
される複数の半導体スイッチを有するパワーインバータ
において過電流を遮断するもので、逆相に配置され過電
流を流す２個の半導体スイッチのうちの一方だけを電圧
削減のためにカットオフする。これは正の直流電圧端子
に接続された全ての半導体スイッチまたは負の直流電圧
端子に接続された全ての半導体スイッチのどちらかを選
択的にカットオフすることにより行なわれる。このため
複数の半導体スイッチの現在のスイッチング状態を過電
流の発生および報告後維持できるようにする阻止ブロッ
ク３と、これら半導体スイッチの維持スイッチング状態
からカットオフされる方の相半分を決定し、この相半分
の半導体スイッチのカットオフを開始する選択論理回路
４とを設ける。
小にしてパワーインバータにおける過電流を遮断できる
ようにする。 【構成】カットオフ可能であり直流電圧源によって駆動
される複数の半導体スイッチを有するパワーインバータ
において過電流を遮断するもので、逆相に配置され過電
流を流す２個の半導体スイッチのうちの一方だけを電圧
削減のためにカットオフする。これは正の直流電圧端子
に接続された全ての半導体スイッチまたは負の直流電圧
端子に接続された全ての半導体スイッチのどちらかを選
択的にカットオフすることにより行なわれる。このため
複数の半導体スイッチの現在のスイッチング状態を過電
流の発生および報告後維持できるようにする阻止ブロッ
ク３と、これら半導体スイッチの維持スイッチング状態
からカットオフされる方の相半分を決定し、この相半分
の半導体スイッチのカットオフを開始する選択論理回路
４とを設ける。
Description
【０００１】
【産業上の利用分野】本発明は、カットオフ可能であり
直流電圧源によって駆動される複数の半導体スイッチを
有するパワーインバータにおいて過電流を遮断する過電
流遮断方法およびこの遮断方法を行なうための過電流遮
断装置に関する。
直流電圧源によって駆動される複数の半導体スイッチを
有するパワーインバータにおいて過電流を遮断する過電
流遮断方法およびこの遮断方法を行なうための過電流遮
断装置に関する。
【０００２】
【従来の技術】パワーインバータにおいて過電流を遮断
するこの種の方法および装置は、例えば”ｅｔｚ”，１
１０巻（１９８９），１０号，４６４頁から４７１頁
(W. Bosterling, R. Jorke, M. Tscharn, "IGBT-module
in Stromrichtern:regeln, steuern, schutzen" （パ
ワーインバータにおけるＩＧＢＴモジュール、閉ループ
制御、開ループ制御、保護）から知られている。カット
オフ可能であり定格電流より大きい短絡電流を持つ例え
ばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）のよ
うな半導体スイッチのための保護概念ではみな、供給ラ
インインダクタンスにエネルギーを蓄えて、ターンオフ
する半導体スイッチにあまり高い電圧をかけなくするた
めに大容量の保護キャパシタが必要とされる。このよう
なキャパシタは高価であるため、このキャパシタは複数
の半導体スイッチ（直流電圧側電圧制限複合保護回路）
として用いることが得策とされる。
するこの種の方法および装置は、例えば”ｅｔｚ”，１
１０巻（１９８９），１０号，４６４頁から４７１頁
(W. Bosterling, R. Jorke, M. Tscharn, "IGBT-module
in Stromrichtern:regeln, steuern, schutzen" （パ
ワーインバータにおけるＩＧＢＴモジュール、閉ループ
制御、開ループ制御、保護）から知られている。カット
オフ可能であり定格電流より大きい短絡電流を持つ例え
ばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）のよ
うな半導体スイッチのための保護概念ではみな、供給ラ
インインダクタンスにエネルギーを蓄えて、ターンオフ
する半導体スイッチにあまり高い電圧をかけなくするた
めに大容量の保護キャパシタが必要とされる。このよう
なキャパシタは高価であるため、このキャパシタは複数
の半導体スイッチ（直流電圧側電圧制限複合保護回路）
として用いることが得策とされる。
【０００３】
【発明が解決しようとする課題】こうした公知の短絡電
流遮断については、図１と共に図２−６を参照して後述
する。この公知例では、短絡電流を持つパワーインバー
タの全半導体スイッチを遮断することが提案されてい
る。図２から図６に詳しく示されるように、これは比較
的高い電圧ストレスをカットオフ半導体スイッチにかけ
ることになり、このため保護回路も複雑で高価なものに
なる。
流遮断については、図１と共に図２−６を参照して後述
する。この公知例では、短絡電流を持つパワーインバー
タの全半導体スイッチを遮断することが提案されてい
る。図２から図６に詳しく示されるように、これは比較
的高い電圧ストレスをカットオフ半導体スイッチにかけ
ることになり、このため保護回路も複雑で高価なものに
なる。
【０００４】本発明の目的は、カットオフ半導体スイッ
チの電圧ストレスを最小にしてパワーインバータにおけ
る過電流を遮断する過電流遮断方法およびこの方法を行
なうための装置を提供することにある。
チの電圧ストレスを最小にしてパワーインバータにおけ
る過電流を遮断する過電流遮断方法およびこの方法を行
なうための装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明によれば、カット
オフ可能であり直流電圧源によって駆動される複数の半
導体スイッチを有するパワーインバータにおいて過電流
を遮断する特許請求項１の前提部に記載した過電流遮断
方法に関し、逆相に配置され過電流を流す２個の半導体
スイッチのうちの一方だけをカットオフする特徴部の特
徴によってこの目的が達成される。
オフ可能であり直流電圧源によって駆動される複数の半
導体スイッチを有するパワーインバータにおいて過電流
を遮断する特許請求項１の前提部に記載した過電流遮断
方法に関し、逆相に配置され過電流を流す２個の半導体
スイッチのうちの一方だけをカットオフする特徴部の特
徴によってこの目的が達成される。
【０００６】本発明によれば、カットオフ可能であり直
流電圧源によって駆動される複数の半導体スイッチを有
するパワーインバータにおいて過電流を遮断する特許請
求項７の前提部に記載した過電流遮断装置に関し、２つ
の出力相の逆相スイッチングを所定時間阻止し、これに
より複数の半導体スイッチの現在のスイッチング状態を
過電流の発生および報告後維持できるようにする阻止ブ
ロックを設け、これら半導体スイッチの維持スイッチン
グ状態からカットオフされる方の相半分を決定し、この
相半分の半導体スイッチのカットオフを開始する選択論
理回路とを設けた特徴部の特徴によってこの目的が達成
される。
流電圧源によって駆動される複数の半導体スイッチを有
するパワーインバータにおいて過電流を遮断する特許請
求項７の前提部に記載した過電流遮断装置に関し、２つ
の出力相の逆相スイッチングを所定時間阻止し、これに
より複数の半導体スイッチの現在のスイッチング状態を
過電流の発生および報告後維持できるようにする阻止ブ
ロックを設け、これら半導体スイッチの維持スイッチン
グ状態からカットオフされる方の相半分を決定し、この
相半分の半導体スイッチのカットオフを開始する選択論
理回路とを設けた特徴部の特徴によってこの目的が達成
される。
【０００７】
【作用】本発明で特別に達成される利点は、カットオフ
半導体スイッチの電圧ストレスを最小にした結果、電圧
制限のために要する保護回路の費用も最小になることに
ある。従って、従来の過電流保護概念と比較して、例え
ば直流電圧側電圧制限複合保護回路のための費用が低減
できる。もし、この複合保護回路の費用をそのままにす
るのであれば、逆に半導体スイッチの動作を高電圧（直
流電圧リンク）の下で行なうことが可能になる。過電流
に係る半導体スイッチの逆相スイッチングはいつも信頼
性よく防止される。
半導体スイッチの電圧ストレスを最小にした結果、電圧
制限のために要する保護回路の費用も最小になることに
ある。従って、従来の過電流保護概念と比較して、例え
ば直流電圧側電圧制限複合保護回路のための費用が低減
できる。もし、この複合保護回路の費用をそのままにす
るのであれば、逆に半導体スイッチの動作を高電圧（直
流電圧リンク）の下で行なうことが可能になる。過電流
に係る半導体スイッチの逆相スイッチングはいつも信頼
性よく防止される。
【０００８】本発明の利点となる細部は特許請求の範囲
の従属項において特徴づけられている。
の従属項において特徴づけられている。
【０００９】
【実施例】図１は直流電圧側に複合保護回路を有し交流
電圧側に短絡インダクタンスを有するパルス制御インバ
ータを示す。パルス制御インバータ１は正の直流電圧端
子に接続された半導体スイッチＵ＋、Ｖ＋、Ｗ＋を有
し、また負の直流電圧端子に接続された半導体スイッチ
Ｕ−、Ｖ−、Ｗ−を有する。この半導体スイッチとして
は、例えばＩＧＢＴ（絶縁ゲートバイポーラトランジス
タ）が用いられる。ダイオード（フリーホイーリングダ
イオード）Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、およびＤ６
は半導体スイッチＵ＋、Ｕ−、Ｖ＋、Ｖ−、Ｗ＋、およ
びＷ−にそれぞれ逆方向並列接続される。
電圧側に短絡インダクタンスを有するパルス制御インバ
ータを示す。パルス制御インバータ１は正の直流電圧端
子に接続された半導体スイッチＵ＋、Ｖ＋、Ｗ＋を有
し、また負の直流電圧端子に接続された半導体スイッチ
Ｕ−、Ｖ−、Ｗ−を有する。この半導体スイッチとして
は、例えばＩＧＢＴ（絶縁ゲートバイポーラトランジス
タ）が用いられる。ダイオード（フリーホイーリングダ
イオード）Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、およびＤ６
は半導体スイッチＵ＋、Ｕ−、Ｖ＋、Ｖ−、Ｗ＋、およ
びＷ−にそれぞれ逆方向並列接続される。
【００１０】直流電圧側では、パルス制御インバータ１
がリンクキャパシタＣＺＫを２個の直流電圧端子間に配
置するようにして直流電圧リンクに接続される。このＣ
ＺＫとスイッチ間のラインに起因する主要回路の寄生イ
ンダクタンスはＬＺＫで表示され、その入力電流はＩＬ
ＺＫで表示される。正の直流電圧端子には、抵抗ＲＢお
よびダイオードＤＢのアノードが接続される。他方の側
において、ダイオードＤＢおよび抵抗ＲＢは共に接続さ
れ、キャパシタＣＢを介して負の直流電圧端子に導かれ
る（直列接続の順序は入れ替えてもよい）。コンポーネ
ントＣＢ、ＤＢ、およびＲＢは過電流を低減することで
半導体スイッチを保護する複合保護回路を直流電圧側に
おいて構成する。この複合保護回路のインダクタンスは
ＬＢによって表示される。１対のブランチＵ＋／Ｕ−、
Ｖ＋／Ｖ−、またはＷ＋／Ｗ−への入力直流電圧はＵＺ
Ｋによって表示される。
がリンクキャパシタＣＺＫを２個の直流電圧端子間に配
置するようにして直流電圧リンクに接続される。このＣ
ＺＫとスイッチ間のラインに起因する主要回路の寄生イ
ンダクタンスはＬＺＫで表示され、その入力電流はＩＬ
ＺＫで表示される。正の直流電圧端子には、抵抗ＲＢお
よびダイオードＤＢのアノードが接続される。他方の側
において、ダイオードＤＢおよび抵抗ＲＢは共に接続さ
れ、キャパシタＣＢを介して負の直流電圧端子に導かれ
る（直列接続の順序は入れ替えてもよい）。コンポーネ
ントＣＢ、ＤＢ、およびＲＢは過電流を低減することで
半導体スイッチを保護する複合保護回路を直流電圧側に
おいて構成する。この複合保護回路のインダクタンスは
ＬＢによって表示される。１対のブランチＵ＋／Ｕ−、
Ｖ＋／Ｖ−、またはＷ＋／Ｗ−への入力直流電圧はＵＺ
Ｋによって表示される。
【００１１】短絡インダクタンスＬＫＳ１、ＬＫＳ２、
およびＬＫＳ３はパルス制御インバータ１の交流電圧端
子Ｕ、Ｖ、およびＷの経路において設けられる。これら
短絡インダクタンスを流れる電流はＩＬＫＳ１、ＩＬＫ
Ｓ２、およびＩＬＫＳ３によって表示される。
およびＬＫＳ３はパルス制御インバータ１の交流電圧端
子Ｕ、Ｖ、およびＷの経路において設けられる。これら
短絡インダクタンスを流れる電流はＩＬＫＳ１、ＩＬＫ
Ｓ２、およびＩＬＫＳ３によって表示される。
【００１２】ここでは、後述の説明のため、短絡ＫＳが
ＵおよびＶ（ブリッジ出力）の間で発生するものとす
る。
ＵおよびＶ（ブリッジ出力）の間で発生するものとす
る。
【００１３】図２および図３はそれぞれ半導体スイッチ
Ｕ＋およびＶ−のための駆動パルスＳＵ＋およびＳＶ−
の波形を示し、図４は入力直流電圧ＵＺＫの波形を示
し、図５は短絡インダクタンスＬＫＳ１およびＬＫＳ２
を流れる電流ＩＬＫＳ１＝−ＩＬＫＳ２の波形を示し、
図６はその入力電流ＩＬＺＫの波形を示し、いずれの図
も従来の過電流遮断形式を用いた場合のものである。
Ｕ＋およびＶ−のための駆動パルスＳＵ＋およびＳＶ−
の波形を示し、図４は入力直流電圧ＵＺＫの波形を示
し、図５は短絡インダクタンスＬＫＳ１およびＬＫＳ２
を流れる電流ＩＬＫＳ１＝−ＩＬＫＳ２の波形を示し、
図６はその入力電流ＩＬＺＫの波形を示し、いずれの図
も従来の過電流遮断形式を用いた場合のものである。
【００１４】出力相ＵおよびＶを流れる短絡電流の遮断
は例えば次のようなタイムシーケンスを有する。時刻ｔ
１（短絡開始）では、過電流を流す２個の半導体スイッ
チＵ＋およびＶ−がターンオンされ、駆動パルスＳＵ＋
およびＳＶ−は”Ｈ（＝高）”の値となる。この後、正
の直流電圧端子からＵ＋、ＬＫＳ１、ＬＫＳ２、および
Ｖ−を介して負の直流電圧端子に流れる短絡電流がその
最大値に達する（図５および図６における電流を参
照）。時刻ｔ２では、半導体スイッチＵ＋がターンオフ
される（ＳＵ＋＝”Ｌ（＝低）”）。ＩＬＺＫ、すなわ
ち正の直流電圧供給ラインにおける電流はこのあとゼロ
になり、フリーホイーリング電流がＬＫＳ１、ＬＫＳ
２、Ｖ−、およびＤ２の間において発生する（図５にお
ける電流を参照）。
は例えば次のようなタイムシーケンスを有する。時刻ｔ
１（短絡開始）では、過電流を流す２個の半導体スイッ
チＵ＋およびＶ−がターンオンされ、駆動パルスＳＵ＋
およびＳＶ−は”Ｈ（＝高）”の値となる。この後、正
の直流電圧端子からＵ＋、ＬＫＳ１、ＬＫＳ２、および
Ｖ−を介して負の直流電圧端子に流れる短絡電流がその
最大値に達する（図５および図６における電流を参
照）。時刻ｔ２では、半導体スイッチＵ＋がターンオフ
される（ＳＵ＋＝”Ｌ（＝低）”）。ＩＬＺＫ、すなわ
ち正の直流電圧供給ラインにおける電流はこのあとゼロ
になり、フリーホイーリング電流がＬＫＳ１、ＬＫＳ
２、Ｖ−、およびＤ２の間において発生する（図５にお
ける電流を参照）。
【００１５】他方、しかしながら、入力直流電圧ＵＺＫ
はＵＺＫ１の値まで増大する。時刻ｔ３では、半導体ス
イッチＶ−がターンオフされる（ＳＶ−＝”Ｌ”）。Ｌ
ＫＳ１、ＬＫＳ２、Ｄ３、ＣＺＫ、およびＤ２を流れる
電流はこのとき発生される。すなわち、この電流だけＣ
ＺＫの両端間においてフリーホイーリング状態に達す
る。入力直流電圧ＵＺＫは既にＣＺＫの電圧よりも大き
く、ＣＺＫの両端間電流が正の方向になることから（図
６を参照）、ターンオフ中に半導体スイッチＶ−にきわ
めて過大なターンオフ電圧がかかる（図４を参照する
と、ＵＺＫが時刻ｔ３でＵＺＫ１よりも大きいＵＺＫ２
の値を持つ）。時刻ｔ２と時刻ｔ３との間の期間は任意
であって、時刻ｔ２と時刻ｔ３とは同時でもよい。時刻
ｔ４では、電流ＩＬＫＳ１（＝−ＩＬＫＳ２）およびＩ
ＬＺＫがゼロの値になり、ここで短絡電流が遮断され
る。
はＵＺＫ１の値まで増大する。時刻ｔ３では、半導体ス
イッチＶ−がターンオフされる（ＳＶ−＝”Ｌ”）。Ｌ
ＫＳ１、ＬＫＳ２、Ｄ３、ＣＺＫ、およびＤ２を流れる
電流はこのとき発生される。すなわち、この電流だけＣ
ＺＫの両端間においてフリーホイーリング状態に達す
る。入力直流電圧ＵＺＫは既にＣＺＫの電圧よりも大き
く、ＣＺＫの両端間電流が正の方向になることから（図
６を参照）、ターンオフ中に半導体スイッチＶ−にきわ
めて過大なターンオフ電圧がかかる（図４を参照する
と、ＵＺＫが時刻ｔ３でＵＺＫ１よりも大きいＵＺＫ２
の値を持つ）。時刻ｔ２と時刻ｔ３との間の期間は任意
であって、時刻ｔ２と時刻ｔ３とは同時でもよい。時刻
ｔ４では、電流ＩＬＫＳ１（＝−ＩＬＫＳ２）およびＩ
ＬＺＫがゼロの値になり、ここで短絡電流が遮断され
る。
【００１６】上述したように、過電流を流す第２半導体
スイッチのターンオフは選択的なカットオフ手段によっ
て防止されることになる。このとき、この選択的カット
オフ手段により、過電流を流す２個の半導体スイッチの
うちの一方のカットオフが可能になる。
スイッチのターンオフは選択的なカットオフ手段によっ
て防止されることになる。このとき、この選択的カット
オフ手段により、過電流を流す２個の半導体スイッチの
うちの一方のカットオフが可能になる。
【００１７】図７はこのための選択的過電流保護装置の
基本構成を示す。この装置には、コントローラを有する
スーパーオーディネート論理回路(superordinatelogic
circuit) ２が設けられ、この回路２は１対のブランチ
になっている２個の半導体スイッチＵ＋／Ｕ−、Ｖ＋／
Ｖ−、およびＷ＋／Ｗ−のための駆動信号ＳＵ、ＳＶ、
およびＳＷをそれぞれ発生する。これら駆動信号ＳＵ、
ＳＶ、およびＳＷは阻止ブロック３を介して選択論理回
路４に供給され、さらにインバータ６、７、および８な
らびにＡＮＤゲート９、１１、および１３にも供給され
る。詳しくは、駆動信号ＳＵがブロック３を介してイン
バータ６およびＡＮＤゲート９の第１入力に供給され
る。駆動信号ＳＶはブロック３を介してインバータ７お
よびＡＮＤゲート１１の第１入力に供給される。駆動信
号ＳＷはブロック３を介してインバータ８およびＡＮＤ
ゲート１３の第１入力に供給される。インバータ６、
７、および８の出力信号はそれぞれＡＮＤゲート１０、
１２、および１４の第１入力に供給される。選択カット
オフ信号Ｓ＋はＡＮＤゲート９、１１、および１３の第
２入力の各々に供給され、選択カットオフ信号Ｓ−はＡ
ＮＤゲート１０、１２、および１４の第２入力の各々に
供給される。これら選択カットオフ信号Ｓ＋およびＳ−
は選択論理回路４からの信号およびエラーメッセージ信
号Ｆが入力側に供給される実行コントローラ５から出力
され、この実行コントローラ５はさらに阻止信号Ｂをブ
ロック３に出力する。
基本構成を示す。この装置には、コントローラを有する
スーパーオーディネート論理回路(superordinatelogic
circuit) ２が設けられ、この回路２は１対のブランチ
になっている２個の半導体スイッチＵ＋／Ｕ−、Ｖ＋／
Ｖ−、およびＷ＋／Ｗ−のための駆動信号ＳＵ、ＳＶ、
およびＳＷをそれぞれ発生する。これら駆動信号ＳＵ、
ＳＶ、およびＳＷは阻止ブロック３を介して選択論理回
路４に供給され、さらにインバータ６、７、および８な
らびにＡＮＤゲート９、１１、および１３にも供給され
る。詳しくは、駆動信号ＳＵがブロック３を介してイン
バータ６およびＡＮＤゲート９の第１入力に供給され
る。駆動信号ＳＶはブロック３を介してインバータ７お
よびＡＮＤゲート１１の第１入力に供給される。駆動信
号ＳＷはブロック３を介してインバータ８およびＡＮＤ
ゲート１３の第１入力に供給される。インバータ６、
７、および８の出力信号はそれぞれＡＮＤゲート１０、
１２、および１４の第１入力に供給される。選択カット
オフ信号Ｓ＋はＡＮＤゲート９、１１、および１３の第
２入力の各々に供給され、選択カットオフ信号Ｓ−はＡ
ＮＤゲート１０、１２、および１４の第２入力の各々に
供給される。これら選択カットオフ信号Ｓ＋およびＳ−
は選択論理回路４からの信号およびエラーメッセージ信
号Ｆが入力側に供給される実行コントローラ５から出力
され、この実行コントローラ５はさらに阻止信号Ｂをブ
ロック３に出力する。
【００１８】もし、選択カットオフ信号Ｓ＋が値”Ｈ”
であると、正の直流電圧端子に接続された半導体スイッ
チＵ＋、Ｖ＋、およびＷ＋の電流動作状態が維持される
か、あるいはこれら半導体スイッチがターンオンされ
る。もし、選択カットオフ信号Ｓ＋が値”Ｌ”である
と、正の直流電圧端子に接続され現在ターンオンしてい
る半導体スイッチＵ＋、Ｖ＋、およびＷ＋がターンオフ
される。
であると、正の直流電圧端子に接続された半導体スイッ
チＵ＋、Ｖ＋、およびＷ＋の電流動作状態が維持される
か、あるいはこれら半導体スイッチがターンオンされ
る。もし、選択カットオフ信号Ｓ＋が値”Ｌ”である
と、正の直流電圧端子に接続され現在ターンオンしてい
る半導体スイッチＵ＋、Ｖ＋、およびＷ＋がターンオフ
される。
【００１９】もし、選択カットオフ信号Ｓ−が値”Ｈ”
であると、負の直流電圧端子に接続された半導体スイッ
チＵ−、Ｖ−、およびＷ−の電流動作状態が維持される
か、あるいはこれら半導体スイッチがターンオンされ
る。もし、選択カットオフ信号Ｓ−が値”Ｌ”である
と、負の直流電圧端子に接続され現在ターンオンしてい
る半導体スイッチＵ−、Ｖ−、およびＷ−がターンオフ
される。
であると、負の直流電圧端子に接続された半導体スイッ
チＵ−、Ｖ−、およびＷ−の電流動作状態が維持される
か、あるいはこれら半導体スイッチがターンオンされ
る。もし、選択カットオフ信号Ｓ−が値”Ｌ”である
と、負の直流電圧端子に接続され現在ターンオンしてい
る半導体スイッチＵ−、Ｖ−、およびＷ−がターンオフ
される。
【００２０】半導体スイッチＵ＋用駆動パルスＳＵ＋は
出力側のＡＮＤゲート９から取り出すことができる。同
様に、半導体スイッチＵ−用駆動パルスＳＵ−、半導体
スイッチＶ＋用駆動パルスＳＶ＋、半導体スイッチＶ−
用駆動パルスＳＶ−、半導体スイッチＷ＋用駆動パルス
ＳＷ＋、および半導体スイッチＷ−用駆動パルスＳＷ−
は、出力側のＡＮＤゲート１０、１１、１２、１３、お
よび１４から取り出すことができる。これら駆動パルス
は駆動ステージ（電気的に絶縁されたステージでもよ
い）を介して独立した半導体スイッチにそれぞれ供給さ
れる。
出力側のＡＮＤゲート９から取り出すことができる。同
様に、半導体スイッチＵ−用駆動パルスＳＵ−、半導体
スイッチＶ＋用駆動パルスＳＶ＋、半導体スイッチＶ−
用駆動パルスＳＶ−、半導体スイッチＷ＋用駆動パルス
ＳＷ＋、および半導体スイッチＷ−用駆動パルスＳＷ−
は、出力側のＡＮＤゲート１０、１１、１２、１３、お
よび１４から取り出すことができる。これら駆動パルス
は駆動ステージ（電気的に絶縁されたステージでもよ
い）を介して独立した半導体スイッチにそれぞれ供給さ
れる。
【００２１】中断のない通常の動作では、独立した半導
体スイッチのターンオンおよびターンオフがインバータ
６から８およびＡＮＤゲート９から１４を伴って論理回
路２によって決定される。ブロック３は駆動信号ＳＵ、
ＳＶ、およびＳＷについて導通し、２つの出力相の逆相
スイッチング（例えばＳＵ：Ｌ−＞Ｈ、ＳＶ：Ｈ−＞
Ｌ）は与えられた長さの期間だけ阻止される。選択カッ
トオフ信号Ｓ＋およびＳ−は常に値”Ｈ”を持つ。も
し、過電流（短絡電流）が生じると、これが値”Ｈ”に
設定されるエラーメッセージ信号Ｆによって実行コント
ローラ５に報告される。この過電流は例えば相Ｕ、Ｖ、
およびＷの経路にそれぞれ設けられ電流検出装置を用い
て検出することができ、電流検出装置が定格値を越える
電流の流れを報告する。また、電流検出装置を直流電圧
側に設けたり、各々独立した半導体スイッチに直列に設
けてもよい。短絡は原則としていつでも起き得るため、
短絡に係わる、すなわちそれ自体が過電流を流す半導体
スイッチのうちのひとつが短絡の検出および報告の遅れ
のためにスーパーオーディネート論理回路２のルーチン
処理として既にカットオフされてしまっていることもあ
りうる。短絡している第２の半導体スイッチはこれを過
電圧ストレスにさらさないためにこのときカットオフし
てはならない（図４のＵＺＫ２を参照）。
体スイッチのターンオンおよびターンオフがインバータ
６から８およびＡＮＤゲート９から１４を伴って論理回
路２によって決定される。ブロック３は駆動信号ＳＵ、
ＳＶ、およびＳＷについて導通し、２つの出力相の逆相
スイッチング（例えばＳＵ：Ｌ−＞Ｈ、ＳＶ：Ｈ−＞
Ｌ）は与えられた長さの期間だけ阻止される。選択カッ
トオフ信号Ｓ＋およびＳ−は常に値”Ｈ”を持つ。も
し、過電流（短絡電流）が生じると、これが値”Ｈ”に
設定されるエラーメッセージ信号Ｆによって実行コント
ローラ５に報告される。この過電流は例えば相Ｕ、Ｖ、
およびＷの経路にそれぞれ設けられ電流検出装置を用い
て検出することができ、電流検出装置が定格値を越える
電流の流れを報告する。また、電流検出装置を直流電圧
側に設けたり、各々独立した半導体スイッチに直列に設
けてもよい。短絡は原則としていつでも起き得るため、
短絡に係わる、すなわちそれ自体が過電流を流す半導体
スイッチのうちのひとつが短絡の検出および報告の遅れ
のためにスーパーオーディネート論理回路２のルーチン
処理として既にカットオフされてしまっていることもあ
りうる。短絡している第２の半導体スイッチはこれを過
電圧ストレスにさらさないためにこのときカットオフし
てはならない（図４のＵＺＫ２を参照）。
【００２２】”短絡”のエラーメッセージ信号Ｆが発生
すると、実行コントローラ５は値”Ｈ”の阻止信号Ｂを
阻止ブロック３に出力する。この結果、駆動信号ＳＵ、
ＳＶ、およびＳＷが維持（”凍結”）される。すなわ
ち、これらは保持され、変化せずにインバータ６から
８、ＡＮＤゲート９から１４、および選択論理回路４に
供給される。
すると、実行コントローラ５は値”Ｈ”の阻止信号Ｂを
阻止ブロック３に出力する。この結果、駆動信号ＳＵ、
ＳＶ、およびＳＷが維持（”凍結”）される。すなわ
ち、これらは保持され、変化せずにインバータ６から
８、ＡＮＤゲート９から１４、および選択論理回路４に
供給される。
【００２３】この選択論理回路４は正または負の相半分
がブロック（カットオフ）されたかどうかを維持状態で
供給される駆動信号ＳＵ、ＳＶ、およびＳＷから検出す
る。従来からの過電流保護概念と違って、ただ選択的ブ
ロッキング、すなわち正または負の相半分、あるいは上
側または下側のブリッジ半分のカットオフが行なわれ
る。もし、正の相半分がカットオフされるのであれば、
カットオフ信号Ｓ＋が値”Ｌ”になり、カットオフ信号
Ｓ−が値”Ｈ”になる。すなわち、現在ターンオンして
いる半導体スイッチＵ＋、Ｖ＋、およびＷ＋がこのとき
カットオフされる一方で、半導体スイッチＵ−、Ｖ−、
およびＷ−のスイッチング状態が維持される。もし、負
の相半分がカットオフされるのであれば、カットオフ信
号Ｓ＋が値”Ｈ”になり、カットオフ信号Ｓ−が値”
Ｌ”になる。すなわち、現在ターンオンしている半導体
スイッチＵ−、Ｖ−、およびＷ−がこのときカットオフ
される一方で、半導体スイッチＵ＋、Ｖ＋、およびＷ＋
のスイッチング状態が維持される。
がブロック（カットオフ）されたかどうかを維持状態で
供給される駆動信号ＳＵ、ＳＶ、およびＳＷから検出す
る。従来からの過電流保護概念と違って、ただ選択的ブ
ロッキング、すなわち正または負の相半分、あるいは上
側または下側のブリッジ半分のカットオフが行なわれ
る。もし、正の相半分がカットオフされるのであれば、
カットオフ信号Ｓ＋が値”Ｌ”になり、カットオフ信号
Ｓ−が値”Ｈ”になる。すなわち、現在ターンオンして
いる半導体スイッチＵ＋、Ｖ＋、およびＷ＋がこのとき
カットオフされる一方で、半導体スイッチＵ−、Ｖ−、
およびＷ−のスイッチング状態が維持される。もし、負
の相半分がカットオフされるのであれば、カットオフ信
号Ｓ＋が値”Ｈ”になり、カットオフ信号Ｓ−が値”
Ｌ”になる。すなわち、現在ターンオンしている半導体
スイッチＵ−、Ｖ−、およびＷ−がこのときカットオフ
される一方で、半導体スイッチＵ＋、Ｖ＋、およびＷ＋
のスイッチング状態が維持される。
【００２４】図１および図７に示すようなサプレッサ回
路を有する３相パワーインバータでは、例えば”３個の
うちから２個”という簡単な選択を選択論理回路４によ
って行なうことで、実行コントローラ５を駆動して対応
選択信号Ｓ＋およびＳ−を出力させることができる。も
し、過電流が３つの駆動信号ＳＵ、ＳＶ、およびＳＷの
うちの２つが値”Ｈ”である期間において発生すると、
負の相半分がブロック（カットオフ）される。すなわ
ち、カットオフ信号Ｓ＋が値”Ｈ”になり、カットオフ
信号Ｓ−が値”Ｌ”になる。もし、過電流が３つの駆動
信号ＳＵ、ＳＶ、およびＳＷのうちの２つが値”Ｌ”で
ある期間において発生すると、正の相半分がブロック
（カットオフ）される。すなわち、カットオフ信号Ｓ＋
が値”Ｌ”になり、カットオフ信号Ｓ−が値”Ｈ”にな
る。
路を有する３相パワーインバータでは、例えば”３個の
うちから２個”という簡単な選択を選択論理回路４によ
って行なうことで、実行コントローラ５を駆動して対応
選択信号Ｓ＋およびＳ−を出力させることができる。も
し、過電流が３つの駆動信号ＳＵ、ＳＶ、およびＳＷの
うちの２つが値”Ｈ”である期間において発生すると、
負の相半分がブロック（カットオフ）される。すなわ
ち、カットオフ信号Ｓ＋が値”Ｈ”になり、カットオフ
信号Ｓ−が値”Ｌ”になる。もし、過電流が３つの駆動
信号ＳＵ、ＳＶ、およびＳＷのうちの２つが値”Ｌ”で
ある期間において発生すると、正の相半分がブロック
（カットオフ）される。すなわち、カットオフ信号Ｓ＋
が値”Ｌ”になり、カットオフ信号Ｓ−が値”Ｈ”にな
る。
【００２５】任意の相数を有するパワーインバータで
は、正または負の相半分のどちらの半導体スイッチをカ
ットオフするかの決定がエラーメッセージ信号Ｆの発生
前の最後の切換え（例えば最後にターンオンした半導体
スイッチ）を記憶することにより行なわれる。もし、こ
の最後の切換えで正の相半分の半導体スイッチがターン
オンされる（値が”Ｌ”から”Ｈ”へ変化する）と、負
の相半分が結果としてブロックされる（Ｓ＋は値”Ｈ”
になり、Ｓ−は値”Ｌ”になる）。もし、この最後の切
換えで負の相半分の半導体スイッチがターンオンされる
と、正の相半分がブロックされる（Ｓ＋は値”Ｌ”にな
り、Ｓ−は値”Ｈ”になる）。
は、正または負の相半分のどちらの半導体スイッチをカ
ットオフするかの決定がエラーメッセージ信号Ｆの発生
前の最後の切換え（例えば最後にターンオンした半導体
スイッチ）を記憶することにより行なわれる。もし、こ
の最後の切換えで正の相半分の半導体スイッチがターン
オンされる（値が”Ｌ”から”Ｈ”へ変化する）と、負
の相半分が結果としてブロックされる（Ｓ＋は値”Ｈ”
になり、Ｓ−は値”Ｌ”になる）。もし、この最後の切
換えで負の相半分の半導体スイッチがターンオンされる
と、正の相半分がブロックされる（Ｓ＋は値”Ｌ”にな
り、Ｓ−は値”Ｈ”になる）。
【００２６】図１３は選択カットオフ信号を決定するた
めのもので任意の相数を有する上述のパワーインバータ
において使用できる回路を示す。阻止ブロック３の出力
信号はモノフロップ１５、１６、および１７に供給さ
れ、さらに上流のインバータ１８、１９、および２０を
介してモノフロップ２１、２２、および２３に供給され
る。これらモノフロップは、対応する駆動信号（ＳＵ、
ＳＶ、およびＳＷ）が正エッジ（対応半導体スイッチが
ターンオンする”Ｌ”から”Ｈ”への変化）のときいつ
もショートパルスを対応ＯＲゲートの入力に出力する。
詳しくは、モノフロップ１５、１６、および１７はＯＲ
ゲート２４に接続され、モノフロップ２１、２２、およ
び２３はＯＲゲート２に接続される。ＯＲゲート２４の
出力はＲＳ双安定素子２６のセット入力Ｓに接続され、
その一方でＯＲゲート２５の出力がこの双安定素子２６
のリセット入力Ｒに接続される。最後にターンオンした
半導体スイッチはこうして保持され、もし正の相半分の
半導体スイッチが最後にターンオンすれば値”Ｈ”の信
号がＲＳ双安定素子２６のＱ出力に現われ、もし負の相
半分の半導体スイッチが最後にターンオンすれば値”
Ｌ”の信号が現われる。双安定素子２６のＱバー出力の
信号はつねにＱ出力の信号に対して反転されている。コ
ンポーネント１５−１６は選択論理回路４を構成する。
めのもので任意の相数を有する上述のパワーインバータ
において使用できる回路を示す。阻止ブロック３の出力
信号はモノフロップ１５、１６、および１７に供給さ
れ、さらに上流のインバータ１８、１９、および２０を
介してモノフロップ２１、２２、および２３に供給され
る。これらモノフロップは、対応する駆動信号（ＳＵ、
ＳＶ、およびＳＷ）が正エッジ（対応半導体スイッチが
ターンオンする”Ｌ”から”Ｈ”への変化）のときいつ
もショートパルスを対応ＯＲゲートの入力に出力する。
詳しくは、モノフロップ１５、１６、および１７はＯＲ
ゲート２４に接続され、モノフロップ２１、２２、およ
び２３はＯＲゲート２に接続される。ＯＲゲート２４の
出力はＲＳ双安定素子２６のセット入力Ｓに接続され、
その一方でＯＲゲート２５の出力がこの双安定素子２６
のリセット入力Ｒに接続される。最後にターンオンした
半導体スイッチはこうして保持され、もし正の相半分の
半導体スイッチが最後にターンオンすれば値”Ｈ”の信
号がＲＳ双安定素子２６のＱ出力に現われ、もし負の相
半分の半導体スイッチが最後にターンオンすれば値”
Ｌ”の信号が現われる。双安定素子２６のＱバー出力の
信号はつねにＱ出力の信号に対して反転されている。コ
ンポーネント１５−１６は選択論理回路４を構成する。
【００２７】ＲＳ双安定素子２６のＱ出力の信号はエラ
ーメッセージ信号Ｆの存在するときに選択カットオフ信
号Ｓ−を構成する。同様に、ＲＳ双安定素子２６のＱバ
ー出力の信号は選択カットオフ信号Ｓ＋に対応する。単
純構成した実行コントローラ５はこのため３個の切換ス
イッチ２７、２８、および２９を有し、切換スイッチ２
７がカットオフ信号Ｓ＋、切換スイッチ２８がカットオ
フ信号Ｓ−、切換スイッチ２９がブロッキング信号Ｂを
それぞれ出力する。エラーメッセージ信号Ｆの存在する
とき、切換スイッチ２７および２８がＲＳ双安定素子２
６のＱ出力およびＱバー出力の信号をそれぞれつなぐ一
方で、切換スイッチ２９が値”Ｈ”の信号をつなぐ。し
かし、もし値”Ｈ”のエラーメッセージ信号Ｆが存在し
ないときには、切換スイッチ２７および２８が値”Ｈ”
の信号をそれぞれつなぐ一方で、切換スイッチ２９が
値”Ｌ”の信号をつなぐ。図８および図９は半導体スイ
ッチＵ＋およびＶ−のための駆動パルスＳＵ＋およびＳ
Ｖ−の波形をそれぞれ示し、図１０は入力直流電圧ＵＺ
Ｋの波形を示し、図１１は短絡インダクタンスＬＫＳ１
およびＬＫＳ２を流れる電流ＩＬＫＳ１＝−ＩＬＫＳ２
の波形を示し、図１２は入力電流ＩＬＺＫの波形を示
し、いずれも選択的過電流遮断形式を用いた場合のもの
である。
ーメッセージ信号Ｆの存在するときに選択カットオフ信
号Ｓ−を構成する。同様に、ＲＳ双安定素子２６のＱバ
ー出力の信号は選択カットオフ信号Ｓ＋に対応する。単
純構成した実行コントローラ５はこのため３個の切換ス
イッチ２７、２８、および２９を有し、切換スイッチ２
７がカットオフ信号Ｓ＋、切換スイッチ２８がカットオ
フ信号Ｓ−、切換スイッチ２９がブロッキング信号Ｂを
それぞれ出力する。エラーメッセージ信号Ｆの存在する
とき、切換スイッチ２７および２８がＲＳ双安定素子２
６のＱ出力およびＱバー出力の信号をそれぞれつなぐ一
方で、切換スイッチ２９が値”Ｈ”の信号をつなぐ。し
かし、もし値”Ｈ”のエラーメッセージ信号Ｆが存在し
ないときには、切換スイッチ２７および２８が値”Ｈ”
の信号をそれぞれつなぐ一方で、切換スイッチ２９が
値”Ｌ”の信号をつなぐ。図８および図９は半導体スイ
ッチＵ＋およびＶ−のための駆動パルスＳＵ＋およびＳ
Ｖ−の波形をそれぞれ示し、図１０は入力直流電圧ＵＺ
Ｋの波形を示し、図１１は短絡インダクタンスＬＫＳ１
およびＬＫＳ２を流れる電流ＩＬＫＳ１＝−ＩＬＫＳ２
の波形を示し、図１２は入力電流ＩＬＺＫの波形を示
し、いずれも選択的過電流遮断形式を用いた場合のもの
である。
【００２８】時刻ｔ１ａでは、短絡に直接係る２個の半
導体スイッチＵ＋およびＶ−がターンオンされ、駆動パ
ルスＳＵ＋およびＳＶ−が値”Ｈ”となる。この後、正
の直流電圧端子からＵ＋、ＬＫＳ１、ＬＫＳ２、および
Ｖ−を介して負の直流電圧端子に流れる短絡電流がその
最大値に達する（図１１および図１２における電流を参
照）。時刻ｔ２ａでは、半導体スイッチＵ＋が上述の選
択カットオフ装置または論理回路２のルーチン処理とし
てターンオフされる（ＳＵ＋は”Ｌ”となる）。ＩＬＺ
Ｋ、すなわち正の直流電圧供給ラインにおける電流はこ
のあとゼロになり、フリーホイーリング電流がＬＫＳ
１、ＬＫＳ２、Ｖ−、およびＤ２間において発生する
（図１１における電流を参照）。入力直流電圧ＵＺＫは
ＵＺＫ１の値まで増大する。時刻ｔ３ａで半導体スイッ
チＶ−をルーチンとしてターンオフすることは選択的な
過電流遮断によって防止される。ここで、駆動パルスＳ
Ｖ−は値”Ｈ”に維持される。これは結果として半導体
スイッチＶ−にＵＺＫ２の値を持つきわめて過大な電圧
がかかるのを防止し、この過大電圧値のために複合保護
回路を設計する必要を回避させる。
導体スイッチＵ＋およびＶ−がターンオンされ、駆動パ
ルスＳＵ＋およびＳＶ−が値”Ｈ”となる。この後、正
の直流電圧端子からＵ＋、ＬＫＳ１、ＬＫＳ２、および
Ｖ−を介して負の直流電圧端子に流れる短絡電流がその
最大値に達する（図１１および図１２における電流を参
照）。時刻ｔ２ａでは、半導体スイッチＵ＋が上述の選
択カットオフ装置または論理回路２のルーチン処理とし
てターンオフされる（ＳＵ＋は”Ｌ”となる）。ＩＬＺ
Ｋ、すなわち正の直流電圧供給ラインにおける電流はこ
のあとゼロになり、フリーホイーリング電流がＬＫＳ
１、ＬＫＳ２、Ｖ−、およびＤ２間において発生する
（図１１における電流を参照）。入力直流電圧ＵＺＫは
ＵＺＫ１の値まで増大する。時刻ｔ３ａで半導体スイッ
チＶ−をルーチンとしてターンオフすることは選択的な
過電流遮断によって防止される。ここで、駆動パルスＳ
Ｖ−は値”Ｈ”に維持される。これは結果として半導体
スイッチＶ−にＵＺＫ２の値を持つきわめて過大な電圧
がかかるのを防止し、この過大電圧値のために複合保護
回路を設計する必要を回避させる。
【００２９】図７および図１３に従う装置については、
独立な複数の機能ブロックの形式でロジックが実現され
たが、これら独立な機能ブロックを一緒にして実現して
もよい。
独立な複数の機能ブロックの形式でロジックが実現され
たが、これら独立な機能ブロックを一緒にして実現して
もよい。
【００３０】
【発明の効果】以上のように、本発明によればカットオ
フ半導体スイッチの電圧ストレスを最小にしてパワーイ
ンバータにおける過電流を遮断することができる。
フ半導体スイッチの電圧ストレスを最小にしてパワーイ
ンバータにおける過電流を遮断することができる。
【図１】直流電圧側に複合保護回路を有し交流電圧側に
短絡インダクタンスを有するパルス制御インバータを示
す。
短絡インダクタンスを有するパルス制御インバータを示
す。
【図２】従来の過電流遮断形式を用いた場合において第
１の駆動パルスの波形を示す。
１の駆動パルスの波形を示す。
【図３】従来の過電流遮断形式を用いた場合において第
２の駆動パルスの波形を示す。
２の駆動パルスの波形を示す。
【図４】従来の過電流遮断形式を用いた場合において入
力直流電圧の波形を示す。
力直流電圧の波形を示す。
【図５】従来の過電流遮断形式を用いた場合において短
絡インダクタンスを流れる電流の波形を示す。
絡インダクタンスを流れる電流の波形を示す。
【図６】従来の過電流遮断形式を用いた場合において短
絡インダクタンスの入力電流の波形を示す。
絡インダクタンスの入力電流の波形を示す。
【図７】選択的過電流保護装置の基本構成を示す。
【図８】選択的過電流遮断形式を用いた場合において第
１の駆動パルスの波形を示す。
１の駆動パルスの波形を示す。
【図９】選択的過電流遮断形式を用いた場合において第
２の駆動パルスの波形を示す。
２の駆動パルスの波形を示す。
【図１０】選択的過電流遮断形式を用いた場合において
入力直流電圧の波形を示す。
入力直流電圧の波形を示す。
【図１１】選択的過電流遮断形式を用いた場合において
短絡インダクタンスを流れる電流の波形を示す。
短絡インダクタンスを流れる電流の波形を示す。
【図１２】選択的過電流遮断形式を用いた場合において
短絡インダクタンスの入力電流の波形を示す。
短絡インダクタンスの入力電流の波形を示す。
【図１３】選択ターンオフ信号決定する検出する回路を
示す。
示す。
１…パルス制御インバータ、２…スーパーオーディネー
ト論理回路、３…阻止ブロック、４…選択論理回路４、
５…実行コントローラ、６，７，８…インバータ、９〜
１４…ＡＮＤゲート。
ト論理回路、３…阻止ブロック、４…選択論理回路４、
５…実行コントローラ、６，７，８…インバータ、９〜
１４…ＡＮＤゲート。
フロントページの続き (72)発明者 ウルリヒ・バリシュ ドイツ連邦共和国、デー − 6840 ラン ペルトハイム ４、ロルシャー・シュトラ ーセ ２ (72)発明者 ルートビヒ・ベルレ ドイツ連邦共和国、デー − 6900 ハイ デルベルク、ブリューテンベーク 21 (72)発明者 ハンス − ディーター・フーバー ドイツ連邦共和国、デー − 6804 イル フェスハイム、バインハイマー・シュトラ ーセ 31
Claims (9)
- 【請求項１】 カットオフ可能であり直流電圧源によっ
て駆動される複数の半導体スイッチを有するパワーイン
バータにおいて過電流を遮断するもので、逆相に配置さ
れ過電流を流す２個の半導体スイッチのうちの一方だけ
をカットオフすることを特徴とする過電流遮断方法。 - 【請求項２】 過電流の発生および報告の後に相半分の
選択的カットオフを行なうと共に、正の直流電圧端子に
接続された全ての半導体スイッチまたは負の直流電圧端
子に接続された全ての半導体スイッチのどちらかを選択
的にカットオフする一方で、他方の半導体スイッチのス
イッチング状態を変えずに維持することを特徴とする請
求項１の過電流遮断方法。 - 【請求項３】 ３相パワーインバータにおいてカットオ
フする相半分は過電流が生じてこれが報告されたとき前
記パワーインバータの半導体スイッチのスイッチング状
態である”３個のうちから２個という選択”に依存して
基づいて選択することを特徴とする請求項２の過電流遮
断方法。 - 【請求項４】 カットオフする相半分を選択するため、
過電流の発生およびその報告前に半導体スイッチの最終
切換えを記憶することを特徴とする請求項２の過電流遮
断方法。 - 【請求項５】 負の直流電圧端子に接続された全ての半
導体スイッチが過電流の発生および報告前において最後
にターンオンされた場合に正の直流電圧端子に接続され
た全ての半導体スイッチを選択的にカットオフすること
を特徴とする請求項２の過電流遮断方法。 - 【請求項６】 正の直流電圧端子に接続された全ての半
導体スイッチが過電流の発生および報告前において最後
にターンオンされた場合に負の直流電圧端子に接続され
た全ての半導体スイッチを選択的にカットオフすること
を特徴とする請求項２の過電流遮断方法。 - 【請求項７】 カットオフ可能であり直流電圧源によっ
て駆動される複数の半導体スイッチを有するパワーイン
バータにおいて過電流を遮断するもので、２つの出力相
の逆相スイッチングを所定時間阻止し、これにより複数
の半導体スイッチの現在のスイッチング状態を過電流の
発生および報告後維持できるようにする阻止ブロックを
設け、これら半導体スイッチの維持スイッチング状態か
らカットオフされる方の相半分を決定し、この相半分の
半導体スイッチのカットオフを開始する選択論理回路と
を設けたことを特徴とする過電流遮断装置。 - 【請求項８】 コントローラを持つスーパオーディネー
ト論理回路から前記阻止ブロックを介して供給される信
号を第１入力値として各々受け取ると共に、正および負
の相半分のための出力論理回路によって作成される選択
カットオフ信号を第２入力値として各々受け取る複数の
ＡＮＤゲートで前記半導体スイッチのための駆動パルス
をそれぞれ取り出すことを特徴とする請求項７の過電流
遮断装置。 - 【請求項９】過電流を報告するエラーメッセージ信号を
受け取り、前記阻止ブロックに阻止信号を出力し、前記
出力論理回路の選択カットオフ信号を前記半導体スイッ
チにつなぐ実行コントローラが設けられることを特徴と
する請求項７および８のいずれかの過電流遮断装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4115856A DE4115856A1 (de) | 1991-05-15 | 1991-05-15 | Verfahren und vorrichtung zum abschalten eines ueberstromes bei einem wechselrichter |
| DE4115856:3 | 1991-05-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05176447A true JPH05176447A (ja) | 1993-07-13 |
Family
ID=6431709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4123453A Pending JPH05176447A (ja) | 1991-05-15 | 1992-05-15 | パワーインバータにおける過電流遮断方法および装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0521260B1 (ja) |
| JP (1) | JPH05176447A (ja) |
| DE (2) | DE4115856A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT400991B (de) * | 1992-11-04 | 1996-05-28 | Elin Energieanwendung | Vorrichtung zum schutz eines wechselrichters |
| DE19710319B4 (de) * | 1997-03-13 | 2004-03-25 | Danfoss Drives A/S | Schaltung zum Sperren einer Halbleiterschaltvorrichtung bei Überstrom |
| DE102004034333A1 (de) * | 2004-07-09 | 2006-05-18 | Siemens Ag | Verfahren zum Regeln eines an einer Gleichspannungsquelle angeschlossenen Stromrichters |
| DE102005029816A1 (de) * | 2005-06-27 | 2006-11-23 | Daimlerchrysler Ag | Ansteuersystem für eine permanenterregte elektrische Maschine |
| DE102008011597B4 (de) * | 2008-02-28 | 2010-05-27 | Semikron Elektronik Gmbh & Co. Kg | Trennvorrichtung für einen Leistungshalbleiter und Verfahren zu deren Betreiben, Leistungsmodul und Systemanlage |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2660319C2 (de) * | 1976-07-19 | 1980-09-04 | Danfoss A/S, Nordborg (Daenemark) | Schutzschaltungsanordnung für einen dreiphasigen Wechselrichter |
| DE2807999A1 (de) * | 1978-02-23 | 1979-08-30 | Licentia Gmbh | Kurzschlusschutz fuer transistorwechselrichter |
| JPS5635838U (ja) * | 1979-08-28 | 1981-04-07 | ||
| US4410935A (en) * | 1981-03-23 | 1983-10-18 | General Signal Corporation | Current overload protection for inverter of uninterruptible power supply system |
| US4660137A (en) * | 1984-11-13 | 1987-04-21 | Shinaro Electric Co., Ltd. | Inverter system |
| DE3542752A1 (de) * | 1985-11-30 | 1987-06-04 | Licentia Gmbh | Schaltungsanordnung zum kurzschlussschutz eines wechselrichters |
| DE3544232A1 (de) * | 1985-12-12 | 1987-06-19 | Licentia Gmbh | Schaltungsanordnung zur ueberstrombegrenzung in einem wechselrichter mit abschaltbaren leistungshalbleitern z.b. gto-thyristoren |
| DE3737327A1 (de) * | 1987-10-30 | 1989-05-11 | Licentia Gmbh | Schaltungsanordnung fuer den ueberstromschutz bei wechselrichtern |
-
1991
- 1991-05-15 DE DE4115856A patent/DE4115856A1/de not_active Withdrawn
-
1992
- 1992-05-08 DE DE59202857T patent/DE59202857D1/de not_active Expired - Fee Related
- 1992-05-08 EP EP92107788A patent/EP0521260B1/de not_active Expired - Lifetime
- 1992-05-15 JP JP4123453A patent/JPH05176447A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE59202857D1 (de) | 1995-08-17 |
| EP0521260B1 (de) | 1995-07-12 |
| EP0521260A1 (de) | 1993-01-07 |
| DE4115856A1 (de) | 1992-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2563457C (en) | Inverter bridge controller implementing short-circuit protection scheme | |
| US6603647B2 (en) | Method for controlling freewheeling paths in a matrix converter | |
| US11424694B2 (en) | Method for controlling shutdown wave blocking of multilevel inverter circuit and application thereof | |
| US20200366186A1 (en) | Modular multilevel converter sub-module having dc fault current blocking function and method of controlling the same | |
| AU2144599A (en) | Method for symmetrizing asymmetric faults | |
| JP2005137045A (ja) | 多レベル出力電力変換装置 | |
| JP2001161071A (ja) | ３相ａｃ／ｄｃ電力回生変換器 | |
| CN111869087A (zh) | 电压源转换器设备 | |
| US4319318A (en) | Voltage reapplication rate control for commutation of thyristors | |
| JPH05176447A (ja) | パワーインバータにおける過電流遮断方法および装置 | |
| JP3808326B2 (ja) | 電力変換装置 | |
| EP3772805B1 (en) | Method and system comprising inverter circuit and apparatus for controlling inverter circuit, and inverter | |
| JPH1014285A (ja) | 直流モータ駆動回路およびその制御方式 | |
| JPH10164854A (ja) | 電力変換器 | |
| JP4946103B2 (ja) | 電力変換装置 | |
| US4019117A (en) | Circuit arrangement for an inverter | |
| CN104303405B (zh) | 用于功率变换器的栅极驱动器 | |
| CN216649232U (zh) | 故障保护装置及光伏发电*** | |
| JPH0767320A (ja) | 電力素子の駆動回路 | |
| CN113904573A (zh) | 一种半桥改进型mmc子模块拓扑结构及其控制方法 | |
| JP2995915B2 (ja) | Ｉｇｂｔインバータの過電流保護回路 | |
| CN112350551A (zh) | 一种驱动电路及其关断钳位方法 | |
| KR20210106694A (ko) | 과전류를 방지하는 입력 필터가 구비된 직접형 매트릭스 컨버터 시스템 | |
| JP2016146695A (ja) | 駆動装置及び輸送機械 | |
| JPH09121553A (ja) | インバータ駆動装置 |