JPH05175422A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05175422A JPH05175422A JP3342726A JP34272691A JPH05175422A JP H05175422 A JPH05175422 A JP H05175422A JP 3342726 A JP3342726 A JP 3342726A JP 34272691 A JP34272691 A JP 34272691A JP H05175422 A JPH05175422 A JP H05175422A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- dielectric film
- film
- ferroelectric
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体の記憶装置にお
いて、強誘電体薄膜製作に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to fabrication of a ferroelectric thin film in a semiconductor memory device.
【０００２】[0002]
【従来の技術】強誘電体のエレクトロニクス分野におけ
る応用は、メモリ素子，キャパシタ，赤外線センサ，電
気光学など、様々なものがある。近年の半導体技術の進
歩による電子部品の小型化，集積化に伴い、誘電体も小
型化，薄膜化が進みつつある。一般にペロブスカイト型
強誘電体の比誘電率は非常に大きく、また誘電率の異方
性も大きいことから強誘電体として考えられている。こ
の大きい方の誘電率を利用して強誘電体の薄膜は、特願
平1−80339号に記載のように蒸着法，スパッタ法，プラ
ズマ酸化法によって形成される。強誘電体メモリにおい
ては、強誘電体のキャパシタをトランジスタが形成され
るシリコン基板の上に作製することが必要になってい
る。しかしながら、組成がＡＢＯ3 のものはシリコンと
反応しやすく、シリコンやシリコン酸化膜上に直接形成
することが困難である。そこでこの反応を防ぐバリア層
を設ける必要がある。Ｐｔのような貴金属はバリア性が
良く、しかも電気抵抗が小さいため下部電極としても優
れているが、エッチング等の加工がしにくいことからＡ
ｌ，Ｔｉのような金属が電極材料として使われている。
しかし、上記の金属は酸素雰囲気中ではすぐ酸化され、
薄い金属酸化膜を形成してしまうので、その上に強誘電
体膜を成膜しても静電容量は大きくならない。2. Description of the Related Art Ferroelectrics have various applications in the field of electronics, such as memory devices, capacitors, infrared sensors, and electro-optics. With the recent miniaturization and integration of electronic components due to the progress of semiconductor technology, the dielectrics are also becoming smaller and thinner. Generally, a perovskite type ferroelectric substance is considered to be a ferroelectric substance because it has a very large relative permittivity and a large anisotropy of the permittivity. Utilizing this larger dielectric constant, a ferroelectric thin film is formed by a vapor deposition method, a sputtering method, or a plasma oxidation method as described in Japanese Patent Application No. 1-80339. In a ferroelectric memory, it is necessary to fabricate a ferroelectric capacitor on a silicon substrate on which a transistor is formed. However, those having a composition of ABO 3 easily react with silicon, and it is difficult to form them directly on silicon or a silicon oxide film. Therefore, it is necessary to provide a barrier layer that prevents this reaction. A noble metal such as Pt has a good barrier property and a low electric resistance, and therefore is excellent as a lower electrode, but it is difficult to process such as etching.
Metals such as l and Ti are used as electrode materials.
However, the above metals are immediately oxidized in an oxygen atmosphere,
Since a thin metal oxide film is formed, the capacitance does not increase even if the ferroelectric film is formed thereon.
【０００３】[0003]
【発明が解決しようとする課題】以上のように、強誘電
体の素子応用のため良質の酸化物強誘電体薄膜が望まれ
ているが、これまで誘電率が大きいものは得られていな
い。本発明の目的は、強誘電率が大きくかつ上記問題点
を有することのない誘電体薄膜を用いた半導体装置を得
ることを目的とする。As described above, a high-quality oxide ferroelectric thin film is desired for application of a ferroelectric device, but a thin film having a large dielectric constant has not been obtained so far. An object of the present invention is to obtain a semiconductor device using a dielectric thin film which has a large ferroelectric constant and does not have the above problems.
【０００４】[0004]
【課題を解決するための手段】上記の問題点を解決する
ために本発明は、電極の上に、結晶軸が一定方向に配向
し、かつ、誘電性を示す組成式がＢａＴｉＯ3 のような
２種類の金属元素の酸化物の上にエピタキシアル成長せ
しめたＰｂ（Ｚｒ，Ｔｉ）Ｏ3 のような３種類の金属元
素の酸化物よりなる２層のペロブスカイト型酸化物の誘
電体薄膜と、これらの上に設けられた金属薄膜を構成単
位とすることを特徴とするものである。In order to solve the above-mentioned problems, the present invention has a composition formula such that BaTiO 3 has a composition in which crystal axes are oriented in a fixed direction on the electrode and exhibits dielectric properties. A two-layer perovskite-type oxide dielectric thin film made of an oxide of three kinds of metal elements such as Pb (Zr, Ti) O 3 epitaxially grown on an oxide of two kinds of metal elements; It is characterized in that a metal thin film provided thereon is used as a constituent unit.
【０００５】[0005]
【作用】本発明で使用される誘電酸化物Ｐｂ（Ｚ
ｒ1-x，Ｔｉx）Ｏ3 はペロブスカイト結晶構造を有し、
ｘが０.４８の場合ａ＝４.０３６，ｃ＝４.１４６ の正
方晶系であり、同じく正方晶系のＢａＴｉＯ3 もペロブ
イカイト結晶構造を有し、ａ＝３.９９４，ｃ＝４.０３
８であることより格子定数のミスフィットは１.０５ と
小さい。このようにミスフィットが小さいことが、Ｂａ
ＴｉＯ3 を下部層にし、Ｐｂ(Ｚｒ1-x，Ｔｉx)Ｏ3 をエ
ピタキシアル成長させることが可能である。誘電体の製
造方法にスパッタ法,プラズマの活性さを用いたプラズ
マ酸化,ＭＯＣＶＤ法，電子サイクロトンプラズマＭＯ
ＣＶＤ法などを用いて誘電体薄膜を製作する。The dielectric oxide Pb (Z
r 1-x , Ti x ) O 3 has a perovskite crystal structure,
When x is 0.48, it is a tetragonal system with a = 4.036, c = 4.146, and the same tetragonal BaTiO 3 also has a perovskite crystal structure, and a = 3.994, c = 4. 03
Since it is 8, the misfit of the lattice constant is as small as 1.05. Such a small misfit means that Ba
It is possible to epitaxially grow Pb (Zr 1-x , Ti x ) O 3 using TiO 3 as a lower layer. Sputtering method, plasma oxidation using plasma activation, MOCVD method, electron cycloton plasma MO
A dielectric thin film is manufactured by using the CVD method or the like.
【０００６】[0006]
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。Embodiments of the present invention will be described in detail below with reference to the drawings.
【０００７】実施例１ 図１は、一実施例による酸化物強誘電体薄膜の堆積状態
を模式的に示す。Poly−Ｓｉ膜の上にＢａ，Ｔｉの膜２
が形成され、この上に連続的にＢａＴｉＯ3 とＰｂ(Ｚ
ｒ，Ｔｉ)Ｏ3(以下ＰＺＴにする）の強誘電体薄膜３，
４が形成され、この上にＴｉの膜５が形成されている。Example 1 FIG. 1 schematically shows a deposited state of an oxide ferroelectric thin film according to an example. Ba and Ti film on Poly-Si film 2
Are formed, and BaTiO 3 and Pb (Z
r, Ti) O 3 (hereinafter referred to as PZT) ferroelectric thin film 3,
4 is formed, and a Ti film 5 is formed thereon.
【０００８】具体的に、ＢａＴｉＯ3 とＰＺＴの積層強
誘電体薄膜の形成工程を図２を参照にしながら以下に説
明する。真空蒸着装置内に基板としてシリコンウエハ
（直径１００mm) を用いて酸素ガスをガス吹き出し管よ
り２００ｍｌ／min の流量で導入し、圧力が０.３Ｐａ
になるように排気量を調節した後、ガス吹き出し管より
モノシラン、ＳｉＨ4 を２０ｍｌ／min の流量で導入し
Ｐｏｌｙ−Ｓｉ層２１を形成した。A process for forming a laminated ferroelectric thin film of BaTiO 3 and PZT will be specifically described below with reference to FIG. Using a silicon wafer (diameter 100 mm) as a substrate in a vacuum vapor deposition apparatus, oxygen gas was introduced from a gas blowing tube at a flow rate of 200 ml / min, and the pressure was 0.3 Pa.
After adjusting the exhaust amount so that the gas flow rate was set to 1, the monosilane and SiH 4 were introduced at a flow rate of 20 ml / min to form the Poly-Si layer 21.
【０００９】この上に連続的にＢａ，Ｔｉを同時に蒸着
させ、Ｂａ，Ｔｉの合金膜２２を形成し、酸素ガスを導
入し酸素欠損のＢａＴｉＯn 層２３を形成した。この上
にＢａＴｉＯ3 とＰＺＴ層２４，２５をスパッタリング
により形成した。スパッタガスとしてはアルゴンガスを
用い、チタン酸バリウムのターゲットとしてはバリウ
ム，チタンをモル比１：１で混合し焼結したものをＰＺ
ＴのターゲットはPbOを１５mol％ 過剰に入れたものを
用いた。基板の温度は５９０℃になるように基板を加熱
し、ペロブスカイト結晶構造をもつ層２４，２５を形成
した。この上に上部電極としてＴｉを堆積させ層２６を
形成した。Ba and Ti were successively vapor-deposited simultaneously on this to form an alloy film 22 of Ba and Ti, and oxygen gas was introduced to form an oxygen-deficient BaTiO n layer 23. BaTiO 3 and PZT layers 24 and 25 were formed on this by sputtering. Argon gas was used as the sputtering gas, and barium titanate was mixed with barium and titanium at a molar ratio of 1: 1 as a target and sintered.
As the target of T, a material containing PbO in excess of 15 mol% was used. The substrate was heated so that the temperature of the substrate was 590 ° C., and layers 24 and 25 having a perovskite crystal structure were formed. A layer 26 was formed by depositing Ti as an upper electrode on this.
【００１０】実施例２ ２−１ 実施例１において、Ｂａ，Ｔｉの合金膜図２ａ
の２２をスパッタリングにより形成した。スパッタガス
としてはアルゴンガスを用い、ターゲットとしてはＢａ
とＴｉを個々に焼結したものを用いた。基板温度は６０
０℃前後である。その他の形成方法は実施例１と同様で
ある。Example 2 2-1 Alloy film of Ba and Ti in Example 1 Fig. 2a
22 was formed by sputtering. Argon gas was used as the sputtering gas and Ba was used as the target.
And Ti were individually sintered. Substrate temperature is 60
It is around 0 ° C. The other forming methods are the same as those in the first embodiment.
【００１１】２−２ 実施例１において、加熱蒸着法を
用いてＢａ，Ｔｉの合金膜図２ａの２２を形成した。そ
の他の形成方法は実施例１と同様である。2-2 In Example 1, an alloy film of Ba and Ti 22 shown in FIG. 2a was formed by the heating vapor deposition method. The other forming methods are the same as those in the first embodiment.
【００１２】２−３ 上記の方法において、ＭＯＣＶＤ
法を用いてＢａ，Ｔｉの合金膜図２ａの２２を形成す
る。その他の形成方法は実施例１と同様である。2-3 In the above method, MOCVD
An alloy film of Ba and Ti is formed by using the method shown in FIG. The other forming methods are the same as those in the first embodiment.
【００１３】実施例３ 実施例１において、スパッタ法の代わりにＭＯＣＶＤ法
を用いて図２の２４のＢａＴｉＯ3 膜と２５のＰＺＴ膜
を形成した。蒸発原料として、Ｂａ，Ｐｂについてはβ
−ジケトン錯体、Ｔｉ，Ｚｒについてはアルコキシドを
用い原料供給時にＡｒをキャリアガスとして用いた。Example 3 In Example 1, the MOCVD method was used instead of the sputtering method to form the BaTiO 3 film 24 and the PZT film 25 of FIG. For evaporating raw materials, β for Ba and Pb
For the diketone complex, Ti, and Zr, alkoxide was used, and Ar was used as a carrier gas when the raw materials were supplied.
【００１４】その他の形成方法は実施例１と同様であ
る。The other forming method is the same as that of the first embodiment.
【００１５】実施例４ ここでＢａＴｉＯ3 とＳｒＴｉＯ3 との固溶体膜を有機
金属気相成長法により形成する技術について述べる。図
３に成長装置の略図を示した。それぞれの組成比は４対
６としたものである。Ｂａ，Ｓｒはβ−ジケトン錯体、
Ｔｉはアルコキシドを別々の容器（それぞれ３１，３
２，３３）にいれヒータ３４によりそれぞれ１８０℃，
２５０℃，３０℃で加熱するとともに容器内にアルゴン
ガス３６をそれぞれの容器内に流量２２０ｍｌ／min，
４００ｍｌ／min，３００ｍｌ／minとなるように流量コ
ントローラ（３５）により制御し導入する。容器から蒸
発したそれぞれの金属錯体を含んだアルゴンガスはＳｉ
基板３８が設置されている石英筒内３７に導入される。
同時に石英内筒内にはオゾンガス，水蒸気，酸素の混合
ガスも導入総流量５００ｍｌ／min の流量で導入され
る。また、この石英筒内に設置された基板は加熱コイル
により６００℃に加熱されている。石英筒内は圧力１０
０Ｐａとなるように排気されている。Example 4 Here, a technique for forming a solid solution film of BaTiO 3 and SrTiO 3 by a metal organic chemical vapor deposition method will be described. FIG. 3 shows a schematic view of the growth apparatus. The composition ratio of each is 4: 6. Ba and Sr are β-diketone complexes,
Ti is a separate container for alkoxides (31, 3 respectively)
2, 33) put it in the heater 34,
While heating at 250 ° C. and 30 ° C., argon gas 36 in each container has a flow rate of 220 ml / min,
The flow rate controller (35) controls the flow rate so that it becomes 400 ml / min and 300 ml / min. Argon gas containing each metal complex evaporated from the container is Si
It is introduced into the quartz cylinder inside 37 in which the substrate 38 is installed.
At the same time, a mixed gas of ozone gas, water vapor and oxygen is also introduced into the quartz inner cylinder at a total flow rate of 500 ml / min. The substrate placed in the quartz cylinder is heated to 600 ° C. by the heating coil. Pressure in the quartz cylinder is 10
It is exhausted so that it becomes 0 Pa.
【００１６】この結果、石英筒内に設置されている５０
枚の基板表面には成膜時間１時間で約０.５μｍ の膜厚
のＢａＴｉＯ3 とＳｒＴｉＯ3 との固溶体膜が形成され
る。成膜後の基板は毎時１００℃で約６時間かけて室温
に戻され容量素子が構成されている。As a result, 50 installed in the quartz cylinder
A solid solution film of BaTiO 3 and SrTiO 3 having a film thickness of about 0.5 μm is formed on the surface of each of the substrates in a film forming time of 1 hour. The substrate after film formation is returned to room temperature at 100 ° C./hr for about 6 hours to form a capacitive element.
【００１７】また、成膜方法についてもＭＯＣＶＤ法を
取り上げているが、他にスパッタ法，ゾルゲル法，蒸着
法，水熱法等によっても上記膜を成膜することができ
る。スパッタ法はターゲットの組成を変化させることに
より膜の組成を制御性良く成膜でき、(Ｐｂ，Ｌａ)(Ｔ
ｉ，Ｚｒ)Ｏ3や銅を固溶させたＰｂ(Ｍｇ，Ｎｂ)Ｏ3な
ど構成元素数が多い膜の成膜も容易に行うことができ
る。The MOCVD method is taken up as the film forming method, but the film can be formed by other methods such as the sputtering method, the sol-gel method, the vapor deposition method and the hydrothermal method. In the sputtering method, the composition of the film can be formed with good controllability by changing the composition of the target, and (Pb, La) (T
It is possible to easily form a film having a large number of constituent elements such as i, Zr) O 3 and Pb (Mg, Nb) O 3 in which copper is dissolved.
【００１８】実施例５ 上記実施例においては金属あるいは半導体基板上に組成
の異なる強誘電体を成膜し第１の層は下地金属とのバッ
ファ層として用いることにより第２の層の強誘電体の結
晶性を向上させ強誘電性を引き出そうとする技術につい
て述べてきた。以下の実施例においては絶縁体あるいは
絶縁性基板上に組成の異なる強誘電体を成膜し、上記実
施例と同様に第１の層は下地絶縁体とのバッファ層とし
て用いることにより第２の層の強誘電体の結晶性を向上
させるとともに強誘電性をも向上させる技術について述
べる。Fifth Embodiment In the above-mentioned embodiment, a ferroelectric material having a different composition is formed on a metal or semiconductor substrate, and the first layer is used as a buffer layer with a base metal to form a ferroelectric material for the second layer. We have described the technology to improve the crystallinity and to bring out the ferroelectricity. In the following examples, ferroelectrics having different compositions are formed on an insulator or an insulating substrate, and the first layer is used as a buffer layer with a base insulator to form a second layer, as in the above examples. A technique for improving the crystallinity of the ferroelectric substance of the layer and also improving the ferroelectricity will be described.
【００１９】図４ａ，ｂに下地材として４１のＳｉＯ2
を用いその上に強誘電体としてＰｂ(Ｍｇ，Ｎｂ)Ｏ3 結
晶４２を成長させた場合と、下地ＳｉＯ2上にＳrＴiＯ3
膜４３を形成し、その上にＰｂ(Ｍｇ，Ｎｂ)Ｏ3 を成長
させた場合の断面構造の電子顕微鏡により観察される模
式図をそれぞれ示した。In FIGS. 4a and 4b, 41 SiO 2 is used as a base material.
And a Pb (Mg, Nb) O 3 crystal 42 as a ferroelectric substance is grown thereon, and SrTiO 3 is formed on the underlying SiO 2.
The schematic views of the cross-sectional structure observed by an electron microscope when the film 43 is formed and Pb (Mg, Nb) O 3 is grown on the film 43 are shown.
【００２０】なおＳｒＴｉＯ3 膜はＭＯＣＶＤ法により
以下のプロセスで形成されている。あらかじめ１０の−
６乗Torrまで排気された真空容器に基板を設置する。基
板を６００℃に加熱する。Ｓｒはβ−ジケトン錯体、Ｔ
ｉはアルコキシドをそれぞれの容器及び配管を２３０
℃，３０℃に加熱し、それぞれのＡｒをキャリアガスと
して５０ｍｌ／min，１５０ｍｌ／minの流速で真空容器
内に導入する。それと同時に紫外線により励起されたオ
ゾンをそれぞれ２００ｍｌ／min 流量で導入する。その
際の容器内の圧力は０.１Torr である。成膜後、真空中
で７００℃１時間の熱処理を加える。また、Ｐｂ(Ｍ
ｇ，Ｍｇ)Ｏ3 はゾルゲル法により成膜されている。Ｓ
ｒＴｉＯ3 の膜厚は０.１μｍ及びＰｂ(Ｍｇ，Ｎｂ)Ｏ3
の膜厚は０.５μｍである。The SrTiO 3 film is formed by the MOCVD method in the following process. 10-in advance
The substrate is placed in a vacuum container that has been evacuated to the sixth power Torr. The substrate is heated to 600 ° C. Sr is a β-diketone complex, T
i is an alkoxide for each container and piping 230
C., 30.degree. C., and each Ar is introduced as a carrier gas into the vacuum container at a flow rate of 50 ml / min and 150 ml / min. At the same time, ozone excited by ultraviolet rays is introduced at a flow rate of 200 ml / min. The pressure in the container at that time is 0.1 Torr. After film formation, heat treatment is performed at 700 ° C. for 1 hour in vacuum. Also, Pb (M
The film of g, Mg) O 3 is formed by the sol-gel method. S
The film thickness of rTiO 3 is 0.1 μm and Pb (Mg, Nb) O 3
Has a thickness of 0.5 μm.
【００２１】上記、２種類の膜におけるＰｂ(Ｍｇ，Ｎ
ｂ)Ｏ3 の結晶性をＸ線ディフラクト法を用い回折ピー
クの強度を調べることにより比較した。その結果、Ｓr
ＴiＯ3 を介してＰｂ(Ｍｇ，Ｎｂ)Ｏ3 を成膜した膜の
方が面方位（００１）からの回折強度が約２０倍ほど高
く、結晶性が優れている。図４ａ，ｂに示したように結
晶粒の大きさもやはり１０倍以上大きいことが観察され
た。Pb (Mg, N in the above two types of films
b) The crystallinity of O 3 was compared by examining the intensity of the diffraction peak using the X-ray diffract method. As a result, Sr
The film in which Pb (Mg, Nb) O 3 is deposited through TiO 3 has a diffraction intensity from the plane orientation (001) about 20 times higher and is superior in crystallinity. As shown in FIGS. 4a and 4b, it was observed that the crystal grain size was 10 times or more larger.
【００２２】これらの構造における電気的特性を調べる
ために図４ｃ，ｄに示したような強誘電体を加工した側
部に電極４４を設けた素子を形成した。形成手順は強誘
電体膜をフォトリソグラフィと反応性イオンエッチング
により幅０.２μｍ ，長さ５mmに加工する。電極となる
白金をスパッタ法により厚さ０.１μｍ 成膜する。さら
に、加工された強誘電体の上部の白金をフォトリソグラ
フィとイオンミリング法により除去し強誘電体側壁部の
白金を電気的に分離する。In order to examine the electrical characteristics of these structures, a device having electrodes 44 provided on the side of the processed ferroelectric was formed as shown in FIGS. 4c and 4d. The formation procedure is to process the ferroelectric film into a width of 0.2 μm and a length of 5 mm by photolithography and reactive ion etching. Platinum to be an electrode is formed to a thickness of 0.1 μm by a sputtering method. Further, the platinum on the processed ferroelectric is removed by photolithography and ion milling to electrically separate the platinum on the side wall of the ferroelectric.
【００２３】この素子の電気的特性を評価したところ比
誘電率が図４ｃ，ｄでそれぞれ500および４３００、比
抵抗は５×１０の１２乗Ωcm及び８×１０の１３乗Ωcm
であった。測定の結果、下地膜との間にＳｒＴｉＯ3 を
介した方が誘電率が約１桁，絶縁性が１桁以上向上して
いる。When the electrical characteristics of this element were evaluated, the relative permittivity was 500 and 4300 in FIGS. 4c and 4d, and the specific resistance was 5 × 10 12 Ωcm and 8 × 10 13 Ωcm.
Met. As a result of the measurement, when SrTiO 3 is interposed between the base film and the base film, the dielectric constant is improved by about one digit and the insulating property is improved by one digit or more.
【００２４】また同様の構造で、Ｐｂ(Ｚｒ，Ｔｉ)Ｏ3
を用い、下地膜との間にＳｒＴｉＯ3の有無について比
較した場合にも誘電率が約１桁，絶縁性が１桁以上向上
するとともに自発分極もＳｒＴｉＯ3 を有する方が３０
％ほど増加していることがわかった。Also, with the same structure, Pb (Zr, Ti) O 3
Also, when comparing the presence or absence of SrTiO 3 with the underlayer, the dielectric constant is improved by about one digit, the insulation is improved by one digit or more, and the spontaneous polarization of SrTiO 3 is 30.
It turned out that it increased by about%.
【００２５】本技術の応用例としてＤＲＡＭのメモリセ
ルとして用いた場合メモリセル部の断面図と平面図を図
５ａ，ｂに示した。When used as a memory cell of a DRAM as an application example of the present technology, a sectional view and a plan view of a memory cell portion are shown in FIGS. 5a and 5b.
【００２６】本素子は、０.３μｍ ルールで設計され、
電源電圧は３.０Ｖ 、センスアンプピッチ０.８μｍ ，
ワード線ピッチ０.７μｍ で設計されたものである。し
かし、本技術は上記程度の設計寸法程度に限られたもの
ではない。This device is designed according to the rule of 0.3 μm,
Power supply voltage is 3.0V, sense amplifier pitch is 0.8μm,
It was designed with a word line pitch of 0.7 μm. However, the present technology is not limited to the above design dimensions.
【００２７】Ｓｉ基板上にｎ型拡散層５１，ゲート電極
５５，ゲート絶縁膜５２，素子分離等のＳｉＯ2 絶縁膜
５４，ポリシリコンからなるビット線５３を形成しＭＯ
Ｓトランジスタが構成される。さらに、コンタクトホー
ルが形成された後シリコンとのコンタクト抵抗を低減す
るためにコンタクト部チタン５６を形成する。形成され
たチタンはその後の高温プロセスにおいてシリコンと反
応しシリコンとの境界部に約０.０２０μｍ のチタンシ
リサイド５７を形成する。このチタンシリサイドはさら
にコンタクト抵抗を低減させている。An n-type diffusion layer 51, a gate electrode 55, a gate insulating film 52, an SiO 2 insulating film 54 for element isolation, and a bit line 53 made of polysilicon are formed on a Si substrate, and MO is formed.
An S transistor is formed. Further, after the contact hole is formed, the contact portion titanium 56 is formed in order to reduce the contact resistance with silicon. The formed titanium reacts with silicon in the subsequent high temperature process to form titanium silicide 57 of about 0.020 μm at the boundary with silicon. This titanium silicide further reduces the contact resistance.
【００２８】さらにチタン上部にバリア層となる窒化チ
タン５８が形成される。強誘電体膜を成膜する前にＭＯ
Ｓトランジスタのソース電極のコンタクト部にバリア材
を形成することにより強誘電体に含まれる鉛やジルコニ
ウム等の重金属やマグネシウム等のＳｉ中で可動イオン
となりうる物質がＳｉ中に混入することを防止できる。
Ｓｉ中に重金属が混入したり、可動イオンが混入すると
Ｓｉのバンドギャップ中の深いエネルギ域に電子のエネ
ルギ準位が形成されリーク電流の増加や閾値電圧の変化
等のＭＯＳ特性の劣化を引き起こす。これらを防ぐこと
のできるバリア材として窒化チタンを用いたものであ
る。Further, titanium nitride 58 which serves as a barrier layer is formed on the titanium. Before forming the ferroelectric film, MO
By forming a barrier material at the contact portion of the source electrode of the S-transistor, it is possible to prevent a heavy metal such as lead or zirconium contained in the ferroelectric substance or a substance such as magnesium that can be mobile ions in Si from being mixed into Si. ..
When heavy metals are mixed into Si or mobile ions are mixed therein, energy levels of electrons are formed in a deep energy region in the band gap of Si, which causes deterioration of MOS characteristics such as increase of leak current and change of threshold voltage. Titanium nitride is used as a barrier material capable of preventing these.
【００２９】さらに、ＳｒＴｉＯ3 及びＰｂ(Ｍｇ，Ｎ
ｂ)Ｏ3 それぞれＭＯＣＶＤ法，ゾルゲル法により膜厚
０.１及び０.４５μｍ成膜する。さらに、フォトリソグ
ラフィ工程，ドライエッチング工程を経て、５１０のＰ
ｂ(Ｍｇ，Ｎｂ)Ｏ3 及び５９のＳｒＴｉＯ3幅０.１５μ
ｍ，長さ２μｍとなるように形成される。その際、強誘
電体層の高さは０.５μｍ であり、図５ｂに示したよう
にＭＯＳトランジスタのソース電極のコンタクト部を囲
むように形成されている。さらに、スパッタ法により白
金５１１を０.０１μｍ ，アルミニウム５１２を０.０
４μｍ ポリシリコン５１３を０.０５μｍ 成膜する。
その後ポリシリコン表面は熱酸化され、さらに、ボロン
リンシリケートガラス（ＢＰＳＧ）５１６を成膜し８０
０℃の高温でリフローさせる。さらに、ＢＰＳＧをＰｂ
(Ｍｇ，Ｎｂ)Ｏ3 上のポリシリコンが露出するまでエッ
チバックさせる。Furthermore, SrTiO 3 and Pb (Mg, N
b) O 3 films having a thickness of 0.1 and 0.45 μm are formed by MOCVD method and sol-gel method, respectively. Further, through a photolithography process and a dry etching process, P of 510
b (Mg, Nb) O 3 and 59 SrTiO 3 width 0.15μ
m, and the length is 2 μm. At this time, the height of the ferroelectric layer is 0.5 μm, and it is formed so as to surround the contact portion of the source electrode of the MOS transistor as shown in FIG. 5b. Further, by sputtering, platinum 511 is 0.01 μm and aluminum 512 is 0.0 μm.
A 4 μm polysilicon 513 is formed to a thickness of 0.05 μm.
After that, the surface of the polysilicon is thermally oxidized, and further boron phosphorus silicate glass (BPSG) 516 is formed into a film.
Reflow at a high temperature of 0 ° C. In addition, BPSG to Pb
Etch back until polysilicon on (Mg, Nb) O 3 is exposed.
【００３０】さらに、エッチングにより強誘電体上部の
ポリシリコンを除去し、硫酸により強誘電体上部のアル
ミニウムを除去し、王水により露出した白金を除去す
る。これにより、強誘電体を介してプレート電極５１４
と蓄積ノード５１５を電気的に分離する（図５ａ）。白
金の除去はイオンミリング法によっても加工できる。そ
の結果、Ｐｂ(Ｍｇ，Ｎｂ)Ｏ3 と接する電極の面積は
１.１μｍ２(２μｍ×０.５５μｍ）、また電極間隔は
０.１５μｍとなる。Further, the polysilicon on the ferroelectric upper portion is removed by etching, the aluminum on the ferroelectric upper portion is removed by sulfuric acid, and the exposed platinum is removed by aqua regia. This allows the plate electrode 514 to pass through the ferroelectric substance.
And storage node 515 are electrically isolated (FIG. 5a). The removal of platinum can also be processed by the ion milling method. As a result, the area of the electrode in contact with Pb (Mg, Nb) O 3 is 1.1 μm 2 (2 μm × 0.55 μm), and the electrode interval is 0.15 μm.
【００３１】容量素子の容量値は本技術において、約８
０ｆＦが得られる。プレート電極に印加される電圧が電
源電圧３Ｖの半分の１.５Ｖ が印加されるため、蓄積さ
れる電荷量は１２０ｆＣである。また、強誘電体の結晶
成長方向に垂直に電極を形成した場合にはリーク電流１
ｆＡ程度でありＤＲＡＭメモリセルとして用いるには充
分小さい値が得られている。In the present technology, the capacitance value of the capacitive element is about 8
0 fF is obtained. Since the voltage applied to the plate electrode is 1.5 V, which is half the power supply voltage of 3 V, the accumulated charge amount is 120 fC. Moreover, when the electrode is formed perpendicularly to the crystal growth direction of the ferroelectric substance, the leakage current 1
The value is about fA, which is sufficiently small for use as a DRAM memory cell.
【００３２】これに対して従来技術のように、ＳｒＴｉ
Ｏ3 をバッファ層として介せずＰｂ(Ｍｇ，Ｎｂ)Ｏ3 直
接ＳｉＯ2 膜上に形成した場合には、容量値が１５ｆ
Ｆ、リーク電流は電極間に３ボルト印加した際に１０ｎ
Ａと著しく素子特性が悪化しメモリ動作を確認すること
はできなかった。On the other hand, as in the prior art, SrTi
When Pb (Mg, Nb) O 3 is formed directly on the SiO 2 film without O 3 as a buffer layer, the capacitance value is 15 f.
F, leakage current is 10n when 3V is applied between electrodes
The device characteristics were remarkably deteriorated as A, and the memory operation could not be confirmed.
【００３３】また本プロセスによれば蓄積用の容量素子
を構成するために１回のリソグラフィ工程のみを必要と
し、従来の容量素子構成のために２回から４回のリソグ
ラフィ工程を必要とする方式と比較してマスク枚数が減
少し、あわせ精度の問題によるレイアウト上の制限が緩
和されるといった利点を有する。Further, according to this process, only one lithography step is required to form the storage capacitor element, and two to four lithography steps are required to construct the conventional capacitor element. Compared with, the number of masks is reduced, and layout restrictions due to alignment accuracy problems are alleviated.
【００３４】またこのようなＤＲＡＭに用いる物質とし
てＰｂ(Ｍｇ，Ｎｂ)Ｏ3 について述べているが、本技術
は上記の膜に限られたものではない。例えば、ＢａＴｉ
Ｏ3 やＳｒＴｉＯ3 またはこれらの膜を主成分とする固
溶体膜を用いた場合、Ｐｂ(Ｍｇ，Ｎｂ)Ｏ3 に比較して
比誘電率が小さいため、素子寸法は上記のものと異なる
が、１ＭＨｚ以上の高周波領域においても、高い応答特
性を得ることができる。これは、ＢａやＳｒ原子の質量
がＰｂ原子の質量と比較して小さいためである。また、
Ｐｂ(Ｔｉ，Ｚｒ)Ｏ3 や(Ｐｂ，Ｌａ)(Ｔｉ，Ｚｒ)Ｏ3
はＰｂ(Ｍｇ，Ｎｂ)Ｏ3 の構成元素であるＭｇを含まな
いため、Ｍｇ拡散やＭｇが可動イオンとなることによる
ＭＯＳトランジスタ特性の変化といった問題を引き起こ
すことがなく、信頼性の向上につながるものである。Although Pb (Mg, Nb) O 3 is described as a substance used in such a DRAM, the present technique is not limited to the above film. For example, BaTi
When O 3 or SrTiO 3 or a solid solution film containing these films as a main component is used, the relative dielectric constant is smaller than that of Pb (Mg, Nb) O 3 , so the device dimensions are different from those described above. High response characteristics can be obtained even in a high frequency region of 1 MHz or higher. This is because the mass of Ba and Sr atoms is smaller than the mass of Pb atoms. Also,
Pb (Ti, Zr) O 3 and (Pb, La) (Ti, Zr) O 3
Does not include Mg, which is a constituent element of Pb (Mg, Nb) O 3 , so that it does not cause problems such as Mg diffusion or change in MOS transistor characteristics due to Mg becoming mobile ions, leading to improvement in reliability. It is a thing.
【００３５】上記実施例においては、図５に記述したよ
うに強誘電体５１０容量素子がMOSトランジスタのソー
ス電極５１９を囲むように構成されている。図６にこの
応用例として、強誘電体容量素子がトランジスタの電極
を囲むように形成するとともに、より電極表面積を大き
く取れるように電極面に凹凸を設けたＤＲＡＭ容量素子
の平面図を示した。このようなレイアウトにおいて、上
記と同じ容量値を得るには強誘電体の高さを０.４μｍ
と低くすることができる。強誘電体容量素子高さを低く
できることにより容量素子の上部に構成される配線（ワ
ード線のアルミニウム配線等）の断線による歩止まりの
低下を抑えることができる。In the above embodiment, the ferroelectric 510 capacitive element is arranged so as to surround the source electrode 519 of the MOS transistor as described in FIG. FIG. 6 shows a plan view of a DRAM capacitive element in which a ferroelectric capacitive element is formed so as to surround an electrode of a transistor and unevenness is provided on an electrode surface so that a larger electrode surface area can be obtained as an application example thereof. In such a layout, in order to obtain the same capacitance value as above, the height of the ferroelectric substance should be 0.4 μm.
And can be lowered. Since the height of the ferroelectric capacitive element can be lowered, it is possible to suppress a decrease in yield due to the disconnection of the wiring (aluminum wiring of the word line, etc.) formed above the capacitive element.
【００３６】[0036]
【発明の効果】本発明によれば、所望の誘電特性を有
し、ランダムアクセスメモリ，不揮発性メモリ等に有用
な強誘電体及び高誘電体を再現性よく製造し得る方法を
提供できる。According to the present invention, it is possible to provide a method capable of reproducibly manufacturing a ferroelectric substance and a high dielectric substance having a desired dielectric property and useful for a random access memory, a non-volatile memory or the like.
【図１】実施例１のＢａＴｉＯ3 とＰＺＴ強誘電体の堆
積状態を示す断面図である。FIG. 1 is a cross-sectional view showing a deposited state of BaTiO 3 and a PZT ferroelectric substance of Example 1.
【図２】実施例１の本発明のＢａＴｉＯ3 とＰＺＴ強誘
電体の形成過程を示す断面図である。FIG. 2 is a cross-sectional view showing a forming process of BaTiO 3 and PZT ferroelectrics of the present invention in Example 1.
【図３】ＭＯＣＶＤ装置の断面略図である。FIG. 3 is a schematic sectional view of a MOCVD apparatus.
【図４】容量素子の断面図である。FIG. 4 is a cross-sectional view of a capacitive element.
【図５】ＤＲＡＭの回路構成の略図である。FIG. 5 is a schematic diagram of a circuit configuration of a DRAM.
【図６】ＤＲＡＭのメモリセル部の平面図である。FIG. 6 is a plan view of a memory cell portion of a DRAM.
２…Ｂａ，Ｔｉ膜、３，４…強誘電体薄膜、５…Ｔｉ
膜。2 ... Ba, Ti film, 3,4 ... ferroelectric thin film, 5 ... Ti
film.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/108 29/788 29/792 (72)発明者 大上 三千男 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical indication location H01L 27/108 29/788 29/792 (72) Inventor Michio Oue 4026 Kuji Town, Hitachi City, Ibaraki Prefecture Address: Hitachi Research Laboratory, Hiritsu Manufacturing Co., Ltd.
Claims (12)
上の半導体又は金属よりなる半導体装置において、上記
誘電体膜が異なる多層の強誘電体よりなり、その下層の
強誘電体膜がその上部の誘電体膜よりも組成となる金属
元素数が少ないことを特徴とする半導体装置。1. A semiconductor device comprising an oxide dielectric film on a semiconductor substrate and two or more semiconductors or metals, wherein the dielectric film is made of different multi-layered ferroelectrics, and the underlying ferroelectric film. The semiconductor device is characterized in that the number of metallic elements constituting the composition is smaller than that of the dielectric film above the semiconductor element.
の比誘電率が１００以上の高誘電体膜であることを特徴
とした半導体装置。2. A semiconductor device, wherein the dielectric film according to claim 1 is a high dielectric film having a relative dielectric constant of 100 or more as a lower dielectric film.
ることを特徴とした請求項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein the dielectric film has a perovskite structure.
ことを特徴とした請求項１記載の半導体装置。4. The semiconductor device according to claim 1, wherein the dielectric film has an ilmenite structure.
たことを特徴とする請求項１記載の半導体装置。5. The semiconductor device according to claim 1, wherein the dielectric film is formed by a sputtering method.
り形成されたことを特徴とする請求項１記載の半導体装
置。6. The semiconductor device according to claim 1, wherein the dielectric film is formed by an ECR-MOCVD method.
たことを特徴とする請求項１記載の半導体装置。7. The semiconductor device according to claim 1, wherein the dielectric film is formed by a sol-gel method.
層がＰｂ（Ｚｒ，Ｔｉ）Ｏ3の２層の強誘電体からなる
ことを特徴とする半導体装置。8. A semiconductor device characterized in that the dielectric film is made of a two-layered ferroelectric substance having a lower layer of BaTiO 3 and an upper layer of Pb (Zr, Ti) O 3 .
層がＰｂ（Ｍｇ，Ｎｂ）Ｏ3の２層の強誘電体からなる
ことを特徴とする半導体装置。9. A semiconductor device, wherein the dielectric film is made of a two-layered ferroelectric substance having a lower layer of SrTiO 3 and an upper layer of Pb (Mg, Nb) O 3 .
たことを特徴とするランダムアクセスメモリ。10. A random access memory using the semiconductor device according to claim 1.
たことを特徴とする不揮発性メモリ。11. A non-volatile memory using the semiconductor device according to claim 1.
セスメモリ又は不揮発性メモリを用いたことを特徴とす
る電気製品。12. An electric product using the random access memory or the non-volatile memory according to claim 10.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342726A JPH05175422A (en) | 1991-12-25 | 1991-12-25 | Semiconductor device |
| US07/995,977 US5434742A (en) | 1991-12-25 | 1992-12-23 | Capacitor for semiconductor integrated circuit and method of manufacturing the same |
| KR1019920025351A KR100290963B1 (en) | 1991-12-25 | 1992-12-24 | Capacitance element for semiconductor integrated circuit and its manufacturing method |
| US08/417,839 US5745336A (en) | 1991-12-25 | 1995-04-06 | Capacitor for semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342726A JPH05175422A (en) | 1991-12-25 | 1991-12-25 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175422A true JPH05175422A (en) | 1993-07-13 |
Family
ID=18356015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342726A Pending JPH05175422A (en) | 1991-12-25 | 1991-12-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175422A (en) |
-
1991
- 1991-12-25 JP JP3342726A patent/JPH05175422A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3570472B2 (en) | Capacitor with high-temperature electrode barrier, method of manufacturing the same, FeRAM and DRAM | |
| JP3188179B2 (en) | Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element | |
| US7247504B2 (en) | Ferroelectric capacitor, process for production thereof and semiconductor device using the same | |
| US6300212B1 (en) | Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide | |
| US7291530B2 (en) | Semiconductor storage device and method of manufacturing the same | |
| JP4299959B2 (en) | Manufacturing method of semiconductor device | |
| JP2002176149A (en) | Semiconductor storage element and its manufacturing method | |
| JP2000058525A (en) | Vapor growth method for metal oxide dielectric film | |
| US7217576B2 (en) | Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory | |
| US6495428B1 (en) | Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials | |
| WO1997033316A1 (en) | Semiconductor device and its manufacture | |
| US20040058492A1 (en) | Vapor growth method for metal oxide dielectric film and pzt film | |
| US6919593B2 (en) | Semiconductor memory device and method of fabricating the same | |
| KR20010085328A (en) | Vapor growth method for metal oxide dielectric film and vapor growth device for metal oxide dielectric material | |
| US6504228B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2002198495A (en) | Semiconductor device and manufacturing method therefor | |
| JP2002334875A (en) | Vapor growth method for metal oxide dielectric film | |
| KR100282459B1 (en) | Manufacturing method of ferroelectric ram capacitor | |
| JP3294214B2 (en) | Thin film capacitors | |
| JPH05175422A (en) | Semiconductor device | |
| US20020019108A1 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| JP3171246B2 (en) | Vapor phase growth method of metal oxide dielectric film | |
| JP3353835B2 (en) | Vapor phase growth method of metal oxide dielectric film | |
| KR20000029860A (en) | Semiconductor device and its manufacture | |
| JP5030349B2 (en) | Dielectric film fabrication method |