JP2000228372A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000228372A
JP2000228372A JP11028370A JP2837099A JP2000228372A JP 2000228372 A JP2000228372 A JP 2000228372A JP 11028370 A JP11028370 A JP 11028370A JP 2837099 A JP2837099 A JP 2837099A JP 2000228372 A JP2000228372 A JP 2000228372A
Authority
JP
Japan
Prior art keywords
film
point metal
melting point
high melting
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11028370A
Other languages
English (en)
Other versions
JP3175721B2 (ja
Inventor
Tetsuya Takuwa
哲也 田桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02837099A priority Critical patent/JP3175721B2/ja
Priority to KR1020000005131A priority patent/KR20000057879A/ko
Priority to US09/496,376 priority patent/US6404058B1/en
Publication of JP2000228372A publication Critical patent/JP2000228372A/ja
Application granted granted Critical
Publication of JP3175721B2 publication Critical patent/JP3175721B2/ja
Priority to US10/074,936 priority patent/US6569759B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 開口部や配線を形成するのに必要なステップ
カバレッジのよい窒化チタン膜を、ＣＶＤ法によりクラ
ックや剥離の発生を防止して形成すると共に、歩留まり
を向上させ、且つ、製品の信頼性を向上させた半導体装
置の製造方法を提供する。 【解決手段】 素子が形成された半導体基板１０１上に
絶縁膜１０２を形成する第１の工程と、所定の領域の前
記絶縁膜１０２を選択的に除去して下層の導電体層を露
出させるための開口部１１０を形成する第２の工程と、
前記開口部１１０内に高融点金属膜１０４を堆積させる
第３の工程と、前記高融点金属膜１０４上に高融点金属
シリサイド１０５を堆積させる第４の工程と、前記高融
点金属シリサイド１０５上に窒化高融点金属１０６を堆
積させる第５の工程と、前記第４の工程と第５の工程と
を一乃至数回繰り返す第６の工程とを含むことを特徴と
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に、層間絶縁膜の所定の領域に設けた
開口部に、高融点金属シリサイド膜及び窒化チタン膜、
又は、窒化チタン膜及び高融点金属シリサイド膜、もし
くはこれらの繰り返しの膜を形成する半導体装置の製造
方法に関する。
【０００２】
【従来の技術】ＬＳＩの高集積化に伴い、コンタクトホ
ールの微細化が進み、コンタクトホールの深さを直径で
割ったアスペクト比が増大し、従来から使用されてきた
スパッタ法で形成したアルミニウム等の金属では、段差
被覆性が悪いため、接続抵抗が高くなったり、断線して
しまったりするようになってきている。たとえ配線が可
能であっても、電流によりアルミニウムが移動するエレ
クトロマイグレーションにより断線しやすいという信頼
性の問題がある。
【０００３】この問題の対策として、コンタクトホール
内を金属で埋め込むことが行われている。この方法の代
表的な例は、段差被覆性に優れた化学気相成長法により
形成したタングステンによりコンタクトホールを埋め込
むタングステンプラグ法である。このタングステンプラ
グ法は、コンタクトホールの接続抵抗（コンタクト抵
抗）を下げるためのチタンと、タングステンとの密着性
を高め、タングステンの基板への侵入を防ぐための窒化
チタンからなるバリアメタルをスパッタ法により形成し
た後、タングステンを化学気相成長法によりコンタクト
ホール内に埋め込み、堆積させた堆積タングステンを全
面エッチバックしてコンタクトホール内にのみにタング
ステンを残してタングステンプラグを形成する。
【０００４】この方法においても、さらにコンタクトホ
ールの微細化が進み、高アスペクト比になると、スパッ
タ法ではコンタクトホール内にチタンや窒化チタンを所
望の厚さに形成することが不可能になって、コンタクト
抵抗が増加したり、素子がタングステンにより破壊され
たりする問題がおこる。そこで、チタンや窒化チタンを
化学気相成長（ＣＶＤ）法で形成する方法が試みられて
いる。また、窒化チタンは熱反応を利用したＣＶＤ法が
最も段差被覆性に優れており、広く使用されている。通
常、コンタクトホールの埋め込みには、チタン、窒化チ
タン、タングステンの３層をＣＶＤ法で形成している。
しかし、タングステンを使用することで工程が複雑にな
り、また製造コストも高くなってしまうという問題があ
る。
【０００５】そこで、段差被覆性のよいＣＶＤ法で形成
した窒化チタンでコンタクトホールを埋め込んでタング
ステンの工程を省略するという方法が提案されている。
図５は、この先行技術を示す工程図である。まず、素子
分離が形成されたシリコン基板５０１上に、層間絶縁膜
としてシリコン酸化膜にリンやホウ素を添加したＢＰＳ
Ｇ膜５０２をＣＶＤ法により、１．５μｍ程度形成した
後、シリコン基板５０１に達するコンタクトホール５０
３を通常のフォトリソグラフィーとドライエッチング技
術により形成する（図５（ａ））。ここでは、コンタク
トホール５０３の直径は０．４μｍ程度に形成されてい
る。
【０００６】次に、プラズマＣＶＤ法により、チタン
（Ｔｉ）膜５０４を５〜２０ｎｍ、次に、通常の熱ＣＶ
Ｄ法により窒化チタン膜５０５を０．４μｍ程度の厚さ
に形成して、コンタクトホール５０３を完全にチタン膜
５０４と窒化チタン膜５０５とで埋め込む（図５
（ｂ））。その後、ＢＰＳＧ膜５０２上のチタン膜５０
４、窒化チタン膜５０５を塩素ガスなどを用いたドライ
エッチング法により除去し、コンタクトホール５０３内
のみにチタン膜５０４、窒化チタン膜５０５を残す（図
５（ｃ））。
【０００７】次に、スパッタ法によりアルミニウム合金
膜５０６をＢＰＳＧ膜５０２上に堆積し、リソグラフィ
ー技術及びドライエッチング技術を用いて、アルミニウ
ム合金膜５０６を目的のパターンに加工して、Ａｌ配線
を形成する（図５（ｄ））。上述した従来の半導体装置
の製造方法では、ＣＶＤ法で開口部を埋め込むために
は、良好なステップカバレッジを得るために、成膜温度
を高くする必要があり、その場合には、２．５ＧＰａ以
上もの大きな引っ張り応力が作用しており、更に、チタ
ン膜上に熱ＣＶＤで窒化チタン膜を厚く形成するのは、
その密着性が比較的悪いことからも困難である。チタン
膜上にそのまま窒化チタン膜を形成した場合には、窒化
チタン膜にクラックが入ったり、膜が剥がれたりする問
題が発生する。また、チタン膜上でなくともＣＶＤで形
成した窒化チタン膜を厚くした場合には膜のストレスに
より、膜剥がれやクラックが入る。窒化チタン膜の剥離
が起こると、続く窒化チタンのエッチング工程において
も、下地の層間絶縁膜が異状にエッチングされることに
より製造歩留まりを低下させ、その結果、信頼性の低下
を招く。また、剥離した窒化チタン膜は異物となってや
はり歩留まりの低下の原因となる。クラックが入った場
合にも下地の異状エッチングなどの不具合が発生する。
さらに、シリコン基板にクラックが入り、拡散層を破壊
して接合リーク電流の劣化を起こす等多くの問題があっ
た。
【０００８】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、開口部や配線を形
成するのに必要なステップカバレッジのよい窒化チタン
膜を、ＣＶＤ法によりクラックや剥離の発生を防止して
形成すると共に、歩留まりを向上させ、且つ、製品の信
頼性を向上させた新規な半導体装置の製造方法を提供す
るものである。
【０００９】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の製造方法の第１態様は、半導体装置の製造方
法において、素子が形成された半導体基板上に絶縁膜を
形成する第１の工程と、所定の領域の前記絶縁膜を選択
的に除去して下層の導電体層を露出させるための開口部
を形成する第２の工程と、前記開口部内に高融点金属膜
を堆積させる第３の工程と、前記高融点金属膜上に高融
点金属シリサイドを堆積させる第４の工程と、前記高融
点金属シリサイド上に窒化高融点金属を堆積させる第５
の工程と、前記第４の工程と第５の工程とを一乃至数回
繰り返す第６の工程と、を含むことを特徴とするもので
あり、又、第２態様は、半導体装置の製造方法におい
て、素子が形成された半導体基板上に絶縁膜を形成する
第１の工程と、所定の領域の前記絶縁膜を選択的に除去
して下層の導電体層を露出させるための開口部を形成す
る第２の工程と、前記開口部内に高融点金属膜を堆積さ
せる第３の工程と、前記高融点金属膜上に窒化高融点金
属を堆積させる第４の工程と、前記窒化高融点金属上に
高融点金属シリサイドを堆積させる第５の工程と、前記
第４の工程と第５の工程とを一乃至数回繰り返す第６の
工程と、を含むことを特徴とするものであり、又、第３
態様は、前記絶縁膜上に成膜された前記高融点金属膜、
窒化高融点金属、高融点金属シリサイドを除去した後、
前記絶縁膜上に配線層を形成する工程が付加されている
ことを特徴とするものであり、又、第４態様は、前記絶
縁膜上に成膜された前記高融点金属膜、窒化高融点金
属、高融点金属シリサイドを除去した後、前記絶縁膜上
に容量下層電極を形成する工程が付加されていることを
特徴とするものであり、又、第５態様は、前記高融点金
属膜が四塩化チタンを還元することにより得られるチタ
ンであることを特徴とするものであり、又、第６態様
は、前記窒化高融点金属が四塩化チタンとアンモニアも
しくは窒素を反応させて得られる窒化チタンであること
を特徴とするものであり、又、第７態様は、半導体装置
の製造方法において、素子が形成された半導体基板上に
絶縁膜を形成する第１の工程と、所定の領域の前記絶縁
膜を選択的に除去して下層の導電体層を露出させるため
の開口部を形成する第２の工程と、前記開口部を高融点
金属、高融点金属シリサイド、高融点金属窒化膜又は低
抵抗金属で埋め込む第３の工程と、前記開口部以外の上
記材料を除去する第４の工程と、全面に高融点金属シリ
サイドを堆積させる第５の工程と、窒化高融点金属を堆
積させる第６の工程と、前記第５の工程と第６の工程と
を一乃至数回繰り返す第７の工程と、を含むことを特徴
とするものであり、又、第８態様は、半導体装置の製造
方法において、素子が形成された半導体基板上に絶縁膜
を形成する第１の工程と、所定の領域の前記絶縁膜を選
択的に除去して下層の導電体層を露出させるための開口
部を形成する第２の工程と、前記開口部を高融点金属、
高融点金属シリサイド、高融点金属窒化膜又は低抵抗金
属で埋め込む第３の工程と、前記開口部以外の上記材料
を除去する第４の工程と、全面に窒化高融点金属を堆積
させる第５の工程と、高融点金属シリサイドを堆積させ
る第６の工程と、前記第５の工程と第６の工程とを一乃
至数回繰り返す第７の工程と、を含むことを特徴とする
ものであり、又、第９態様は、前記絶縁膜上の高融点金
属シリサイドと窒化高融点金属とで配線層を形成する工
程が付加されていることを特徴とするものである。
【００１０】
【発明の実施の形態】本発明に係わる半導体装置の製造
方法の第１の発明の実施の形態は、素子が形成された半
導体基板上に絶縁膜を形成する第１の工程と、所定の領
域の前記絶縁膜を選択的に除去して下層の導電体層を露
出させるための開口部を形成する第２の工程と、前記開
口部内に高融点金属膜を堆積させる第３の工程と、前記
高融点金属膜上に高融点金属シリサイドを堆積させる第
４の工程と、前記高融点金属シリサイド上に窒化高融点
金属を堆積させる第５の工程と、前記第４の工程と第５
の工程とを一乃至数回繰り返す第６の工程と、を含むこ
とを特徴とするものであり、第２の発明の実施の形態
は、素子が形成された半導体基板上に絶縁膜を形成する
第１の工程と、所定の領域の前記絶縁膜を選択的に除去
して下層の導電体層を露出させるための開口部を形成す
る第２の工程と、前記開口部を高融点金属、高融点金属
シリサイド、高融点金属窒化膜又は低抵抗金属で埋め込
む第３の工程と、前記開口部以外の上記材料を除去する
第４の工程と、全面に高融点金属シリサイドを堆積させ
る第５の工程と、窒化高融点金属を堆積させる第６の工
程と、前記第５の工程と第６の工程とを一乃至数回繰り
返す第７の工程と、を含むことを特徴とするものであ
る。
【００１１】従って、本発明によれば、ＣＶＤ法により
形成される窒化チタン膜の下には、チタンシリサイド膜
が形成され、なおかつこれらの膜から成る積層構造を形
成している。シリサイド膜は窒化チタン膜のストレスを
吸収することができるため、窒化チタン膜がカバレッジ
の良い高温の成膜条件で成膜し、それにより膜のストレ
スが増大しても、クラックが入ったり、剥がれたりする
ことがなくなる。従って、クラックや剥離の発生を防止
しつつ、コンタクトホールを埋め込むことが可能とな
る。この方法によれば、小さな開口径を有するコンタク
トホールは勿論、開口径の大きなコンタクトホールも問
題なく、埋め込むことができる。また、この場合は、チ
タンシリサイド膜は、チタン膜及び窒化チタン膜の両方
と密着性がよいため、剥離の発生などの歩留まりの悪化
を防止することができる。
【００１２】また、チタンシリサイド膜と窒化チタン膜
とを積層することにより配線を形成すれば、シリサイド
膜は窒化チタン膜のストレスを吸収することができるた
め、窒化チタン膜がカバレッジの良い高温の成膜条件で
成膜し、膜のストレスが増大しても、クラックが入った
り、剥がれたりすることがなくなる。また、チタンシリ
サイド膜と窒化チタン膜はともにステップカバレッジの
良いＣＶＤ法で形成しているため、下地に大きな段差が
有ってもコンフォーマルに配線を形成できる。このよう
にして形成された段差被覆性の優れた配線は、信頼性の
点からも有用である。
【００１３】
【実施例】以下に、本発明に係わる半導体装置の製造方
法の具体例を図面を参照しながら詳細に説明する。 （第１の具体例）図１は、本発明に係わる半導体装置の
製造方法の第１の具体例を示す図であって、これらの図
には、素子が形成された半導体基板１０１上に絶縁膜１
０２を形成する第１の工程と、所定の領域の前記絶縁膜
１０２を選択的に除去して下層の導電体層を露出させる
ための開口部１１０を形成する第２の工程と、前記開口
部１１０内に高融点金属膜１０４を堆積させる第３の工
程と、前記高融点金属膜１０４上に高融点金属シリサイ
ド１０５を堆積させる第４の工程と、前記高融点金属シ
リサイド１０５上に窒化高融点金属１０６を堆積させる
第５の工程と、前記第４の工程と第５の工程とを一乃至
数回繰り返す第６の工程と、を含むことを特徴とする半
導体装置の製造方法が示されている。
【００１４】以下に、本発明の第１の具体例を更に詳細
に説明する。この具体例は、素子が形成されたシリコン
基板１０１上に層間絶縁膜としてＢＰＳＧ膜１０２をＣ
ＶＤ法により、２．５μｍ程度の厚さに形成した後（図
１（ａ））、フォトレジスト膜１０３を塗布後、露光と
現像により所望の位置に直径０．４μｍ程度の開口部を
設け、フォトレジスト膜１０３をマスクに、トリフロロ
メタンＣＨＦ3 と一酸化炭素ＣＯ等の混合ガスによるド
ライエッチングにより、ＢＰＳＧ膜１０２をシリコン基
板が露出するまでエッチングし、コンタクトホール１１
０を形成する（図１（ｂ））。
【００１５】次に、フォトレジスト膜１０３を除去した
後、ＣＶＤ法によりチタンＴｉ膜１０４を成膜する。チ
タン膜１０４は四塩化チタンＴｉＣｌ4 ５〜２０ｓｃｃ
ｍ、アルゴンＡｒ１００〜２０００ｓｃｃｍのガスを流
し、チャンバー内圧力を１〜２０ｔｏｒｒとし、サセプ
タを加熱し、ウエハ温度が５００℃以上となるように設
定し、基板の対向電極にＲＦパワー数百Ｗを印加して、
プラズマを発生するＣＶＤ法により、チタン膜１０４を
１０ｎｍの厚さに形成する（図１（ｃ））。
【００１６】続いて、第１のチタンシリサイド膜１０５
を１０〜２０ｎｍの厚さに形成する。チタンシリサイド
膜は、四塩化チタン（ＴｉＣｌ4 ）を５〜２０ｓｃｃ
ｍ、アルゴンＡｒ１００〜２０００ｓｃｃｍ、水素Ｈ2
を１０００〜５０００ｓｃｃｍ、シランＳｉＨ4 を１０
〜５０ｓｃｃｍ流し、チャンバー内圧力を１〜２０ｔｏ
ｒｒとし、サセプタを加熱し、ウエハ温度が４００℃以
上となるように設定し、基板の対向電極にＲＦパワー数
百Ｗを印加して、プラズマを発生するＣＶＤ法により形
成できる。次に、第１の窒化チタン膜ＴｉＮ１０６を１
２０ｎｍの厚さに形成する。窒化チタン膜ＴｉＮは、四
塩化チタンを３０〜５０ｓｃｃｍ、アンモニアＮＨ3 を
４０〜７０ｓｃｃｍ、窒素Ｎ2 を３０〜５０ｓｃｃｍ流
し、チャンバー内圧力を１５〜３０ｔｏｒｒとし、サセ
プタを加熱し、ウエハ温度が６００℃となるように設定
することにより形成できる。窒化チタン膜１０６は、高
温で成膜した方が、段差被覆性よく成膜できる。ただ
し、高温で成膜するほど膜のストレスは大きくなるが、
チタンシリサイド膜１０５上に成膜しているため、スト
レスは緩和されている。続けて、第２のチタンシリサイ
ド膜１０７を１０ｎｍ、第２の窒化チタン膜１０８を１
２０ｎｍ成膜する（図１（ｄ））。コンタクトホールの
開口径が大きな場合には、チタンシリサイド膜と窒化チ
タン膜を数回順次成膜して行くことにより、問題なくコ
ンタクトホールを埋め込むことができる。
【００１７】次に、塩素ガスにより全面をエッチングし
て平坦部の窒化チタン膜１０６、チタンシリサイド膜１
０５及びチタン膜１０４を除去してＢＰＳＧ膜の表面を
露出させ、コンタクトホール１１０内にのみにこれらを
残す（図１（ｅ））。次に、アルミニウム合金１０９を
スパッタ法により、０．３〜１．０μｍの厚さに形成し
た後、通常のリソグラフィー技術及びドライエッチング
技術により、アルミニウム合金を所望の形状にパターニ
ングして配線を形成する（図１（ｆ））。
【００１８】次に、本発明の作用と効果について説明す
る。ＣＶＤ法により形成される窒化チタン膜１０６下に
は、チタンシリサイド膜１０５が形成され、なおかつこ
れらが積層構造を形成している。シリサイド膜１０５は
窒化チタン膜１０６のストレスを吸収することができる
ため、窒化チタン膜１０６がカバレッジの良い高温の成
膜条件で成膜し、それにより膜のストレスが増大して
も、クラックが入ったり、剥がれたりすることがなくな
る。従って、クラックや剥離の発生を防止しつつ、コン
タクトホールを埋め込むことが可能となる。この方法に
よれば、小さな開口径を有するコンタクトホールは勿
論、開口径の大きなコンタクトホールも問題なく、埋め
込むことができる。また、この場合は、チタンシリサイ
ド膜１０５は、チタン膜１０４及び窒化チタン膜１０６
の両方と密着性がよいため、剥離の発生などの製品歩留
まりを落とすことが防止できる。
【００１９】なお、上記の他、高融点金属膜上に窒化高
融点金属を堆積させ、更に、高融点金属シリサイドを堆
積させ、これを一乃至数回繰り返すようにしても、本発
明の目的を達成することが出来る。 （第２の具体例）図２は、本発明の第２の具体例の工程
を示す断面図である。本具体例は、容量電極として用い
た場合に関する。
【００２０】Ｐ型シリコン基板２０１の表面に素子分離
のためにシリコン酸化膜２０２を形成した後、ゲート電
極２０６を形成し、ゲート電極２０６をマスクとして、
Ｎ型不純物を導入して、Ｐ型シリコン基板２０１の表面
領域にＮ型拡散層２０３を形成する。層間絶縁膜形成
後、多結晶シリコンプラグ２０７、ビット線２０８を形
成後全面にＢＰＳＧ膜等からなるシリコン酸化膜２０４
をＣＶＤ法により形成し、その後、第１の具体例と同様
にリソグラフィー技術及びドライエッチング技術を用い
て、シリコン酸化膜２０４の所望の位置にＮ型拡散層２
０３の表面に達する直径０．２μｍ、深さ１．０μｍの
コンタクトホール２１５を形成する（図２（ａ））。
【００２１】次に、フォトレジスト２０５を除去して１
％ＨＦ水溶液でコンタクトホール２１５底部の自然酸化
膜を除去した後、プラズマＣＶＤによりチタン膜２０９
を１０ｎｍ形成する（図２（ｂ））。続いて、第１のチ
タンシリサイド膜２１０を２０ｎｍの厚さに形成する。
次に、第１の窒化チタン膜ＴｉＮ２１１を２００ｎｍの
厚さに形成する。続けて、第２のチタンシリサイド膜２
１２を１０ｎｍ、第２の窒化チタン膜２１３を５００ｎ
ｍ成膜する（図２（ｃ））。
【００２２】コンタクトホールの開口径が大きな場合に
は、チタンシリサイド膜と窒化チタン膜をさらに数回順
次成膜して行くことにより、問題なくコンタクトホール
を埋め込むことができる。また、チタン膜、チタンシリ
サイド膜及び窒化チタンの成長条件は第１の具体例の場
合と同様である。
【００２３】その後、通常のリソグラフィー及びドライ
エッチング技術を用いて、チタン膜、チタンシリサイド
膜及び窒化チタンを所望の形状にパターニングして容量
下部電極を形成する（図３（ａ））。次に、タンタル酸
化膜Ｔａ2 Ｏ5 ２１４、第３の窒化チタン２１５、タン
グステンシリサイド膜２１６をそれぞれ１０ｎｍ、２０
ｎｍ、１００ｎｍ程度の厚さに形成する。タンタル酸化
膜は、エトキシタンタルと酸素ガスとの反応を用いて、
例えば、圧力１ｔｏｒｒ、基板温度４５０℃の条件のＣ
ＶＤ法により形成し、第３の窒化チタン２１５、タング
ステンシリサイド膜２１６はスパッタ法により形成す
る。その後、フォトレジスト技術及びドライエッチング
技術により、タングステンシリサイド膜２１６、第３の
窒化チタン２１５、タンタル酸化膜２１４をパターニン
グしてプレート電極を形成する（図３（ｂ））。
【００２４】この具体例では、チタンシリサイド膜と窒
化チタン膜が積層構造を成している。シリサイド膜は窒
化チタン膜のストレスを吸収することができるため、窒
化チタン膜がカバレッジの良い高温の成膜条件で成膜
し、膜のストレスが増大しても、クラックが入ったり、
剥がれたりすることがなくなる。従って、クラックや剥
離の発生を防止しつつ、コンタクトホールを埋め込むこ
とが可能となる。
【００２５】（第３の具体例）図４は、本発明に係わる
半導体装置の製造方法の第３の具体例を示す図であっ
て、これらの図には、素子が形成された半導体基板４０
１上に絶縁膜４０２を形成する第１の工程と、所定の領
域の前記絶縁膜４０２を選択的に除去して下層の導電体
層を露出させるための開口部４１５を形成する第２の工
程と、前記開口部４１５を高融点金属４０３、高融点金
属シリサイド４０４、高融点金属窒化膜４０５又は低抵
抗金属で埋め込む第３の工程と、前記開口部４１５以外
の上記材料を除去する第４の工程と、全面に窒化高融点
金属４１０を堆積させる第５の工程と、高融点金属シリ
サイド４１１を堆積させる第６の工程と、前記第５の工
程と第６の工程とを一乃至数回繰り返す第７の工程と、
を含む半導体装置の製造方法が示され、更に、前記絶縁
膜上の高融点金属シリサイドと窒化高融点金属とで配線
層４２０を形成する工程が付加されている半導体装置の
製造方法が示されている。
【００２６】以下に、本発明の第３の具体例を更に詳細
に説明する。この具体例は、チタンシリサイド膜と窒化
チタン膜の積層構造膜を配線として用いた場合に関す
る。例えば、第１の具体例のように形成されたコンタク
ト電極と段差の大きな位置にある窒化チタンブラグ電極
を有するコンタクトホール（図４（ａ））上に、第３の
窒化チタン膜ＴｉＮ４１０を８０ｎｍ、第３のチタンシ
リサイド膜４１１を１０ｎｍ、第４の窒化チタン膜４１
２を８０ｎｍ、第４のチタンシリサイド膜４１３を１０
ｎｍ、第５窒化チタン膜４１４を８０ｎｍを順次ＣＶＤ
法により成膜する（図４（ｂ））。チタンシリサイド膜
及び窒化チタン成長条件は第１の具体例の場合と同様で
ある。
【００２７】このように、チタンシリサイド膜と窒化チ
タンから成る積層膜を約２．５μｍの厚さに形成した
後、通常のリソグラフィー技術及びドライエッチング技
術により、これらの積層膜をパターニングして配線を形
成する（図４（ｃ））。この具体例では、チタンシリサ
イド膜と窒化チタン膜を積層にすることにより配線を形
成している。シリサイド膜は窒化チタン膜のストレスを
吸収することができるため、窒化チタン膜がカバレッジ
の良い高温の成膜条件で成膜し、膜のストレスが増大し
ても、クラックが入ったり、剥がれたりすることがなく
なる。また、チタンシリサイド膜と窒化チタン膜はとも
にステップカバレッジの良いＣＶＤ法で形成しているた
め、下地に大きな段差があってもコンフォーマルに配線
を形成できる。このようにして形成された段差被覆性の
優れた配線は、信頼性の点からも有用である。
【００２８】
【発明の効果】本発明に係わる半導体装置の製造方法
は、上述のように構成したので、開口部や配線形成する
のに必要なステップカバレッジのよい窒化チタン膜を、
ＣＶＤ法によりクラックや剥離の発生を防止して形成す
ることができ、この結果、歩留まりを向上させ、且つ、
製品の信頼性を向上させることができた。
【図面の簡単な説明】
【図１】本発明に係わる半導体装置の製造方法の第１の
具体例を示す図である。
【図２】本発明の第２の具体例を示す図である。
【図３】図２に続く工程を示す図である。
【図４】本発明の第３の具体例を示す図である。
【図５】従来技術を示す図である。
【符号の説明】
１０１ シリコン基板 １０２ ＢＰＳＧ膜 １０３ フォトレジスト膜 １０４ チタン膜 １０５ 第１のチタンシリサイド膜 １０６ 第１の窒化チタン膜 １０７ 第２のチタンシリサイド膜 １０８ 第２の窒化チタン膜 １０９ Ａｌ合金膜 １１０ 開口部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8242 Ｈ０１Ｌ 27/10 ６５１ Ｆターム(参考） 4M104 AA01 BB14 CC01 DD08 DD43 DD45 FF18 GG16 HH13 5F033 HH08 HH27 HH33 JJ18 JJ27 JJ33 KK01 NN06 NN07 PP12 PP15 QQ08 QQ09 QQ11 QQ37 RR15 SS11 VV16 XX02 XX12 XX19 5F083 AD42 JA06 JA35 JA39 JA40 MA05 MA17 MA19 PR21

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置の製造方法において、 素子が形成された半導体基板上に絶縁膜を形成する第１
    の工程と、 所定の領域の前記絶縁膜を選択的に除去して下層の導電
    体層を露出させるための開口部を形成する第２の工程
    と、 前記開口部内に高融点金属膜を堆積させる第３の工程
    と、 前記高融点金属膜上に高融点金属シリサイドを堆積させ
    る第４の工程と、 前記高融点金属シリサイド上に窒化高融点金属を堆積さ
    せる第５の工程と、 前記第４の工程と第５の工程とを一乃至数回繰り返す第
    ６の工程と、を含むことを特徴とする半導体装置の製造
    方法。
  2. 【請求項２】 半導体装置の製造方法において、 素子が形成された半導体基板上に絶縁膜を形成する第１
    の工程と、 所定の領域の前記絶縁膜を選択的に除去して下層の導電
    体層を露出させるための開口部を形成する第２の工程
    と、 前記開口部内に高融点金属膜を堆積させる第３の工程
    と、 前記高融点金属膜上に窒化高融点金属を堆積させる第４
    の工程と、 前記窒化高融点金属上に高融点金属シリサイドを堆積さ
    せる第５の工程と、 前記第４の工程と第５の工程とを一乃至数回繰り返す第
    ６の工程と、を含むことを特徴とする半導体装置の製造
    方法。
  3. 【請求項３】 前記絶縁膜上に成膜された前記高融点金
    属膜、窒化高融点金属、高融点金属シリサイドを除去し
    た後、前記絶縁膜上に配線層を形成する工程が付加され
    ていることを特徴とする請求項１又は２記載の半導体装
    置の製造方法。
  4. 【請求項４】 前記絶縁膜上に成膜された前記高融点金
    属膜、窒化高融点金属、高融点金属シリサイドを除去し
    た後、前記絶縁膜上に容量下層電極を形成する工程が付
    加されていることを特徴とする請求項１又は２記載の半
    導体装置の製造方法。
  5. 【請求項５】 前記高融点金属膜が四塩化チタンを還元
    することにより得られるチタンであることを特徴とする
    請求項１及び２記載の半導体装置の製造方法。
  6. 【請求項６】 前記窒化高融点金属が四塩化チタンとア
    ンモニアもしくは窒素を反応させて得られる窒化チタン
    であることを特徴とする請求項１及び２記載の半導体装
    置の製造方法。
  7. 【請求項７】 半導体装置の製造方法において、 素子が形成された半導体基板上に絶縁膜を形成する第１
    の工程と、 所定の領域の前記絶縁膜を選択的に除去して下層の導電
    体層を露出させるための開口部を形成する第２の工程
    と、 前記開口部を高融点金属、高融点金属シリサイド、高融
    点金属窒化膜又は低抵抗金属で埋め込む第３の工程と、 前記開口部以外の上記材料を除去する第４の工程と、 全面に高融点金属シリサイドを堆積させる第５の工程
    と、 窒化高融点金属を堆積させる第６の工程と、 前記第５の工程と第６の工程とを一乃至数回繰り返す第
    ７の工程と、を含むことを特徴とする半導体装置の製造
    方法。
  8. 【請求項８】 半導体装置の製造方法において、 素子が形成された半導体基板上に絶縁膜を形成する第１
    の工程と、 所定の領域の前記絶縁膜を選択的に除去して下層の導電
    体層を露出させるための開口部を形成する第２の工程
    と、 前記開口部を高融点金属、高融点金属シリサイド、高融
    点金属窒化膜又は低抵抗金属で埋め込む第３の工程と、 前記開口部以外の上記材料を除去する第４の工程と、 全面に窒化高融点金属を堆積させる第５の工程と、 高融点金属シリサイドを堆積させる第６の工程と、 前記第５の工程と第６の工程とを一乃至数回繰り返す第
    ７の工程と、を含むことを特徴とする半導体装置の製造
    方法。
  9. 【請求項９】 前記絶縁膜上の高融点金属シリサイドと
    窒化高融点金属とで配線層を形成する工程が付加されて
    いることを特徴とする請求項７又８記載の半導体装置の
    製造方法。
JP02837099A 1999-02-05 1999-02-05 半導体装置の製造方法 Expired - Fee Related JP3175721B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP02837099A JP3175721B2 (ja) 1999-02-05 1999-02-05 半導体装置の製造方法
KR1020000005131A KR20000057879A (ko) 1999-02-05 2000-02-02 고융점금속질화막 및 고융점금속실리사이드막을 이용한배선을 갖는 반도체장치 및 그 제조방법
US09/496,376 US6404058B1 (en) 1999-02-05 2000-02-02 Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof
US10/074,936 US6569759B2 (en) 1999-02-05 2002-02-13 Semiconductor device having interconnection implemented by refractory metal nitride layer and refractory metal silicide layer and process of fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02837099A JP3175721B2 (ja) 1999-02-05 1999-02-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000228372A true JP2000228372A (ja) 2000-08-15
JP3175721B2 JP3175721B2 (ja) 2001-06-11

Family

ID=12246752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02837099A Expired - Fee Related JP3175721B2 (ja) 1999-02-05 1999-02-05 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US6404058B1 (ja)
JP (1) JP3175721B2 (ja)
KR (1) KR20000057879A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200099080A (ko) * 2019-02-13 2020-08-21 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700203B1 (en) * 2000-10-11 2004-03-02 International Business Machines Corporation Semiconductor structure having in-situ formed unit resistors
US6858904B2 (en) * 2001-08-30 2005-02-22 Micron Technology, Inc. High aspect ratio contact structure with reduced silicon consumption
US20030042614A1 (en) * 2001-08-30 2003-03-06 Ammar Deraa Metal silicide adhesion layer for contact structures
KR100456577B1 (ko) * 2002-01-10 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6767823B2 (en) 2002-03-06 2004-07-27 Micron Technology, Inc. Plasma enhanced chemical vapor deposition method of forming titanium silicide comprising layers
US6991653B2 (en) * 2002-03-21 2006-01-31 Sdgi Holdings, Inc. Vertebral body and disc space replacement devices
TW541659B (en) * 2002-04-16 2003-07-11 Macronix Int Co Ltd Method of fabricating contact plug
US6586330B1 (en) * 2002-05-07 2003-07-01 Tokyo Electron Limited Method for depositing conformal nitrified tantalum silicide films by thermal CVD
US7170174B2 (en) * 2004-08-24 2007-01-30 Micron Technology, Inc. Contact structure and contact liner process
DE102004059668B3 (de) * 2004-12-10 2006-07-13 Infineon Technologies Ag Halbleitertechnologieverfahren zur Herstellung einer leitfähigen Schicht
KR100607413B1 (ko) * 2005-04-27 2006-08-01 삼성전자주식회사 스택형 반도체 장치 및 그 제조 방법
US8519541B2 (en) * 2008-08-14 2013-08-27 Macronix International Co., Ltd. Semiconductor device having plural conductive layers disposed within dielectric layer
US7968457B2 (en) * 2008-08-26 2011-06-28 Intel Corporation Sandwiched metal structure silicidation for enhanced contact
US7964502B2 (en) * 2008-11-25 2011-06-21 Freescale Semiconductor, Inc. Multilayered through via
JP2010165989A (ja) * 2009-01-19 2010-07-29 Elpida Memory Inc 半導体装置の製造方法
JP6595432B2 (ja) 2016-09-23 2019-10-23 東芝メモリ株式会社 半導体装置およびその製造方法
KR20200126011A (ko) * 2018-03-26 2020-11-05 램 리써치 코포레이션 금속 상호접속 층을 위한 중간 층

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276518A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体装置の製造方法
JPH0235774A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd 半導体装置
JPH02308569A (ja) * 1989-05-23 1990-12-21 Fujitsu Ltd 半導体装置およびその製造方法
US5053917A (en) * 1989-08-30 1991-10-01 Nec Corporation Thin film capacitor and manufacturing method thereof
US5462895A (en) * 1991-09-04 1995-10-31 Oki Electric Industry Co., Ltd. Method of making semiconductor device comprising a titanium nitride film
JPH05152245A (ja) 1991-11-26 1993-06-18 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH0684910A (ja) 1992-08-31 1994-03-25 Nippon Steel Corp 半導体装置の製造方法
JPH06151751A (ja) * 1992-11-13 1994-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
US5365111A (en) * 1992-12-23 1994-11-15 Advanced Micro Devices, Inc. Stable local interconnect/active area silicide structure for VLSI applications
KR960015564B1 (ko) 1993-04-16 1996-11-18 현대전자산업 주식회사 반도체 장치의 금속배선 형성방법
JP2565131B2 (ja) * 1994-04-22 1996-12-18 日本電気株式会社 半導体装置の製造方法
US5975912A (en) * 1994-06-03 1999-11-02 Materials Research Corporation Low temperature plasma-enhanced formation of integrated circuits
KR970013034A (ko) * 1995-08-21 1997-03-29 김광호 반도체 장치의 저저항 콘택트 형성방법
KR970018230A (ko) * 1995-09-04 1997-04-30 김주용 금속배선의 장벽금속 형성 방법
US5994220A (en) * 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
US5672543A (en) * 1996-04-29 1997-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Volcano defect-free tungsten plug
JP3050152B2 (ja) 1997-01-23 2000-06-12 日本電気株式会社 半導体装置の製造方法
JP3027946B2 (ja) * 1997-01-24 2000-04-04 日本電気株式会社 半導体装置およびその製造方法
JPH1116858A (ja) 1997-06-21 1999-01-22 Tokyo Electron Ltd 成膜装置のクリーニング方法及び処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200099080A (ko) * 2019-02-13 2020-08-21 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
KR102377068B1 (ko) * 2019-02-13 2022-03-22 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US11551933B2 (en) 2019-02-13 2023-01-10 Tokyo Electron Limited Substrate processing method and substrate processing apparatus

Also Published As

Publication number Publication date
US6404058B1 (en) 2002-06-11
KR20000057879A (ko) 2000-09-25
US6569759B2 (en) 2003-05-27
US20020070456A1 (en) 2002-06-13
JP3175721B2 (ja) 2001-06-11

Similar Documents

Publication Publication Date Title
JP3175721B2 (ja) 半導体装置の製造方法
JPS63205951A (ja) 安定な低抵抗コンタクト
JPH09326436A (ja) 配線形成方法
JP3027946B2 (ja) 半導体装置およびその製造方法
JPH1012732A (ja) 半導体装置の製造方法
JPH1012729A (ja) 半導体装置の製造方法
JPH05129231A (ja) 電極配線
JPH1032248A (ja) タングステン膜形成法
JP3102555B2 (ja) 半導体装置の製造方法
JPH05234935A (ja) 半導体装置及びその製造方法
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JP2733396B2 (ja) 半導体装置の製造方法
US20010016416A1 (en) Method for fabricating contact plug
JPH10209280A (ja) 半導体装置の製造方法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JP3335417B2 (ja) タングステン薄膜の形成方法
JPH0945770A (ja) 半導体装置及びその製造方法
JPH05129226A (ja) 半導体装置の製造方法
JPH05121564A (ja) 半導体装置及びその製造方法
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
JP2706388B2 (ja) 半導体装置の製造方法
KR20030090872A (ko) 반도체 소자의 콘택 형성 방법
JPH10144629A (ja) バリアメタルの製造方法
JPH0529478A (ja) 半導体装置の製造方法
JP2000164706A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080406

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090406

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees