JPH05144873A - 半導体集積回路素子の実装方法 - Google Patents
半導体集積回路素子の実装方法Info
- Publication number
- JPH05144873A JPH05144873A JP30287291A JP30287291A JPH05144873A JP H05144873 A JPH05144873 A JP H05144873A JP 30287291 A JP30287291 A JP 30287291A JP 30287291 A JP30287291 A JP 30287291A JP H05144873 A JPH05144873 A JP H05144873A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit element
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路素子のベアチップをフェイス
ダウン方式によって印刷配線基板に直接実装する方法に
関し、電極間のリークや短絡を生じることなく確実に接
続できる半導体集積回路素子の実装方法の提供を目的と
する。 【構成】 常温において電極21が存在する領域の導電性
粒子32が移動不能となる程度に半導体集積回路素子２を
印刷配線基板１に押し付ける予圧工程と、接着剤31が最
も流れやすい温度で半導体集積回路素子２を更に印刷配
線基板１に押し付ける第１の加熱工程と、接着剤31が硬
化する温度で半導体集積回路素子２を更に印刷配線基板
１に押し付ける第２の加熱工程からなるように構成す
る。
ダウン方式によって印刷配線基板に直接実装する方法に
関し、電極間のリークや短絡を生じることなく確実に接
続できる半導体集積回路素子の実装方法の提供を目的と
する。 【構成】 常温において電極21が存在する領域の導電性
粒子32が移動不能となる程度に半導体集積回路素子２を
印刷配線基板１に押し付ける予圧工程と、接着剤31が最
も流れやすい温度で半導体集積回路素子２を更に印刷配
線基板１に押し付ける第１の加熱工程と、接着剤31が硬
化する温度で半導体集積回路素子２を更に印刷配線基板
１に押し付ける第２の加熱工程からなるように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路素子のベ
アチップをフェイスダウン方式によって印刷配線基板に
直接実装する方法に関する。
アチップをフェイスダウン方式によって印刷配線基板に
直接実装する方法に関する。
【０００２】例えば液晶表示パネル等の組立工程におい
て表示素子を構成する透明電極が形成されてなるガラス
基板上に、該表示素子を駆動するための半導体集積回路
素子のベアチップがフェイスダウン方式によって直接実
装される場合がある。
て表示素子を構成する透明電極が形成されてなるガラス
基板上に、該表示素子を駆動するための半導体集積回路
素子のベアチップがフェイスダウン方式によって直接実
装される場合がある。
【０００３】しかし、熱硬化性の接着剤中に導電性粒子
を分散させてなる異方性導電フィルムを用いる半導体集
積回路素子の実装は、接着剤への導電性粒子の混入比率
が高くなると電極間のリークや短絡を生じ混入比率が低
くなると接続不良が生じる。
を分散させてなる異方性導電フィルムを用いる半導体集
積回路素子の実装は、接着剤への導電性粒子の混入比率
が高くなると電極間のリークや短絡を生じ混入比率が低
くなると接続不良が生じる。
【０００４】そこで接着剤への導電性粒子の混入比率が
低い異方性導電フィルムを用いてリークや短絡の発生を
防止すると共に、半導体集積回路素子の電極と印刷配線
基板の導体パターンを確実に接続できる実装方法の確立
が要望されている。
低い異方性導電フィルムを用いてリークや短絡の発生を
防止すると共に、半導体集積回路素子の電極と印刷配線
基板の導体パターンを確実に接続できる実装方法の確立
が要望されている。
【０００５】
【従来の技術】図３は半導体集積回路素子の実装方法を
示す模式図、図４は従来の実装方法における加熱条件と
加圧条件を示す図である。
示す模式図、図４は従来の実装方法における加熱条件と
加圧条件を示す図である。
【０００６】ベアチップ状の半導体集積回路素子をフェ
イスダウン方式によって印刷配線基板に実装する方法と
して図３に示す如く、対向せしめた印刷配線基板１と半
導体集積回路素子２の間に異方性導電フィルム３を介在
させる方法がある。
イスダウン方式によって印刷配線基板に実装する方法と
して図３に示す如く、対向せしめた印刷配線基板１と半
導体集積回路素子２の間に異方性導電フィルム３を介在
させる方法がある。
【０００７】異方性導電フィルム３はエポキシ系の熱硬
化性接着剤31と接着剤31の中に分散させた導電性粒子32
で構成され、導電性粒子32は例えば粒径が10μm 程度の
架橋ポリエチレンビーズの表面に金(Au)やニッケル(Ni)
等がメッキされている。
化性接着剤31と接着剤31の中に分散させた導電性粒子32
で構成され、導電性粒子32は例えば粒径が10μm 程度の
架橋ポリエチレンビーズの表面に金(Au)やニッケル(Ni)
等がメッキされている。
【０００８】従来の実装方法では図４(a) に示す如く接
着剤31の硬化温度(200℃程度) まで異方性導電フィルム
３を加熱すると共に、図４(b) に示す如く10kg/cm2程度
の加圧力を半導体集積回路素子２に印加し印刷配線基板
１に押し付けている。
着剤31の硬化温度(200℃程度) まで異方性導電フィルム
３を加熱すると共に、図４(b) に示す如く10kg/cm2程度
の加圧力を半導体集積回路素子２に印加し印刷配線基板
１に押し付けている。
【０００９】半導体集積回路素子２の電極21は７μm 程
度の厚さを有し半導体集積回路素子２を印刷配線基板１
に押し付けると、電極21が存在する領域では導電性粒子
32が電極21と印刷配線基板１上の導体パターン11の間に
挟まれ移動不能になる。
度の厚さを有し半導体集積回路素子２を印刷配線基板１
に押し付けると、電極21が存在する領域では導電性粒子
32が電極21と印刷配線基板１上の導体パターン11の間に
挟まれ移動不能になる。
【００１０】接着剤31は加熱されると過渡的に極めて流
れやすくなり半導体集積回路素子２を印刷配線基板１に
押し付けると、電極21が存在しない領域の接着剤31中に
分散している導電性粒子32は余分な接着剤31と共に側方
に押し出される。
れやすくなり半導体集積回路素子２を印刷配線基板１に
押し付けると、電極21が存在しない領域の接着剤31中に
分散している導電性粒子32は余分な接着剤31と共に側方
に押し出される。
【００１１】熱硬化性の接着剤31はその後急速に硬化し
て半導体集積回路素子２が接着剤31によって印刷配線基
板１に接着され、半導体集積回路素子２の電極21と印刷
配線基板１上の導体パターン11は導電性粒子32を介して
電気的に接続される。
て半導体集積回路素子２が接着剤31によって印刷配線基
板１に接着され、半導体集積回路素子２の電極21と印刷
配線基板１上の導体パターン11は導電性粒子32を介して
電気的に接続される。
【００１２】
【発明が解決しようとする課題】しかし、電極間ピッチ
の狭い半導体集積回路素子を実装する際は各種の作業条
件によって歩留りが左右される。例えば導電性粒子の混
入比率が高い異方性導電フィルムを用いて半導体集積回
路素子を実装すると、電極が存在しない領域に残存して
いる導電性粒子を介して電極間のリークや短絡を生じる
場合がある。
の狭い半導体集積回路素子を実装する際は各種の作業条
件によって歩留りが左右される。例えば導電性粒子の混
入比率が高い異方性導電フィルムを用いて半導体集積回
路素子を実装すると、電極が存在しない領域に残存して
いる導電性粒子を介して電極間のリークや短絡を生じる
場合がある。
【００１３】また、異方性導電フィルムの加熱と半導体
集積回路素子への加圧を同時に行う従来の実装方法で
は、電極と導体パターンの間に挟む前に加熱されて流動
性を増した接着剤と共に導電性粒子が側方に流れ、例え
ば混入比率が適正であっても電極と導体パターンの間に
導電性粒子が存在しなくなる場合も生じる。
集積回路素子への加圧を同時に行う従来の実装方法で
は、電極と導体パターンの間に挟む前に加熱されて流動
性を増した接着剤と共に導電性粒子が側方に流れ、例え
ば混入比率が適正であっても電極と導体パターンの間に
導電性粒子が存在しなくなる場合も生じる。
【００１４】更に電極が存在しない領域に残存している
導電性粒子や余分な接着剤を充分側方に押し出す前に接
着剤が硬化し、電極が存在しない領域に残存している導
電性粒子を介して電極間のリークや短絡を生じるという
問題があった。
導電性粒子や余分な接着剤を充分側方に押し出す前に接
着剤が硬化し、電極が存在しない領域に残存している導
電性粒子を介して電極間のリークや短絡を生じるという
問題があった。
【００１５】本発明の目的は電極間のリークや短絡を生
じることなく確実に接続できる半導体集積回路素子の実
装方法を提供することにある。
じることなく確実に接続できる半導体集積回路素子の実
装方法を提供することにある。
【００１６】
【課題を解決するための手段】図１は本発明になる実装
方法を示す模式図である。なお全図を通し同じ対象物は
同一記号で表している。
方法を示す模式図である。なお全図を通し同じ対象物は
同一記号で表している。
【００１７】上記課題は導電性粒子32が熱硬化性接着剤
31中に分散してなる異方性導電フィルム３を加熱しなが
ら、半導体集積回路素子２を異方性導電フィルム３を挟
んで対向してなる印刷配線基板１に押し付け、導電性粒
子32を介して半導体集積回路素子２の電極21を印刷配線
基板１の導体パターン11に接続すると共に、接着剤31に
よって半導体集積回路素子２を印刷配線基板１に接着す
る実装方法であって、常温において電極21が存在する領
域で導電性粒子32が導体パターン11と電極21の間に挟ま
れ、移動不能となる程度まで半導体集積回路素子２を印
刷配線基板１に押し付ける予圧工程と、接着剤31が最も
流れやすくなる温度において半導体集積回路素子２を更
に印刷配線基板１に押し付け、余分な接着剤31と電極21
が存在しない領域の導電性粒子32を側方に押し出す第１
の加熱工程と、接着剤31が硬化する温度において半導体
集積回路素子２を更に印刷配線基板１に押し付け、余分
な接着剤31と電極21が存在しない領域の導電性粒子32を
側方に押し出すと共に、接着剤31を硬化せしめる第２の
加熱工程からなる本発明の半導体集積回路素子の実装方
法によって達成される。
31中に分散してなる異方性導電フィルム３を加熱しなが
ら、半導体集積回路素子２を異方性導電フィルム３を挟
んで対向してなる印刷配線基板１に押し付け、導電性粒
子32を介して半導体集積回路素子２の電極21を印刷配線
基板１の導体パターン11に接続すると共に、接着剤31に
よって半導体集積回路素子２を印刷配線基板１に接着す
る実装方法であって、常温において電極21が存在する領
域で導電性粒子32が導体パターン11と電極21の間に挟ま
れ、移動不能となる程度まで半導体集積回路素子２を印
刷配線基板１に押し付ける予圧工程と、接着剤31が最も
流れやすくなる温度において半導体集積回路素子２を更
に印刷配線基板１に押し付け、余分な接着剤31と電極21
が存在しない領域の導電性粒子32を側方に押し出す第１
の加熱工程と、接着剤31が硬化する温度において半導体
集積回路素子２を更に印刷配線基板１に押し付け、余分
な接着剤31と電極21が存在しない領域の導電性粒子32を
側方に押し出すと共に、接着剤31を硬化せしめる第２の
加熱工程からなる本発明の半導体集積回路素子の実装方
法によって達成される。
【００１８】
【作用】電極が存在する領域で導電性粒子が導体パター
ンと電極の間に挟まれて移動不能となる程度まで、常温
において半導体集積回路素子を印刷配線基板に押し付け
る予圧工程を設けることによって、電極と導体パターン
の間に挟む前に流動性を増した接着剤と共に導電性粒子
が側方に流れるのが防止され、比較的導電性粒子の混入
比率が低い異方性導電フィルムを用いても確実に接続す
ることができる。
ンと電極の間に挟まれて移動不能となる程度まで、常温
において半導体集積回路素子を印刷配線基板に押し付け
る予圧工程を設けることによって、電極と導体パターン
の間に挟む前に流動性を増した接着剤と共に導電性粒子
が側方に流れるのが防止され、比較的導電性粒子の混入
比率が低い異方性導電フィルムを用いても確実に接続す
ることができる。
【００１９】また、接着剤が最も流れやすくなる温度に
おいて半導体集積回路素子を更に印刷配線基板に押し付
け、余分な接着剤と電極が存在しない領域の導電性粒子
を側方に押し出す第１の加熱工程を設けることによっ
て、電極が存在しない領域に残存している導電性粒子を
介して電極間のリークや短絡を生じるという問題を無く
すことができる。即ち、電極間のリークや短絡を生じる
ことなく確実に接続できる半導体集積回路素子の実装方
法を実現することができる。
おいて半導体集積回路素子を更に印刷配線基板に押し付
け、余分な接着剤と電極が存在しない領域の導電性粒子
を側方に押し出す第１の加熱工程を設けることによっ
て、電極が存在しない領域に残存している導電性粒子を
介して電極間のリークや短絡を生じるという問題を無く
すことができる。即ち、電極間のリークや短絡を生じる
ことなく確実に接続できる半導体集積回路素子の実装方
法を実現することができる。
【００２０】
【実施例】以下添付図により本発明の実施例について説
明する。なお図２は本発明になる実装方法の加熱条件と
加圧条件を示す図である。
明する。なお図２は本発明になる実装方法の加熱条件と
加圧条件を示す図である。
【００２１】本発明になる実装方法では図２(a) 、(b)
に示す如く異方性導電フィルム３を加熱することなく常
温において、５kg/cm2程度の加圧力Ｐ1 を半導体集積回
路素子２に印加し印刷配線基板１に押し付ける予圧工程
が設けられている。
に示す如く異方性導電フィルム３を加熱することなく常
温において、５kg/cm2程度の加圧力Ｐ1 を半導体集積回
路素子２に印加し印刷配線基板１に押し付ける予圧工程
が設けられている。
【００２２】このように常温において５kg/cm2程度の加
圧力Ｐ1 を半導体集積回路素子２に印加することによっ
て、図１(a) に示す如く電極21が存在する領域に介在す
る導電性粒子32が導体パターン11と電極21の間に挟まれ
移動不能となる。
圧力Ｐ1 を半導体集積回路素子２に印加することによっ
て、図１(a) に示す如く電極21が存在する領域に介在す
る導電性粒子32が導体パターン11と電極21の間に挟まれ
移動不能となる。
【００２３】次いで図２(a) 、(b) に示す如く異方性導
電フィルム３を接着剤31が最も流れやすい温度Ｔ1 (100
℃程度) まで加熱し、更に７kg/cm2程度の加圧力Ｐ2 を
半導体集積回路素子２に印加し押し付ける第１の加熱工
程が設けられている。
電フィルム３を接着剤31が最も流れやすい温度Ｔ1 (100
℃程度) まで加熱し、更に７kg/cm2程度の加圧力Ｐ2 を
半導体集積回路素子２に印加し押し付ける第１の加熱工
程が設けられている。
【００２４】接着剤31が最も流れやすい温度Ｔ1 におい
て７kg/cm2程度の加圧力Ｐ2 を半導体集積回路素子２に
印加することによって、図１(b) に示す如く電極21が存
在する領域では導体パターン11と電極21の間に挟まれた
導電性粒子32が変形する。
て７kg/cm2程度の加圧力Ｐ2 を半導体集積回路素子２に
印加することによって、図１(b) に示す如く電極21が存
在する領域では導体パターン11と電極21の間に挟まれた
導電性粒子32が変形する。
【００２５】かかる第１の加熱工程では電極21が存在し
ない領域に介在する導電性粒子32は水平方向に自由に移
動できるため、接着剤31中に分散させた導電性粒子32は
余分な接着剤31と共に少なくとも隣接する電極21の間か
ら側方に押し出される。
ない領域に介在する導電性粒子32は水平方向に自由に移
動できるため、接着剤31中に分散させた導電性粒子32は
余分な接着剤31と共に少なくとも隣接する電極21の間か
ら側方に押し出される。
【００２６】その後に図２(a) 、(b) に示す如く異方性
導電フィルム３を接着剤31が硬化しやすい温度Ｔ2 (200
℃程度) まで加熱し、更に10kg/cm2程度の加圧力Ｐ3 を
半導体集積回路素子２に印加し押し付ける第２の加熱工
程が設けられている。
導電フィルム３を接着剤31が硬化しやすい温度Ｔ2 (200
℃程度) まで加熱し、更に10kg/cm2程度の加圧力Ｐ3 を
半導体集積回路素子２に印加し押し付ける第２の加熱工
程が設けられている。
【００２７】このように異方性導電フィルム３を硬化し
やすい温度Ｔ2 まで加熱しても接着剤31が直ちに硬化す
ることはない。そこで図１(c) に示す如く電極21が存在
する領域では導体パターン11と電極21の間に挟まれた導
電性粒子32が更に変形する。
やすい温度Ｔ2 まで加熱しても接着剤31が直ちに硬化す
ることはない。そこで図１(c) に示す如く電極21が存在
する領域では導体パターン11と電極21の間に挟まれた導
電性粒子32が更に変形する。
【００２８】かかる第２の加熱工程においても接着剤31
が硬化するまで導電性粒子32は水平方向に自由に移動で
きるため、その間に接着剤31中に分散させた導電性粒子
32は余分な接着剤31と共に隣接する電極21の間から側方
に押し出される。
が硬化するまで導電性粒子32は水平方向に自由に移動で
きるため、その間に接着剤31中に分散させた導電性粒子
32は余分な接着剤31と共に隣接する電極21の間から側方
に押し出される。
【００２９】このように予圧工程を設けることによって
電極と導体パターンの間に挟む前に導電性粒子が接着剤
と共に側方に流れるのが防止され、比較的導電性粒子の
混入比率が低い異方性導電フィルムを用いても確実に接
続することができる。
電極と導体パターンの間に挟む前に導電性粒子が接着剤
と共に側方に流れるのが防止され、比較的導電性粒子の
混入比率が低い異方性導電フィルムを用いても確実に接
続することができる。
【００３０】また、第１の加熱工程を設けることにより
接着剤の硬化前に余分な接着剤と共に導電性粒子が十分
側方に押し出され、電極が存在しない領域に残存する導
電性粒子を介して電極間のリークや短絡を生じるという
問題を無くすことができる。
接着剤の硬化前に余分な接着剤と共に導電性粒子が十分
側方に押し出され、電極が存在しない領域に残存する導
電性粒子を介して電極間のリークや短絡を生じるという
問題を無くすことができる。
【００３１】即ち、比較的導電性粒子の混入比率が低い
異方性導電フィルムを用いても確実に接続することがで
き、しかも残存導電性粒子に起因して電極間のリークや
短絡を生じることのない半導体集積回路素子の実装方法
を実現することができる。
異方性導電フィルムを用いても確実に接続することがで
き、しかも残存導電性粒子に起因して電極間のリークや
短絡を生じることのない半導体集積回路素子の実装方法
を実現することができる。
【００３２】
【発明の効果】上述の如く本発明によれば電極間のリー
クや短絡を生じることなく確実に接続できる半導体集積
回路素子の実装方法を提供することができる。
クや短絡を生じることなく確実に接続できる半導体集積
回路素子の実装方法を提供することができる。
【図１】 本発明になる実装方法を示す模式図である。
【図２】 本発明になる実装方法の加熱条件と加圧条件
を示す図である。
を示す図である。
【図３】 半導体集積回路素子の実装方法を示す模式図
である。
である。
【図４】 従来の実装方法における加熱条件と加圧条件
を示す図である。
を示す図である。
１ 印刷配線基板 ２ 半導体集積回路素子 ３ 異方性導電フィルム 11 導体パターン 21 電極 31 接着剤 32 導電性粒子
Claims (1)
- 【請求項１】 導電性粒子(32)が熱硬化性接着剤(31)中
に分散してなる異方性導電フィルム(3) を加熱しなが
ら、半導体集積回路素子(2) を該異方性導電フィルム
(3) を挟んで対向してなる印刷配線基板(1) に押し付
け、 該導電性粒子(32)を介して該半導体集積回路素子(2) の
電極(21)を該印刷配線基板(1) の導体パターン(11)に接
続すると共に、該接着剤(31)によって該半導体集積回路
素子(2) を該印刷配線基板(1) に接着する実装方法であ
って、 常温において該電極(21)が存在する領域で該導電性粒子
(32)が該導体パターン(11)と該電極(21)の間に挟まれ、
移動不能となる程度まで該半導体集積回路素子(2) を該
印刷配線基板(1) に押し付ける予圧工程と、 該接着剤(31)が最も流れやすくなる温度において該半導
体集積回路素子(2) を更に該印刷配線基板(1) に押し付
け、余分な該接着剤(31)と該電極(21)が存在しない領域
の該導電性粒子(32)を側方に押し出す第１の加熱工程
と、 該接着剤(31)が硬化する温度において該半導体集積回路
素子(2) を更に該印刷配線基板(1) に押し付け、余分な
該接着剤(31)と該電極(21)が存在しない領域の該導電性
粒子(32)を側方に押し出すと共に、該接着剤(31)を硬化
せしめる第２の加熱工程からなることを特徴とする半導
体集積回路素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30287291A JPH05144873A (ja) | 1991-11-19 | 1991-11-19 | 半導体集積回路素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30287291A JPH05144873A (ja) | 1991-11-19 | 1991-11-19 | 半導体集積回路素子の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144873A true JPH05144873A (ja) | 1993-06-11 |
Family
ID=17914123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30287291A Withdrawn JPH05144873A (ja) | 1991-11-19 | 1991-11-19 | 半導体集積回路素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144873A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858806A (en) * | 1995-03-24 | 1999-01-12 | Matsushita Electric Industrial Co., Ltd. | Method of bonding IC component to flat panel display |
| KR100313766B1 (ko) * | 1999-12-30 | 2001-11-15 | 구자홍 | 전도성 입자의 제조방법 및 전도성 입자 구조 |
-
1991
- 1991-11-19 JP JP30287291A patent/JPH05144873A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858806A (en) * | 1995-03-24 | 1999-01-12 | Matsushita Electric Industrial Co., Ltd. | Method of bonding IC component to flat panel display |
| KR100313766B1 (ko) * | 1999-12-30 | 2001-11-15 | 구자홍 | 전도성 입자의 제조방법 및 전도성 입자 구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100382759B1 (ko) | 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법 | |
| US6101708A (en) | Method for electrically connecting terminals to each other | |
| JPH04301817A (ja) | 液晶表示装置とその製造方法 | |
| JPH0645024A (ja) | 異方導電性接着フィルム | |
| JPH0513119A (ja) | 電子部品接続用テープコネクタ | |
| JPH03107888A (ja) | 回路基板の接続構造 | |
| JP2000105388A (ja) | 液晶表示装置の製造方法、液晶表示装置、および導電性接着フィルム | |
| JPH07226569A (ja) | 回路基板並びに電極接続体及びその製造方法 | |
| JPH05144873A (ja) | 半導体集積回路素子の実装方法 | |
| JPH05102343A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
| JP3250000B2 (ja) | 液晶表示パネルの端子接続構造およびその端子接続方法 | |
| JP3031134B2 (ja) | 電極の接続方法 | |
| JPH0411797A (ja) | 回路基板の接続構造 | |
| JP3100436B2 (ja) | 異方性導電膜 | |
| JP2005191386A (ja) | 電極接続方法および液晶表示素子の製造方法 | |
| JPH0997812A (ja) | 回路基板の接続方法 | |
| JPH11167092A (ja) | 液晶表示装置の製造方法 | |
| JPH05206208A (ja) | 半導体チップの接続方法 | |
| JPH04117477A (ja) | 異方性導電材料及びこれを用いた集積回路素子の接続方法 | |
| JPS63299242A (ja) | 半導体装置の接続方法 | |
| KR0157008B1 (ko) | 이방성 도전막을 이용한 칩형 소자의 실장방법 | |
| JPH0843843A (ja) | 液晶表示装置およびその製造法 | |
| JPS63151031A (ja) | 半導体装置の接続方法 | |
| KR100188707B1 (ko) | 이방성 도전막을 이용한 칩형소자의 실장방법 | |
| JPH0491447A (ja) | 半導体素子の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |