JPH0513608A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0513608A JPH0513608A JP16571191A JP16571191A JPH0513608A JP H0513608 A JPH0513608 A JP H0513608A JP 16571191 A JP16571191 A JP 16571191A JP 16571191 A JP16571191 A JP 16571191A JP H0513608 A JPH0513608 A JP H0513608A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- frame body
- semiconductor chip
- frame
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】 (修正有)
【目的】セラミックパッケージを有する半導体装置に関
し、封止接合部の反りや高さのばらつきを少なくし、パ
ッケージを構成する枠体の小型化を図るとともに、基板
や枠体等の接合材の腐食を防止することを目的とする。 【構成】半導体チップ2を載置するセラミック製の基板
1と、金属膜8に被覆された材料または金属材により絞
り加工を施さずに環状に形成され、かつ前記基板1上面
の配線4を囲む開口部7を有する枠体6と、前記枠体6
の上に載置される蓋体9と、前記基板1と前記枠体6、
前記枠体6と前記蓋体9の間にそれぞれ介在される封止
材12と、前記半導体チップ2と前記蓋体9を接着する接
着剤11とを含み構成する。
し、封止接合部の反りや高さのばらつきを少なくし、パ
ッケージを構成する枠体の小型化を図るとともに、基板
や枠体等の接合材の腐食を防止することを目的とする。 【構成】半導体チップ2を載置するセラミック製の基板
1と、金属膜8に被覆された材料または金属材により絞
り加工を施さずに環状に形成され、かつ前記基板1上面
の配線4を囲む開口部7を有する枠体6と、前記枠体6
の上に載置される蓋体9と、前記基板1と前記枠体6、
前記枠体6と前記蓋体9の間にそれぞれ介在される封止
材12と、前記半導体チップ2と前記蓋体9を接着する接
着剤11とを含み構成する。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、セラミックパッケージを有する半導体装置
に関する。
り詳しくは、セラミックパッケージを有する半導体装置
に関する。
【0002】
【従来の技術】セラミックICパッケージは、図3に示
すように、半導体チップ31を載せるセラミック基板3
2と、このセラミック基板32の上で半導体チップ31
を囲む金属製枠体33と、この枠体33を覆う板状のセ
ラミック蓋体34とから構成されており、これらにより
半導体チップ31を封止する。
すように、半導体チップ31を載せるセラミック基板3
2と、このセラミック基板32の上で半導体チップ31
を囲む金属製枠体33と、この枠体33を覆う板状のセ
ラミック蓋体34とから構成されており、これらにより
半導体チップ31を封止する。
【0003】また、セラミック基板32の上面周縁やセ
ラミック蓋体34の下面には金膜35、36が形成され
る一方、枠体33の表面は金膜37により被覆されてい
る。さらに、枠体33の内周部は、セラミック基板32
上面の配線38と接触しないように絞り加工により持ち
上げられている。
ラミック蓋体34の下面には金膜35、36が形成され
る一方、枠体33の表面は金膜37により被覆されてい
る。さらに、枠体33の内周部は、セラミック基板32
上面の配線38と接触しないように絞り加工により持ち
上げられている。
【0004】半導体チップ31を封止する場合には、基
板32上面の配線38に半導体チップ31を接続した状
態で、セラミック蓋体34の中央に薄膜状の半田39を
付けるとともに、セラミック基板32の上面周縁に金錫
合金材40を付ける。そして、セラミック基板32の上
に枠体33とセラミック蓋体34を順に載せ、これらを
加熱炉に入れ、半田39や金錫合金材40をリフローし
て気密封止を行っている。
板32上面の配線38に半導体チップ31を接続した状
態で、セラミック蓋体34の中央に薄膜状の半田39を
付けるとともに、セラミック基板32の上面周縁に金錫
合金材40を付ける。そして、セラミック基板32の上
に枠体33とセラミック蓋体34を順に載せ、これらを
加熱炉に入れ、半田39や金錫合金材40をリフローし
て気密封止を行っている。
【0005】
【発明が解決しようとする課題】しかし、このような構
造によれば、枠体33を絞り加工する関係上その幅を1
mm程度確保する必要があるため、パッケージの外形の縮
小化に支障をきたす。しかも、絞り形状の枠体33では
封止接合部の反りや封止部の高さ等の安定化に対応しき
れないといった不都合がある。
造によれば、枠体33を絞り加工する関係上その幅を1
mm程度確保する必要があるため、パッケージの外形の縮
小化に支障をきたす。しかも、絞り形状の枠体33では
封止接合部の反りや封止部の高さ等の安定化に対応しき
れないといった不都合がある。
【0006】また、セラミック基板32、枠体33及び
セラミック蓋体34の接合を行う場合に、半田39や金
錫合金材40を溶融するが、これらの接合材料がセラミ
ック蓋体34等の表面の金膜35〜37を伝って移動す
るために、これらの封止材が枠体33の外側で混合して
腐食し易くなり、外観不良が生じたり、クラック発生の
原因になるといった問題がある。
セラミック蓋体34の接合を行う場合に、半田39や金
錫合金材40を溶融するが、これらの接合材料がセラミ
ック蓋体34等の表面の金膜35〜37を伝って移動す
るために、これらの封止材が枠体33の外側で混合して
腐食し易くなり、外観不良が生じたり、クラック発生の
原因になるといった問題がある。
【0007】本発明はこのような問題に鑑みてなされた
ものであって、封止接合部の反りや高さのばらつきを少
なくし、パッケージを構成する枠体の小型化を図るとと
もに、基板や枠体等の接合材の腐食を防止することがで
きる半導体装置を提供することを目的とする。
ものであって、封止接合部の反りや高さのばらつきを少
なくし、パッケージを構成する枠体の小型化を図るとと
もに、基板や枠体等の接合材の腐食を防止することがで
きる半導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】上記した課題は、図1に
例示するように、半導体チップ2を載置するセラミック
製の基板1と、金属膜8に被覆された材料または金属材
により絞り加工を施さずに環状に形成され、かつ前記基
板1上面の配線4を囲む開口部7を有する枠体6と、前
記枠体6の上に載置される蓋体9と、前記基板1と前記
枠体9、前記枠体9と前記蓋体6の間にそれぞれ介在さ
れる封止材12と、前記半導体チップ2と前記蓋体9を接
着する接着剤11とを有することを特徴とする半導体装置
によって達成する。
例示するように、半導体チップ2を載置するセラミック
製の基板1と、金属膜8に被覆された材料または金属材
により絞り加工を施さずに環状に形成され、かつ前記基
板1上面の配線4を囲む開口部7を有する枠体6と、前
記枠体6の上に載置される蓋体9と、前記基板1と前記
枠体9、前記枠体9と前記蓋体6の間にそれぞれ介在さ
れる封止材12と、前記半導体チップ2と前記蓋体9を接
着する接着剤11とを有することを特徴とする半導体装置
によって達成する。
【0009】
【作 用】本発明によれば、枠体を絞り加工せずに環状
に形成するとともに、その開口部7の大きさを基板1表
面の配線6を囲む程度の広さにしている。
に形成するとともに、その開口部7の大きさを基板1表
面の配線6を囲む程度の広さにしている。
【0010】従って、絞り加工する必要がないため、枠
体6の幅を狭くすることが可能になり、その分だけ基板
1上で占める面積が狭くなり、半導体装置の小型化を一
層図ることが可能になる。しかも絞り加工を行っていな
いので、封止接合部の反りや封止部の高さのばらつきが
少なくなる。
体6の幅を狭くすることが可能になり、その分だけ基板
1上で占める面積が狭くなり、半導体装置の小型化を一
層図ることが可能になる。しかも絞り加工を行っていな
いので、封止接合部の反りや封止部の高さのばらつきが
少なくなる。
【0011】また、基板1、蓋体9と枠体6との間に金
錫合金等の封止材12を介在させる一方、枠体6の幅を
狭くして半導体チップ2からの距離を大きくしているた
め、半導体チップ2上の接着材11が外部に移動して封
止材12と混合し難くなり、接合部分の亀裂は無くな
り、しかも外観が良くなる。
錫合金等の封止材12を介在させる一方、枠体6の幅を
狭くして半導体チップ2からの距離を大きくしているた
め、半導体チップ2上の接着材11が外部に移動して封
止材12と混合し難くなり、接合部分の亀裂は無くな
り、しかも外観が良くなる。
【0012】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。図1は、本発明の一実施例を示す装置の
断面図及び部分拡大断面図である。
いて説明する。図1は、本発明の一実施例を示す装置の
断面図及び部分拡大断面図である。
【0013】図において符号1は、内部に配線層(不図
示)を有する上下面矩形状のセラミック製基板で、その
上面には、TAB法やフリップチップ法により半導体チ
ップ2のバンプ3に接続される配線4が配置され、ま
た、その上面縁部に沿った領域には金膜5が形成されて
いる。
示)を有する上下面矩形状のセラミック製基板で、その
上面には、TAB法やフリップチップ法により半導体チ
ップ2のバンプ3に接続される配線4が配置され、ま
た、その上面縁部に沿った領域には金膜5が形成されて
いる。
【0014】6は、基板1の上に取付けられるコバール
製の枠体で、絞り加工されずにエッチングにより環状に
成形されており、その中央の開口部7は基板1上面の配
線4に接触しない大きさとなっている。また、枠体6
は、半導体チップ2とほぼ同じ高さを有するとともに、
その高さ方向の断面が図1(b) に示すような矩形状とな
るように形成され、さらに、その表面は金膜8によって
一様に覆われている。
製の枠体で、絞り加工されずにエッチングにより環状に
成形されており、その中央の開口部7は基板1上面の配
線4に接触しない大きさとなっている。また、枠体6
は、半導体チップ2とほぼ同じ高さを有するとともに、
その高さ方向の断面が図1(b) に示すような矩形状とな
るように形成され、さらに、その表面は金膜8によって
一様に覆われている。
【0015】9は、枠体7の上面に載置される板状のセ
ラミック製蓋体で、その下面には一様に金膜10が形成
され、また、半導体チップ2と当接する領域にはさらに
半田(Pb・Sn合金)11が付けられており、この半田1
1により半導体チップ2を蓋体9に接着するように構成
されている。
ラミック製蓋体で、その下面には一様に金膜10が形成
され、また、半導体チップ2と当接する領域にはさらに
半田(Pb・Sn合金)11が付けられており、この半田1
1により半導体チップ2を蓋体9に接着するように構成
されている。
【0016】12は、基板1及び蓋体9の間に枠体7を
接着するための金錫合金材で、基板1と蓋体9の縁部に
沿った環状領域に付けられており、これを溶融、冷却す
ることにより基板1と蓋体9に挟まれた枠体7を密着固
定するように構成されている。
接着するための金錫合金材で、基板1と蓋体9の縁部に
沿った環状領域に付けられており、これを溶融、冷却す
ることにより基板1と蓋体9に挟まれた枠体7を密着固
定するように構成されている。
【0017】なお、図中符号13は、セラミック製基板
1の下面に取付けられたピンを示している。上記した実
施例において、枠体6は絞り加工されていないために、
その幅を0.5mm程度に狭くすることが可能になり、その
分だけ基板1に占める面積が狭くなり、半導体装置の小
型化を一層図ることが可能になる。しかも絞り加工を行
っていないので、封止接合部の反りや封止部の高さのば
らつきが少なくなる。
1の下面に取付けられたピンを示している。上記した実
施例において、枠体6は絞り加工されていないために、
その幅を0.5mm程度に狭くすることが可能になり、その
分だけ基板1に占める面積が狭くなり、半導体装置の小
型化を一層図ることが可能になる。しかも絞り加工を行
っていないので、封止接合部の反りや封止部の高さのば
らつきが少なくなる。
【0018】また、半導体チップ2を取付けた基板1と
枠体6と蓋体9を順に重ね合わせ、これらを加熱炉(不
図示)に入れて330℃程度に加熱すると、それらの間
に介在させた半田11や金錫合金材12が溶融する。
枠体6と蓋体9を順に重ね合わせ、これらを加熱炉(不
図示)に入れて330℃程度に加熱すると、それらの間
に介在させた半田11や金錫合金材12が溶融する。
【0019】この結果、基板1、蓋体9が金錫合金材1
2によって枠体6と接合する一方、枠体6が従来装置に
比べて半導体チップ2から離れているため、半導体チッ
プ2上の半田11が枠体6を超えて外部に漏れなくな
り、半導体装置の外部において半田11と金錫合金材1
2が混合することはない。このため、封止接合部から腐
食が発生して亀裂が生じることはなく、外観も良好にな
る。
2によって枠体6と接合する一方、枠体6が従来装置に
比べて半導体チップ2から離れているため、半導体チッ
プ2上の半田11が枠体6を超えて外部に漏れなくな
り、半導体装置の外部において半田11と金錫合金材1
2が混合することはない。このため、封止接合部から腐
食が発生して亀裂が生じることはなく、外観も良好にな
る。
【0020】なお、上記した枠体6はコバールにより形
成したが、セラミック等を金によりメタライズしたも
の、或いは42合金のような金属材を用いてもよい。
成したが、セラミック等を金によりメタライズしたも
の、或いは42合金のような金属材を用いてもよい。
【0021】
【発明の効果】以上述べたように本発明によれば、枠体
を絞り加工せずに環状に形成するとともに、その開口部
の大きさを基板表面の配線を囲む程度の広さにしている
ので、枠体の幅を狭くすることが可能になり、その分だ
け基板上で占める面積が狭くして半導体装置の小型化を
一層図ることができる。
を絞り加工せずに環状に形成するとともに、その開口部
の大きさを基板表面の配線を囲む程度の広さにしている
ので、枠体の幅を狭くすることが可能になり、その分だ
け基板上で占める面積が狭くして半導体装置の小型化を
一層図ることができる。
【0022】しかも、絞り加工を行っていないので、封
止接合部の反りや封止部の高さのばらつきを少なくする
ことができる。また、基板、蓋体と枠体との間に金錫合
金等の封止材を介在させる一方、枠体の幅を狭くして半
導体チップからの距離を大きくしているので、半導体チ
ップを固定するための接着材が外部に移動して封止材と
混合しにくくなり、封止接合部における亀裂の発生を防
止し、しかも外観を良くすることが可能になる。
止接合部の反りや封止部の高さのばらつきを少なくする
ことができる。また、基板、蓋体と枠体との間に金錫合
金等の封止材を介在させる一方、枠体の幅を狭くして半
導体チップからの距離を大きくしているので、半導体チ
ップを固定するための接着材が外部に移動して封止材と
混合しにくくなり、封止接合部における亀裂の発生を防
止し、しかも外観を良くすることが可能になる。
【図1】本発明の一実施例装置を示す断面図である。
【図2】本発明の一実施例装置を示す斜視図である。
【図3】従来装置の一例を示す断面図である。
1 基板 2 半導体チップ 3 バンプ 4 配線 5、8、10 金膜 6 枠体 7 開口部 9 蓋体 11 半田(接着材) 12 金錫合金材(封止材)
Claims (1)
- 【特許請求の範囲】 【請求項1】半導体チップ(2)を載置するセラミック
製の基板(1)と、 金属膜(8)に被覆された材料または金属材により絞り
加工を施さずに環状に形成され、かつ、前記基板(1)
上面の配線(4)を囲む開口部(7)を有する枠体
(6)と、 前記枠体(6)の上に載置される蓋体(9)と、 前記基板(1)と前記枠体(9)、前記枠体(9)と前
記蓋体(6)の間にそれぞれ介在される封止材(12)
と、 前記半導体チップ(2)と前記蓋体(9)を接着する接
着剤(11)とを有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16571191A JPH0513608A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16571191A JPH0513608A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0513608A true JPH0513608A (ja) | 1993-01-22 |
Family
ID=15817609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16571191A Withdrawn JPH0513608A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0513608A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7633150B2 (en) * | 2005-07-13 | 2009-12-15 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
WO2024000941A1 (zh) * | 2022-06-27 | 2024-01-04 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
-
1991
- 1991-07-05 JP JP16571191A patent/JPH0513608A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7633150B2 (en) * | 2005-07-13 | 2009-12-15 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
WO2024000941A1 (zh) * | 2022-06-27 | 2024-01-04 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7298030B2 (en) | Structure and method of making sealed capped chips | |
JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
JPH06244242A (ja) | 半導体チップの実装方法 | |
JP2002134640A (ja) | 薄型感光式半導体装置 | |
US6718604B1 (en) | Mounting method for electronic device elements | |
JP2009506565A (ja) | 2つの要素を互いにシーリングまたは溶接する方法 | |
US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
JPH05226487A (ja) | 半導体装置 | |
JPH0513608A (ja) | 半導体装置 | |
JPH0371649A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH03108361A (ja) | 半導体集積回路装置 | |
JPH05183076A (ja) | 半導体パッケージ | |
JP2669310B2 (ja) | 半導体集積回路装置およびその実装方法 | |
JPH03181153A (ja) | 半導体集積回路装置 | |
JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH0334445A (ja) | 半導体集積回路装置およびその封止構造 | |
TWI290350B (en) | Device and method of bonding an image sensor chip to a glass substrate | |
JPH0382133A (ja) | 半導体装置の封止構造 | |
JPS61251045A (ja) | 半導体チツプのダイボンデイング方法 | |
JPH01130548A (ja) | 半導体装置 | |
JPH02244658A (ja) | 半導体装置 | |
JPS62213144A (ja) | 集積回路装置 | |
JPS6032341A (ja) | 半導体装置 | |
JPH02267942A (ja) | 半導体チップの実装構造 | |
JPH10189819A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |