JPH0513573A - 自動レイアウト方法 - Google Patents
自動レイアウト方法Info
- Publication number
- JPH0513573A JPH0513573A JP3163231A JP16323191A JPH0513573A JP H0513573 A JPH0513573 A JP H0513573A JP 3163231 A JP3163231 A JP 3163231A JP 16323191 A JP16323191 A JP 16323191A JP H0513573 A JPH0513573 A JP H0513573A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- feed
- standard
- circuit
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】レイアウトにあたり通常のスタンダードセル１
〜１２と、埋込みフィード１８〜２０を有するスタンダ
ードセル１３〜１５と、埋込みフィード２１，２２を有
する予備のスタンダードセル１６，１７とを自動的に配
置する。ロウ間にわたる接続変更要求が生じたときに、
この予備のスタンダードセル１６，１７を用いて対処す
る。 【効果】回路変更が生じてもマスクパタンの流用がで
き、配線の変更のみで全面的な再設計を回避できる。
〜１２と、埋込みフィード１８〜２０を有するスタンダ
ードセル１３〜１５と、埋込みフィード２１，２２を有
する予備のスタンダードセル１６，１７とを自動的に配
置する。ロウ間にわたる接続変更要求が生じたときに、
この予備のスタンダードセル１６，１７を用いて対処す
る。 【効果】回路変更が生じてもマスクパタンの流用がで
き、配線の変更のみで全面的な再設計を回避できる。
Description
【０００１】
【産業上の利用分野】本発明は、自動レイアウト方法に
関し、特にスタンダードセル方式の自動レイアウト方法
に関する。
関し、特にスタンダードセル方式の自動レイアウト方法
に関する。
【０００２】
【従来の技術】従来、かかるスタンダードセル方式の自
動レイアウト方法は、あらかじめ用意されたセルライブ
ラリを用い、回路図入力を行う。次に、この回路図に基
づいた回路図接続情報を用いてスタンダードセルを配置
し、これらの間の配線を行うことにより、自動レイアウ
トを行っている。
動レイアウト方法は、あらかじめ用意されたセルライブ
ラリを用い、回路図入力を行う。次に、この回路図に基
づいた回路図接続情報を用いてスタンダードセルを配置
し、これらの間の配線を行うことにより、自動レイアウ
トを行っている。
【０００３】図２はかかる従来の一例を説明するための
レイアウト回路図である。図２に示すように、従来の自
動レイアウト方法は、レイアウト回路３０Ａにおいて、
それぞれのセル内で且つセル内部とは論理上無関係にあ
らかじめ配置される通常のスタンダードセル１〜１２を
レイアウトする。これらのスタンダードセル１〜１２は
それぞれのセル内部でセルの上下間を貫通させている配
線パタン（以下、埋込フィードと称す）を持たないスタ
ンダードセルである。また、埋込フィード１８〜２０を
持つスタンダードセル１３〜１５と、高さの同じスタン
ダードセル（以下、ポリセルと称す）のセル列（以下、
ＲＯＷと称す）の上下間に配線を通過させるだけのセル
（以下、フィードセルと称す）２３，２４とをレイアウ
トする。これら通常のスタンダードセル１〜１２および
埋込みフィードを持つスタンダードセル１３〜１５を回
路接続情報に基づき配置・配線を行う時に、スタンダー
ドセル６，１３，１４，７，８で形成されたＲＯＷの上
下間、例えばスタンダードセル３とスタンダードセル
９、あるいはスタンダードセル４とスタンダードセル１
０等に配線要求が存在する場合がある。この時は必要に
応じそのＲＯＷを貫通させて配線要求を満足させるため
に、フィードセル２３を挿入するか、もしくはスタンダ
ードセル１３の埋込みフィード８を使用して面積の損失
が少なくなるようにして、要求を満足させている。
レイアウト回路図である。図２に示すように、従来の自
動レイアウト方法は、レイアウト回路３０Ａにおいて、
それぞれのセル内で且つセル内部とは論理上無関係にあ
らかじめ配置される通常のスタンダードセル１〜１２を
レイアウトする。これらのスタンダードセル１〜１２は
それぞれのセル内部でセルの上下間を貫通させている配
線パタン（以下、埋込フィードと称す）を持たないスタ
ンダードセルである。また、埋込フィード１８〜２０を
持つスタンダードセル１３〜１５と、高さの同じスタン
ダードセル（以下、ポリセルと称す）のセル列（以下、
ＲＯＷと称す）の上下間に配線を通過させるだけのセル
（以下、フィードセルと称す）２３，２４とをレイアウ
トする。これら通常のスタンダードセル１〜１２および
埋込みフィードを持つスタンダードセル１３〜１５を回
路接続情報に基づき配置・配線を行う時に、スタンダー
ドセル６，１３，１４，７，８で形成されたＲＯＷの上
下間、例えばスタンダードセル３とスタンダードセル
９、あるいはスタンダードセル４とスタンダードセル１
０等に配線要求が存在する場合がある。この時は必要に
応じそのＲＯＷを貫通させて配線要求を満足させるため
に、フィードセル２３を挿入するか、もしくはスタンダ
ードセル１３の埋込みフィード８を使用して面積の損失
が少なくなるようにして、要求を満足させている。
【０００４】
【発明が解決しようとする課題】上述した従来の自動レ
イアウト方法は、回路変更が生じたときに再度自動レイ
アウトを行う必要がある。かかる再度の自動レイアウト
を行うと、面積や形状の変更を伴うので、ＩＣ製造に必
要な拡散層や配線層等のマスクパタンの流用ができず、
全面変更となる。従って、レイアウト設計としては、全
面的に再設計となるという欠点がある。
イアウト方法は、回路変更が生じたときに再度自動レイ
アウトを行う必要がある。かかる再度の自動レイアウト
を行うと、面積や形状の変更を伴うので、ＩＣ製造に必
要な拡散層や配線層等のマスクパタンの流用ができず、
全面変更となる。従って、レイアウト設計としては、全
面的に再設計となるという欠点がある。
【０００５】本発明の目的は、かかる回路変更が生じた
ときに全面的な再設計を回避することのできる自動レイ
アウト方法を提供することにある。
ときに全面的な再設計を回避することのできる自動レイ
アウト方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の自動レイアウト
方法は、通常のスタンダードセルと埋込みフィードを持
つスタンダードセルの他に入力された回路接続情報には
存在せずに内部に論理ゲートを含む予備のスタンダード
セルを自動的に配置し、前記予備のスタンダードセルを
用いてロウ間の接続要求変更に対応するようにして構成
される。
方法は、通常のスタンダードセルと埋込みフィードを持
つスタンダードセルの他に入力された回路接続情報には
存在せずに内部に論理ゲートを含む予備のスタンダード
セルを自動的に配置し、前記予備のスタンダードセルを
用いてロウ間の接続要求変更に対応するようにして構成
される。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明の一実施例を示すレイアウト
回路図である。図１に示すように、本実施例のレイアウ
ト回路３０は通常のスタンダードセル１〜１２と、埋込
みフィードを持つスタンダードセル１３〜１５と、前述
した図２の従来方法におけるＲＯＷの上下間の配線要求
が存在した時にこれを満足させるために配置していたフ
ィードセルの代わりに配置された埋込みフィードを持つ
予備のスタンダードセル（以下、予備のスタンドードセ
ルと称す）１６，１７と、埋込みフィード１８〜２２と
を有している。ここでも、スタンダードセル３と９の間
に配線要求が存在した場合、面積の損失を少なくするた
めに、スタンダードセル６，１３，７，８で構成される
ＲＯＷを貫通させるが、本実施例はこの時のＲＯＷにフ
ィードセルを挿入するのではなく、埋込みフィードを有
する予備のスタンダードセル１６を挿入し、この予備の
スタンダードセル１６の埋込みフィード２１を使用して
スタンダードセル３と９の間の配線要求を満足させる。
この様に、レイアウトを行うことにより、回路変更が生
じた場合にも、フィードセルの代わりに挿入された予備
のスタンダードセル１６，１７に含まれる論理ゲートを
用い、回路変更に対応することができる。
回路図である。図１に示すように、本実施例のレイアウ
ト回路３０は通常のスタンダードセル１〜１２と、埋込
みフィードを持つスタンダードセル１３〜１５と、前述
した図２の従来方法におけるＲＯＷの上下間の配線要求
が存在した時にこれを満足させるために配置していたフ
ィードセルの代わりに配置された埋込みフィードを持つ
予備のスタンダードセル（以下、予備のスタンドードセ
ルと称す）１６，１７と、埋込みフィード１８〜２２と
を有している。ここでも、スタンダードセル３と９の間
に配線要求が存在した場合、面積の損失を少なくするた
めに、スタンダードセル６，１３，７，８で構成される
ＲＯＷを貫通させるが、本実施例はこの時のＲＯＷにフ
ィードセルを挿入するのではなく、埋込みフィードを有
する予備のスタンダードセル１６を挿入し、この予備の
スタンダードセル１６の埋込みフィード２１を使用して
スタンダードセル３と９の間の配線要求を満足させる。
この様に、レイアウトを行うことにより、回路変更が生
じた場合にも、フィードセルの代わりに挿入された予備
のスタンダードセル１６，１７に含まれる論理ゲートを
用い、回路変更に対応することができる。
【０００９】
【発明の効果】以上説明したように、本発明の自動レイ
アウト方法は、レイアウトを行うときにＲＯＷに挿入さ
れていたフィードセルの代わりに埋込みフィードを有す
るスタンダードセルを挿入することにより、回路変更を
生じた場合にもマスクパタンの流用ができ、配線のみの
変更で全面的な再設計をしなくても済むという効果があ
る。
アウト方法は、レイアウトを行うときにＲＯＷに挿入さ
れていたフィードセルの代わりに埋込みフィードを有す
るスタンダードセルを挿入することにより、回路変更を
生じた場合にもマスクパタンの流用ができ、配線のみの
変更で全面的な再設計をしなくても済むという効果があ
る。
【図１】本発明の一実施例を説明するためのレイアウト
回路図である。
回路図である。
【図２】従来の一例を説明するためのレイアウト回路図
である。
である。
【符号の説明】 １〜１２ 通常のスタンダードセル １３〜１５ 埋込みフィードを持つスタンダードセル １６，１７ 埋込みフィードを持つ予備スタンダード
セル １８〜２２ 埋込みフィード ３０ レイアウト回路
セル １８〜２２ 埋込みフィード ３０ レイアウト回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/173 １０１ 7827−5Ｊ
Claims (1)
- 【特許請求の範囲】 【請求項１】 通常のスタンダードセルと埋込みフィー
ドを持つスタンダードセルの他に入力された回路接続情
報には存在せずに内部に論理ゲートを含む予備のスタン
ダードセルを自動的に配置し、前記予備のスタンダード
セルを用いてロウ間の接続要求変更に対応することを特
徴とする自動レイアウト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163231A JPH0513573A (ja) | 1991-07-04 | 1991-07-04 | 自動レイアウト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163231A JPH0513573A (ja) | 1991-07-04 | 1991-07-04 | 自動レイアウト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513573A true JPH0513573A (ja) | 1993-01-22 |
Family
ID=15769825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3163231A Pending JPH0513573A (ja) | 1991-07-04 | 1991-07-04 | 自動レイアウト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513573A (ja) |
-
1991
- 1991-07-04 JP JP3163231A patent/JPH0513573A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823276A (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
| US4636965A (en) | Routing method in computer-aided-customization of universal arrays and resulting integrated circuit | |
| US7183659B2 (en) | Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor | |
| US5959905A (en) | Cell-based integrated circuit design repair using gate array repair cells | |
| JPS63245940A (ja) | ブロック配置処理方式 | |
| US5341310A (en) | Wiring layout design method and system for integrated circuits | |
| JPH04124855A (ja) | 半導体集積回路装置とそのレイアウト設計方法及びレイアウト設計装置 | |
| KR100373568B1 (ko) | 반도체집적회로의칩레이아웃및그검증방법 | |
| JPH0513573A (ja) | 自動レイアウト方法 | |
| JPH1041393A (ja) | 半導体スタンダードセル及びその配置配線方法 | |
| JP2001007209A (ja) | 半導体集積回路装置及びそのレイアウト方法及び装置 | |
| US6360354B1 (en) | Automatic arrangement of wiring patterns in semiconductor device | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JP3502311B2 (ja) | 集積回路レイアウトシステム、レイアウト方法及び記録媒体 | |
| JPH09237840A (ja) | Ｌｓｉ装置及びその設計方法 | |
| JPH11126823A (ja) | 半導体集積回路及びその製造方法 | |
| JPH0786412A (ja) | 半導体集積回路 | |
| JP2803800B2 (ja) | 半導体集積回路装置の配線方法 | |
| JPH0830654A (ja) | 半導体集積回路装置の配置，配線方法 | |
| JPH06132399A (ja) | 集積回路設計方法及び集積回路 | |
| JPH07176617A (ja) | 半導体集積回路装置及びその設計方法 | |
| JP2001024061A (ja) | Ａｓｉｃの設計方法及びプリミティブレイアウト | |
| JPH0831580B2 (ja) | 集積回路の配置設計方法 | |
| JPH08161891A (ja) | 標準セルおよびレイアウト設計装置 | |
| JPS60226137A (ja) | 半導体集積回路装置 |