JPH0513573A - Automatic layout method - Google Patents
Automatic layout methodInfo
- Publication number
- JPH0513573A JPH0513573A JP3163231A JP16323191A JPH0513573A JP H0513573 A JPH0513573 A JP H0513573A JP 3163231 A JP3163231 A JP 3163231A JP 16323191 A JP16323191 A JP 16323191A JP H0513573 A JPH0513573 A JP H0513573A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- feed
- standard
- circuit
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、自動レイアウト方法に
関し、特にスタンダードセル方式の自動レイアウト方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic layout method, and more particularly to a standard cell automatic layout method.
【０００２】[0002]
【従来の技術】従来、かかるスタンダードセル方式の自
動レイアウト方法は、あらかじめ用意されたセルライブ
ラリを用い、回路図入力を行う。次に、この回路図に基
づいた回路図接続情報を用いてスタンダードセルを配置
し、これらの間の配線を行うことにより、自動レイアウ
トを行っている。2. Description of the Related Art Conventionally, in such a standard cell type automatic layout method, a circuit library prepared in advance is used to input a circuit diagram. Next, automatic layout is performed by arranging standard cells using the circuit diagram connection information based on this circuit diagram and wiring between them.
【０００３】図２はかかる従来の一例を説明するための
レイアウト回路図である。図２に示すように、従来の自
動レイアウト方法は、レイアウト回路３０Ａにおいて、
それぞれのセル内で且つセル内部とは論理上無関係にあ
らかじめ配置される通常のスタンダードセル１〜１２を
レイアウトする。これらのスタンダードセル１〜１２は
それぞれのセル内部でセルの上下間を貫通させている配
線パタン（以下、埋込フィードと称す）を持たないスタ
ンダードセルである。また、埋込フィード１８〜２０を
持つスタンダードセル１３〜１５と、高さの同じスタン
ダードセル（以下、ポリセルと称す）のセル列（以下、
ＲＯＷと称す）の上下間に配線を通過させるだけのセル
（以下、フィードセルと称す）２３，２４とをレイアウ
トする。これら通常のスタンダードセル１〜１２および
埋込みフィードを持つスタンダードセル１３〜１５を回
路接続情報に基づき配置・配線を行う時に、スタンダー
ドセル６，１３，１４，７，８で形成されたＲＯＷの上
下間、例えばスタンダードセル３とスタンダードセル
９、あるいはスタンダードセル４とスタンダードセル１
０等に配線要求が存在する場合がある。この時は必要に
応じそのＲＯＷを貫通させて配線要求を満足させるため
に、フィードセル２３を挿入するか、もしくはスタンダ
ードセル１３の埋込みフィード８を使用して面積の損失
が少なくなるようにして、要求を満足させている。FIG. 2 is a layout circuit diagram for explaining such a conventional example. As shown in FIG. 2, in the conventional automatic layout method, in the layout circuit 30A,
Normal standard cells 1 to 12 are laid out in advance in each cell and logically independent of the inside of the cell. These standard cells 1 to 12 are standard cells that do not have a wiring pattern (hereinafter referred to as “embedded feed”) that penetrates between the upper and lower parts of the cells inside the respective cells. In addition, the standard cells 13 to 15 having the embedded feeds 18 to 20 and the cell row of standard cells (hereinafter, referred to as poly cells) having the same height (hereinafter,
The cells (hereinafter, referred to as feed cells) 23 and 24 that simply pass the wiring are laid out above and below the ROW. When arranging and wiring these normal standard cells 1 to 12 and standard cells 13 to 15 having an embedded feed based on the circuit connection information, the space between the upper and lower sides of the ROW formed by the standard cells 6, 13, 14, 7, and 8 , For example, standard cell 3 and standard cell 9, or standard cell 4 and standard cell 1
There may be a wiring request such as 0. At this time, the feed cell 23 is inserted or the embedded feed 8 of the standard cell 13 is used to reduce the loss of area in order to penetrate the ROW and satisfy the wiring requirement, if necessary. Satisfies the request.
【０００４】[0004]
【発明が解決しようとする課題】上述した従来の自動レ
イアウト方法は、回路変更が生じたときに再度自動レイ
アウトを行う必要がある。かかる再度の自動レイアウト
を行うと、面積や形状の変更を伴うので、ＩＣ製造に必
要な拡散層や配線層等のマスクパタンの流用ができず、
全面変更となる。従って、レイアウト設計としては、全
面的に再設計となるという欠点がある。In the conventional automatic layout method described above, it is necessary to perform automatic layout again when a circuit change occurs. When such automatic layout is performed again, the area and the shape are changed, so that the mask patterns such as the diffusion layer and the wiring layer necessary for IC manufacturing cannot be diverted.
All changes. Therefore, the layout design has the drawback of being completely redesigned.
【０００５】本発明の目的は、かかる回路変更が生じた
ときに全面的な再設計を回避することのできる自動レイ
アウト方法を提供することにある。An object of the present invention is to provide an automatic layout method capable of avoiding a complete redesign when such a circuit change occurs.
【０００６】[0006]
【課題を解決するための手段】本発明の自動レイアウト
方法は、通常のスタンダードセルと埋込みフィードを持
つスタンダードセルの他に入力された回路接続情報には
存在せずに内部に論理ゲートを含む予備のスタンダード
セルを自動的に配置し、前記予備のスタンダードセルを
用いてロウ間の接続要求変更に対応するようにして構成
される。According to the automatic layout method of the present invention, in addition to a normal standard cell and a standard cell having an embedded feed, the spare circuit including a logic gate is not included in the input circuit connection information. Standard cells are automatically arranged, and the spare standard cells are used to cope with a change in connection request between rows.
【０００７】[0007]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【０００８】図１は本発明の一実施例を示すレイアウト
回路図である。図１に示すように、本実施例のレイアウ
ト回路３０は通常のスタンダードセル１〜１２と、埋込
みフィードを持つスタンダードセル１３〜１５と、前述
した図２の従来方法におけるＲＯＷの上下間の配線要求
が存在した時にこれを満足させるために配置していたフ
ィードセルの代わりに配置された埋込みフィードを持つ
予備のスタンダードセル（以下、予備のスタンドードセ
ルと称す）１６，１７と、埋込みフィード１８〜２２と
を有している。ここでも、スタンダードセル３と９の間
に配線要求が存在した場合、面積の損失を少なくするた
めに、スタンダードセル６，１３，７，８で構成される
ＲＯＷを貫通させるが、本実施例はこの時のＲＯＷにフ
ィードセルを挿入するのではなく、埋込みフィードを有
する予備のスタンダードセル１６を挿入し、この予備の
スタンダードセル１６の埋込みフィード２１を使用して
スタンダードセル３と９の間の配線要求を満足させる。
この様に、レイアウトを行うことにより、回路変更が生
じた場合にも、フィードセルの代わりに挿入された予備
のスタンダードセル１６，１７に含まれる論理ゲートを
用い、回路変更に対応することができる。FIG. 1 is a layout circuit diagram showing an embodiment of the present invention. As shown in FIG. 1, the layout circuit 30 of the present embodiment has normal standard cells 1 to 12, standard cells 13 to 15 having an embedded feed, and wiring requirements between the upper and lower sides of ROW in the conventional method of FIG. , A spare standard cell (hereinafter referred to as a spare stand-alone cell) 16 and 17 having an embedded feed arranged in place of the feed cell arranged to satisfy this, and an embedded feed 18 to 22 and 22. Also here, when there is a wiring requirement between the standard cells 3 and 9, the ROW formed by the standard cells 6, 13, 7, and 8 is passed through in order to reduce the loss of the area. Instead of inserting a feed cell into the ROW at this time, a spare standard cell 16 having an embedded feed is inserted, and the embedded feed 21 of this spare standard cell 16 is used to wire between the standard cells 3 and 9. Satisfy your requirements.
By thus performing the layout, even when a circuit change occurs, the circuit change can be dealt with by using the logic gates included in the spare standard cells 16 and 17 inserted in place of the feed cells. ..
【０００９】[0009]
【発明の効果】以上説明したように、本発明の自動レイ
アウト方法は、レイアウトを行うときにＲＯＷに挿入さ
れていたフィードセルの代わりに埋込みフィードを有す
るスタンダードセルを挿入することにより、回路変更を
生じた場合にもマスクパタンの流用ができ、配線のみの
変更で全面的な再設計をしなくても済むという効果があ
る。As described above, according to the automatic layout method of the present invention, the circuit can be changed by inserting the standard cell having the embedded feed in place of the feed cell inserted in the ROW when the layout is performed. Even if it occurs, the mask pattern can be reused, and there is an effect that it is not necessary to completely redesign by changing only the wiring.
【図１】本発明の一実施例を説明するためのレイアウト
回路図である。FIG. 1 is a layout circuit diagram for explaining an embodiment of the present invention.
【図２】従来の一例を説明するためのレイアウト回路図
である。FIG. 2 is a layout circuit diagram for explaining a conventional example.
【符号の説明】 １〜１２ 通常のスタンダードセル １３〜１５ 埋込みフィードを持つスタンダードセル １６，１７ 埋込みフィードを持つ予備スタンダード
セル １８〜２２ 埋込みフィード ３０ レイアウト回路[Explanation of Codes] 1-12 Normal Standard Cell 13-15 Standard Cell with Embedded Feed 16,17 Spare Standard Cell with Embedded Feed 18-22 Embedded Feed 30 Layout Circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/173 １０１ 7827−5Ｊ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H03K 19/173 101 7827-5J
Claims (1)
ドを持つスタンダードセルの他に入力された回路接続情
報には存在せずに内部に論理ゲートを含む予備のスタン
ダードセルを自動的に配置し、前記予備のスタンダード
セルを用いてロウ間の接続要求変更に対応することを特
徴とする自動レイアウト方法。What is claimed is: 1. In addition to a normal standard cell and a standard cell having an embedded feed, a spare standard cell which includes a logic gate and which does not exist in input circuit connection information is automatically generated. The automatic layout method is characterized in that the above-mentioned spare standard cell is used to cope with a change in connection request between rows.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163231A JPH0513573A (en) | 1991-07-04 | 1991-07-04 | Automatic layout method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163231A JPH0513573A (en) | 1991-07-04 | 1991-07-04 | Automatic layout method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513573A true JPH0513573A (en) | 1993-01-22 |
Family
ID=15769825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3163231A Pending JPH0513573A (en) | 1991-07-04 | 1991-07-04 | Automatic layout method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513573A (en) |
-
1991
- 1991-07-04 JP JP3163231A patent/JPH0513573A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823276A (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
| US4636965A (en) | Routing method in computer-aided-customization of universal arrays and resulting integrated circuit | |
| US7183659B2 (en) | Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor | |
| US6404226B1 (en) | Integrated circuit with standard cell logic and spare gates | |
| JPS63245940A (en) | Block disposition processing system | |
| US5341310A (en) | Wiring layout design method and system for integrated circuits | |
| JPH04124855A (en) | Semiconductor integrated circuit device and method of designing layout thereof and layout designing apparatus | |
| KR100373568B1 (en) | Chip layout of semiconductor integrated circuit and method for verifying the same | |
| EP0021661A1 (en) | Semiconductor master-slice device | |
| JPH0513573A (en) | Automatic layout method | |
| JP2001007209A (en) | Semiconductor integrated circuit device, and layout method and apparatus therefor | |
| US6360354B1 (en) | Automatic arrangement of wiring patterns in semiconductor device | |
| JP2580982B2 (en) | LSI power supply wiring layout system | |
| JP3502311B2 (en) | Integrated circuit layout system, layout method, and recording medium | |
| JPH09237840A (en) | Lsi device and its design method | |
| JPH0786412A (en) | Semiconductor integrated circuit | |
| JP2803800B2 (en) | Wiring method for semiconductor integrated circuit device | |
| JPH0830654A (en) | Method for arranging and wiring semiconductor integrated circuit device | |
| JPH06132399A (en) | Integrated circuit and design method thereof | |
| JPH07176617A (en) | Semiconductor integrated circuit device and designing method therefof | |
| JP2001024061A (en) | Design method and primitive layout of asic | |
| JPH0831580B2 (en) | Integrated circuit layout design method | |
| JPH06326278A (en) | Semiconductor integrated circuit device | |
| JPH08161891A (en) | Standard cell and layout design device | |
| JPS60226137A (en) | Semiconductor integrated circuit device |