JPH0511527U - ブースタアンプ - Google Patents
ブースタアンプInfo
- Publication number
- JPH0511527U JPH0511527U JP5872391U JP5872391U JPH0511527U JP H0511527 U JPH0511527 U JP H0511527U JP 5872391 U JP5872391 U JP 5872391U JP 5872391 U JP5872391 U JP 5872391U JP H0511527 U JPH0511527 U JP H0511527U
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- amplifier
- bipolar transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 アンプのダイナミックレンジを拡大した上
で、2つの動作領域を設定し、一方で低歪小電力増幅、
他方で高効率大電力増幅を可能とするブースタアンプを
得る。 【構成】 アンプの増幅素子にFET1とバイポーラト
ランジスタ2を用い互いを並列接続する。上記FET1
のゲート端子とバイポーラトランジスタ2のベース端子
をバイアス抵抗3を介して接続する。上記バイポーラト
ランジスタ2のベース端子とバイアス回路との間に定電
流ダイオード10を接続する。 【効果】 電力増幅を広いダイナミックレンジにおいて
低歪、高効率に行う。増幅モードとして2つのモードを
持たせることができる。
で、2つの動作領域を設定し、一方で低歪小電力増幅、
他方で高効率大電力増幅を可能とするブースタアンプを
得る。 【構成】 アンプの増幅素子にFET1とバイポーラト
ランジスタ2を用い互いを並列接続する。上記FET1
のゲート端子とバイポーラトランジスタ2のベース端子
をバイアス抵抗3を介して接続する。上記バイポーラト
ランジスタ2のベース端子とバイアス回路との間に定電
流ダイオード10を接続する。 【効果】 電力増幅を広いダイナミックレンジにおいて
低歪、高効率に行う。増幅モードとして2つのモードを
持たせることができる。
Description
【0001】
この考案は、信号出力を高効率にブーストするためのアンプに関するものであ
る。
【0002】
図6は従来のアンプを示す図であり、図において1は電界効果トランジスタ(
以下「FET」と称する)、3a、3bは電界効果トランジスタのゲート端子に
接続されたバイアス抵抗、4a、8bはFET1のゲート及びドレイン端子に対
するバイアス端子、5a、5cはFET1のゲート及びドレイン端子に接続され
たブロックコンデンサ、6はアンプ入力端子、9はアンプ出力端子である。
【0003】
従来アンプは上記のように構成され、入力端子6より入力された信号電力はブ
ロックコンデンサ5aを通ってFET1のゲート端子に入力され、FET1で増
幅された後、ブロックコンデンサ5cを経由して出力端子9より出力される。こ
のとき、入力端子6の入力電力と出力端子9の出力電力の関係はFET1が線形
動作している領域と非線形動作している領域の2つの領域に分けれる。図7のa
は上述の入力電力と出力電力の関係を表わしたものであり、入力電力がA点より
大なる領域で出力電力は飽和特性を示す。ここで、図5におけるFET1がA級
または、B級で動作した場合の消費電力のふるまいについて考えてみると、図7
のbのように表わされ、15はA級動作特性で、入力電力に対する消費電力は一
定である。16はB級動作特性を示し、入力電力の増加に伴い、A点に至るまで
消費電力は増大するが、飽和するや否や、消費電力はA級動作の15と同様に一
定値を保持するのが通例である。一般に、FETはバイポーラトランジスタに比
べて低歪であるためA級で使用されるがアンプの効率を考えた時にはB級あるい
はB級よりも効率の高いC級動作が望ましく、入力電力の大きさが変化するよう
なアンプの効率を稼ぐ目的で、B級、C級という動作状態が使用されることがあ
る。
【0004】
上記のような従来のアンプでは、効率を稼ぐ目的でFETの動作点がB級ある
いはC級等に設定されることが多く、このために入力電力を低くしてアンプを線
形動作させたい領域でもアンプの非線形が生じ、振幅歪や位相歪の発生に伴い、
複数信号入力時には混変調歪の発生が避けられなかった。また、A級で動作させ
た場合、歪の発生量は低くなるものの効率が低いという問題点があった。
【0005】
この考案は上記のような課題を解決するためになされたもので、入力電力が低
く線形動作させたいところでは、消費電力を抑えて増幅し、入力電力が高く非線
形部分では必要な出力を効率よく増幅することを目的としている。
【0006】
この考案に係るアンプにおいては、従来のFETを用いたアンプ回路に並列に
バイポーラトランジスタを接続するものである。
【0007】
また、アンプの線形性をよくするためにFETのゲート端子とバイポーラトラ
ンジスタのベース端子をバイアス抵抗を介して接続するものである。
【0008】
更に、アンプの不要な消費電力増加を防ぐために、バイポーラトランジスタの
ベース端子に定電流ダイオードを接続するものである。
【0009】
この考案におけるブースタアンプは、並列接続されたB級あるいはC級動作す
るトランジスタが、FETで増幅可能な領域よりも入力電力の大きなところで増
幅動作を行うため、入力電力の大きなところでも必要な出力電力が効率よく取り
出せる。
【0010】
また、バイポーラトランジスタのベース端子とFETのゲート端子をバイアス
抵抗を介して接続すれば、入出力特性の振幅の線形性を高めて高効率な増幅を行
う。
【0011】
更に、バイポーラトランジスタのベース端子の定電流ダイオードは、トランジ
スタのベース電流を制限するため、トランジスタで消費される電力の増加を制限
できる。
【0012】
実施例1.
以下、この考案の一実施例を図について説明する。図1において、1、3〜6
、8、9は上記従来装置と全く同一のものである。2はバイポーラトランジスタ
(以下「トランジスタ」と称する)、7は入力カプリング用のカプリングコンデ
ンサである。
図4のa、bは図1に対する動作を示す図であり、aは図1における入出力特
性、bは入力対消費電力特性である。
【0013】
図1において、入力端子6より入力された信号電力はブロックコンデンサ5a
を通って一方はFET1へ、一方はカプリングコンデンサ7を介してトランジス
タ2へ入力される。トランジスタ2の動作点あるいはトランジスタ2の能力を適
当に選定することにより、FET1が飽和を開始した後でトランジスタ2を動作
させ、電力増幅を行うことが可能となる。図4のa、bは図1の実施例に対する
動作を説明しており、図4aの11は実施例1での特性を示す。入力電力がFE
T1の飽和点Aを過ぎると、トランジスタ2の動作によって出力電力が増大して
いく様子がわかる。図4bの11は本実施例の入力電力に対する消費電力の特性
を示しており、A点以降で入力の増加に従って消費電力が増加していく。トラン
ジスタ2は効率を考慮してB級あるいはC級動作させられるため、入力電力がA
点よりも小さな領域ではトランジスタ2での電力消費がなく、FETの特性を生
かした低歪の電力増幅を行うことが可能である。一方入力電力がA点よりも大き
な領域では、トランジスタ2の高効率動作により、出力電力に応じて消費電力を
変化させることで無駄な電力をアンプで消費することがない。
【0014】
実施例2.
この図1に示す実施例1では、入出力特性におけるFET1からトランジスタ
2への動作切替えが滑らかに行われることが少ない。図4a、bの12は本実施
例の特性であり、実施例1ではこのような特性は得られ難いかわりに特性11で
示すようにステップ特性を与えることができ、モードの切替えを行う際の領域設
定が簡単である。しかし、異なった要求では、入出力特性において、2つのデバ
イスの動作切替えをスムースに行わせることが必要となる。それは、入力電力の
大きさがダイナミックにA点の付近を変化するような場合であるが、このような
時には図2で示すブースタアンプが有効となる。図2においては、トランジスタ
2のベース端子とFET1のゲート端子をバイアス抵抗3bを介して接続されて
いる。
先ず、FET1が飽和を開始すると、通常、FET1のゲート端子にはゲート
電流Igが図2のように流れる。これは、FET1の内部でFET1に入力され
た電力が整流されることによって発生するものであり、FET1の飽和を直流的
に検出する一方法である。ゲート電流Igは、バイアス端子4aからバイアス抵
抗3a〜3cを通ってバイアス端子4cへと流れるバイアス電流に変化を与える
ことで、トランジスタ2のベース電圧をも変化させる。前もって、トランジスタ
2のベース電圧がトランジスタ2をオフする状態に選定されていたならば、Ig
が流れない領域すなわち入力電力が低いところではFET1のみが増幅作用を有
する。ところが、入力電力が増加し、前述の如くにIgが流れ始めた場合はトラ
ンジスタ2のベース電圧はトランジスタ2をオンする状態へと導き、その結果、
図2で示すベース電流Ibを流せしめる。従って、図4のa、bで示した特性1
1のように、入力電力のA点付近で滑らかな入出力特性を得ることができるよう
になる。消費電力はA点付近で急激な上昇特性を示し、実施例1と同様2つのモ
ードで効率の良い電力増幅を行う。更にトランジスタ2が自己バイアス動作して
いる場合の実施例1に比べて、トランジスタ2での歪が低減される。
【0015】
実施例3.
実施例2で述べたようなアンプで、トランジスタ2の出力能力が大きい場合、
トランジスタ2が飽和するまで消費電力が増加し続ける。ダイナミックレンジの
広いアンプでは、実施例2のような場合が望ましいのであるが、ダイナミックレ
ンジが限定され、かつピーク入力時の電力消費を抑えて電源容量を限定したいよ
うな場合には、実施例2では不適当となる。このような場合に図3のような構成
を用いる。図3で10は定電流ダイオードであり、トランジスタ2のベース端子
とバイアス回路の間に直列に挿入されている。定電流ダイオード10は、トラン
ジスタ2のベース電流を一定値に制限するため、トランジスタ2に流れるコレク
タ電流を一定値以下にすることが可能となる。図4のc、dは、この際の入出力
特性と入力対消費電力の特性を示し、入力電力のB点よりも高い部分では出力電
力、消費電力共に制限されている。図5は、トランジスタ2のベース電流の変化
を表わしたものであり、13、14はそれぞれ実施例2及び3のIb特性を示し
、B点以降でのIbの変化は、図2の実施例の場合Ib特性13のように、図3
の実施例の場合Ib特性14のようになる。ベース電流Ibの制限によってB点
以降での電力消費が抑えられ、電源容量も限定される。
【0016】
以上のように、この考案によればバイポーラトランジスタとFETを並列動作
させるので、ダイナミックレンジの広い範囲で歪が低くかつ効率の高いアンプを
構成することができる。
【0017】
また、トランジスタのベースとFETのゲートをバイアス抵抗を介して接続す
る方法によれば、入出力特性を滑らかに形成することができるため、より低歪化
が図れる。
【0018】
更に、トランジスタのベースとバイアス回路の間に定電流ダイオードを挿入す
ることで、消費電力に制御をかけることができる。
【図1】この考案の実施例1によるブースタアンプの構
成を示す図である。
成を示す図である。
【図2】この考案の実施例2によるブースタアンプの構
成を示す図である。
成を示す図である。
【図3】この考案の実施例3によるブースタアンプの構
成を示す図である。
成を示す図である。
【図4】この考案の実施例1、2、3によるブースタア
ンプの動作を示す図である。
ンプの動作を示す図である。
【図5】この考案の実施例3によるバイポーラトランジ
スタのベース電流の特性を示す図である。
スタのベース電流の特性を示す図である。
【図6】従来のアンプを示す図である。
【図7】従来のアンプの動作を示す図である。
1 FET
2 バイポーラトランジスタ
3 バイアス抵抗
4 FETのゲート及びトランジスタのベース用バイア
ス端子 5 ブロックコンデンサ 6 入力端子 7 カプリングコンデンサ 8 FETのドレイン及びトランジスタのコレクタ用バ
イアス端子 9 出力端子 10 定電流ダイオード 11 実施例1のアンプ特性 12 実施例2のアンプ特性 13 実施例2のIb特性 14 実施例3のIb特性 15 A級動作特性 16 B級動作特性
ス端子 5 ブロックコンデンサ 6 入力端子 7 カプリングコンデンサ 8 FETのドレイン及びトランジスタのコレクタ用バ
イアス端子 9 出力端子 10 定電流ダイオード 11 実施例1のアンプ特性 12 実施例2のアンプ特性 13 実施例2のIb特性 14 実施例3のIb特性 15 A級動作特性 16 B級動作特性
Claims (3)
- 【請求項1】 電界効果トランジスタと、バイポーラト
ランジスタと、上記電界効果トランジスタのゲート端子
及びバイポーラトランジスタのベース端子にバイアスを
供給するバイアス抵抗と、このバイアス抵抗に接続され
たバイアス端子と、上記ゲート端子あるいはベース端子
に接続されたブロックコンデンサ及び入力端子と、上記
ゲート端子とベース端子をバイパスするバイパスコンデ
ンサと、上記電界効果トランジスタのドレイン端子及び
バイポーラトランジスタのコレクタ端子にそれぞれ接続
されたバイアス端子及びブロックコンデンサと、上記ド
レイン端子とコレクタ端子のブロックコンデンサの各々
に共通して接続される出力端子とを備えたことを特徴と
するブースタアンプ。 - 【請求項2】 ブースタアンプのバイポーラトランジス
タのベース端子と、電界効果トランジスタのゲート端子
の間をバイアス抵抗を介して接続したことを特徴とする
請求項1記載のブースタアンプ。 - 【請求項3】 ブースタアンプのバイポーラトランジス
タのベース端子とバイアス抵抗の間に定電流ダイオード
を接続したことを特徴とする請求項2記載のブースタア
ンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5872391U JPH0511527U (ja) | 1991-07-25 | 1991-07-25 | ブースタアンプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5872391U JPH0511527U (ja) | 1991-07-25 | 1991-07-25 | ブースタアンプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0511527U true JPH0511527U (ja) | 1993-02-12 |
Family
ID=13092423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5872391U Pending JPH0511527U (ja) | 1991-07-25 | 1991-07-25 | ブースタアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0511527U (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5433344A (en) * | 1977-08-17 | 1979-03-12 | Yokota Kk | Folding puller for bellows curtain |
WO2002021685A1 (fr) * | 2000-09-05 | 2002-03-14 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute frequence, amplificateur a correction aval et amplificateur a compensation de distorsion |
JP2007116619A (ja) * | 2005-10-24 | 2007-05-10 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
-
1991
- 1991-07-25 JP JP5872391U patent/JPH0511527U/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5433344A (en) * | 1977-08-17 | 1979-03-12 | Yokota Kk | Folding puller for bellows curtain |
WO2002021685A1 (fr) * | 2000-09-05 | 2002-03-14 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute frequence, amplificateur a correction aval et amplificateur a compensation de distorsion |
JP2002076781A (ja) * | 2000-09-05 | 2002-03-15 | Mitsubishi Electric Corp | 高周波増幅器、フィードフォワード増幅器および歪み補償増幅器 |
JP2007116619A (ja) * | 2005-10-24 | 2007-05-10 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
JP4535983B2 (ja) * | 2005-10-24 | 2010-09-01 | パナソニック株式会社 | 高周波電力増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004520754A (ja) | オンデマンド型の電源ブーストを持つ増幅器システム | |
US4087759A (en) | Power amplifier devices | |
JPH11340785A (ja) | 能動低域通過フィルタ | |
JPH04111506A (ja) | 増幅回路 | |
JPH0511527U (ja) | ブースタアンプ | |
TW201824740A (zh) | 放大電路 | |
JP2004505484A (ja) | 共通電極トランジスタ用ネガティブ・フィードバック利得制御 | |
JP2900677B2 (ja) | 電力増幅器 | |
JPS6016103Y2 (ja) | 電力増幅器 | |
JPS5915124Y2 (ja) | 電力増幅回路 | |
JPH03100814A (ja) | 定電圧回路 | |
JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
JPS6040019Y2 (ja) | 差動増幅器 | |
JPS5844646Y2 (ja) | 増幅器 | |
JPH10341119A (ja) | 差動増幅回路 | |
JPH0731616Y2 (ja) | 高出力トランジスタ増幅器用バイアス電源回路 | |
JP2525381Y2 (ja) | 電力増幅器 | |
JPS62171211A (ja) | 混成電力増幅装置 | |
JPH0520009Y2 (ja) | ||
JPS6119545Y2 (ja) | ||
JPH021950Y2 (ja) | ||
JPH0233385Y2 (ja) | ||
JP2538239Y2 (ja) | 低周波増幅回路 | |
JPS59207715A (ja) | 増幅器 | |
JPS6129204A (ja) | 増幅回路 |