JP2004505484A - 共通電極トランジスタ用ネガティブ・フィードバック利得制御 - Google Patents
共通電極トランジスタ用ネガティブ・フィードバック利得制御 Download PDFInfo
- Publication number
- JP2004505484A JP2004505484A JP2002514880A JP2002514880A JP2004505484A JP 2004505484 A JP2004505484 A JP 2004505484A JP 2002514880 A JP2002514880 A JP 2002514880A JP 2002514880 A JP2002514880 A JP 2002514880A JP 2004505484 A JP2004505484 A JP 2004505484A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- common
- electrode
- emitter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/151—A source follower being used in a feedback circuit of an amplifier stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
共通エミッタ・バイポーラ・トランジスタのような共通入出力電極トランジスタの利得の変動と関連する動作点の不所望の変動が、トランジスタの第1の入出力電極(コレクタ)と制御電極(ベース)との間のネガティブ・フィードバックパスで電子的に制御可能なコンダクタンスを結合することにより未然に防がれる。バイポーラ・デバイスに適用される第1の実施例では、電子的に制御されるフィードバック・エレメントには、制御可能な電流源を通じて電流の流れを調整することにより変動される順方向コンダクタンスを有するダイオードが含まれる。これによってコレクタからベースへのフィードバック量が制御され、したがって共通エミッタ・トランジスタの順方向ループ利得も制御される。バイポーラ・デバイスの第2の実施例では、制御されるフィードバック・エレメントはエミッタ・フォロワ・トランジスタを備え、その順方向利得は、制御可能な電流ソース/シンクにより、そのエミッタを通じて得られる電流の変動により制御される。これによって、コレクタからベースへフィードバックされる電圧量が変動し、この変動により共通エミッタ・トランジスタの利得も変動する。
Description
【0001】
(技術分野)
本発明は、RF電力増幅器で用いられるFETやバイポーラ・トランジスタ増幅回路のようなトランジスタ増幅回路に関し(但しこれに限定されるものではない)、特に、トランジスタの動作点に影響を与えることなく、電子的に共通の電極(エミッタやソースなど)トランジスタの順方向ループ利得を制御するネガティブ・フィードバックベースのメカニズムを対象とするものである。
【0002】
(背景技術)
直線性がRF通信回線の好結果の動作における相対的に重要な基準であるという理由で、増幅器アーキテクチャの基本構築ブロックとして、共通入出力電極と接続されたトランジスタ回路が使用されことが多い。図1は、増幅対象信号を印加する入力端子21と結合されるベース11を備えた一般的なエミッタ構成バイポーラ・トランジスタQ1における複雑さを簡略にした例を示す図である。トランジスタのエミッタ12は基準(接地)端子と結合され、トランジスタのコレクタ13は出力端子22と結合され、増幅されたRF出力信号がこの出力端子22から導き出される。
【0003】
図1の回路アーキテクチャでは、増幅器の利得はコレクタ13からベース11へのフィードバック・パスに結合される抵抗器23の値により確立される。増幅器の利得を変えるために、1以上の制御回路と共通エミッタ・トランジスタQ1との中間結合を行う(intercouple)ことが一般に実施され、これらの制御回路によって、或る形のバイアス電流の変調やエミッタ・デジェネレイションが一般に行われる。
【0004】
例えば、図2は、米国特許出願第4,305,044の明細書に開示されているタイプの多段アーキテクチャを図示するものであり、該アーキテクチャには、共通のコレクタ・トランジスタT3を備えたカスケード式共通エミッタ・トランジスタT1が設けられる。増幅対象の入力信号が入力端子10を介して第1段共通エミッタ・トランジスタT1のベースと結合されるのに対して、増幅された出力信号は、第2段エミッタ共通コレクタ・トランジスタT3と接続された出力端子16から導き出される。利得制御電圧が、端子14を介してバイアス電流制御トランジスタT2のベースに印加され、該バイアス電流制御トランジスタT2のコレクタは、共通エミッタ・トランジスタT1のコレクタ、及び、トランジスタT3のベースとノード18とを介して接続される。この利得制御電圧は、コンダクタンス(gm)の変調、及び、この変調による共通エミッタ増幅器トランジスタT1のコレクタ電流の変調を行うのに役立つ。
【0005】
利得制御される共通エミッタ・トランジスタ回路の別の例の中には、米国特許出願番号3,903,479;3,942,129;4,048,576;4,275,362;4,365,208;4,727,335の明細書に開示される例が含まれる。これらの増幅器設計の共通の欠点として、共通の電極(エミッタなど)トランジスタ段の利得がその動作点の変更により変わるという事実がある。増幅器の直線性はその動作点と緊密なつながりがあるため、上記方法による増幅器の利得の変化はその直線性の望ましくない変調を引き起こす。
【0006】
(発明の開示)
本発明は、制御電極と、第1の入出力電極と第2の入出力電極とを備えたトランジスタの利得を制御する方法を含み、前記制御電極に入力信号を印加し、前記第1の入出力電極から出力信号を導き、前記第2の入出力電極を基準ノードと結合して、共通電極トランジスタ構成を実現する方法において、
(a)前記共通電極トランジスタの制御電極と第1の入出力電極との間で制御可能な電子コンダクタンスを結合するステップと、
(b)動作点を変えることなく、前記共通電極トランジスタの順方向ループ利得を調整するように前記制御可能な電子コンダクタンスの動作を制御するステップと、を有することを特徴とする。
【0007】
また本発明には、入力信号が結合される制御電極と、増幅された出力信号が導き出される源である第1の入出力電極と、共通電極トランジスタ構成を実現するために基準ノードと結合される第2の入出力電極とを備えた共通電極トランジスタと;前記共通電極トランジスタの前記制御電極と前記第1の入出力電極との間で回路を成して結合される電子コンダクタンスであって、前記共通電極トランジスタの動作点を変えることなく、順方向ループ利得を調整するように制御可能に動作する制御可能な電子コンダクタンスとを有する回路が含まれる。
【0008】
さらに、本発明は、入力信号が結合される制御電極と、増幅された出力信号が導き出される源である第1の入出力電極と、基準ノードと結合されて、共通入出力電極トランジスタ構成を実現するように成す第2の入出力電極と、を備えた共通入出力電極トランジスタと;前記共通入出力電極トランジスタの前記制御電極と前記第1の入出力電極との間で回路を成して結合される制御可能な電子コンダクタンスと;前記制御処理可能な電子コンダクタンスと回路を成して結合される可変電流源であって、電子コンダクタンスの電流を制御し、それによって、制御可能な電子コンダクタンスのコンダクタンスを制御して、前記共通入出力電極トランジスタの前記第1の入出力電極から前記制御電極へフィードバックされる電圧を制御し、それによって前記共通入出力電極トランジスタの動作点を変えることなく、前記共通入出力電極トランジスタの順方向ループ利得を調整するように動作する可変電流源と、を有する可変利得共通入出力電極トランジスタ回路を含む発明である。
【0009】
都合のよいことに、共通電極トランジスタ増幅器、特に、トランジスタの動作点における不所望の変動に起因する従来技術の利得制御メカニズムの欠点が、新規の、改善された単一段共通電極トランジスタ増幅器アーキテクチャにより効果的に事前に除去される。該アーキテクチャは、第1の入出力電極(バイポーラ・トランジスタの場合にはコレクタ、FETの場合にはドレインなど)と、制御電極(バイポーラ・トランジスタの場合にはベース、FEの場合にはゲートなど)との間のネガティブ・フィードバックパスの中にインストールされた電子的に制御可能な補助コンダクタンスを備えている。
【0010】
非限定的実施例の提供を目的とするバイポーラ型の共通エミッタ回路に適用された本発明の第1の実施例では、電子的に制御されるコンダクタンス・エレメントは、制御可能な電流ソース/シンクにより調整可能な順方向コンダクタンスを持つダイオードを有する。制御可能な電流源の中を通って流れる電流量を変えることにより、ダイオードの中を通って流れる電流量を変更し、したがって、コレクタからベースへのフィードバック量を設定するダイオードのコンダクタンスを変更し、したがって、共通エミッタ・トランジスタの順方向ループ利得の変更が可能となる。共通エミッタ・トランジスタのバイアス状態はダイオードのコンダクタンスのこの制御処理により影響を受けることはないため、共通エミッタ・トランジスタの利得が制御可能に変更される場合でもトランジスタの動作点は一定のままである。
【0011】
本発明の第2の実施例(非限定的実施例としてバイポーラ・トランジスタを再び使用するものであるが)では、電子的に制御されるコンダクタンス・エレンとは、共通コレクタ構成エミッタ・フォロア・トランジスタを有し、該トランジスタはそのベースを共通エミッタ・トランジスタのコレクタと結合させ、そのエミッタを共通エミッタ・トランジスタのベースと結合させる。エミッタ・フォロワ・トランジスタの利得はそのエミッタを制御可能な電流源/シンクと結合することにより制御される。制御可能な電流源を介する電流量の変動により、エミッタ・フォロワ・トランジスタを介するベース・エミッタ電流の変化が生じ、その結果、その電圧フォロワ伝達関数、すなわちコレクタから共通エミッタ・トランジスタのベースへフィードバックされる電圧が電流源電流と共に変化する。第1の実施例の場合のように、電流源を変動させることによりここフィードバック装置(この場合エミッタ・フォロワ・トランジスタ)の動作点が変化する。しかし、共通エミッタ・トランジスタのバイアス状態はそのままで影響を受けることはなく、その結果、その利得が制御される場合でも動作点はのままであり、したがって共通エミッタ・トランジスタの直線性は一定のままである。好適には、各実施例で用いられる補助コンダクタンスが、共通エミッタ・バイポーラ・トランジスタ回路に含まれる或るタイプの電子的に制御されるPN接合デバイス構造を持つことが望ましく、これによって、増幅回路の製造に使用される処理シーケンスでセットされる追加マスクが不要となる。
【0012】
以下、添付図面を参照しながら、例を挙げて本発明について説明する。
【0013】
(発明を実施するため最良の形態)
図3は、非限定的実施例としてバイポーラ(共通エミッタ)トランジスタに適用されるような、第1の実施例に基づく利得制御単一段共通電極接続トランジスタ増幅器を示す図である。
【0014】
本例では、共通エミッタ構成バイポーラはNPNトランジスタ30であり、このNPNトランジスタ30は、増幅対象信号が印加される入力端子41と結合されるそのベース31と、基準電位のソース(接地(GND)など)と結合されるそのエミッタ32と、そのコレクタ33と結合される出力端子42とを備え、該出力端子42は、増幅された出力信号が導き出される源であり、また、インダクタンス43を介してコレクタ・バイアス端子(+Vcc)へ向かう起点となる端子である。コレクタ33とベース31との間の電子的に制御可能なコンダクタンスを介するネガティブ・フィードバックパスの制御により共通エミッタ・トランジスタ30の順方向ループ利得が確立される。
【0015】
図3の回路アーキテクチャでは、電子的に制御されるコンダクタンスは、ダイオード50を有し、ダイオード50の陽極51はコレクタ33と結合され、ダイオード50の陰極52はコンデンサ60を介してベース31と結合される。ダイオード50の順方向コンダクタンスは、陰極52と結合される制御可能な電流ソース/シンク70(接地基準)により確立される。制御可能な電流源70の中を流れる電流量を変動させることにより、ダイオード50の中を流れる電流量が制御可能に増減され、それによってダイオード50のコンダクタンスが制御可能に増減される。
【0016】
上記コンダクタンスび制御により、コレクタ33からベース31へのフィードバック量の制御が行われ、さらに、この制御によりトランジスタ30の利得の制御が行われる。例えば、電流源70により得られる電流を上げることは、ダイオード50を介する順方向コンダクタンスの上昇となり、それによってトランジスタ30のコレクタ33における信号のより多くをトランジスタ30のベースと結合することになり、それによってトランジスタの利得が減少する。逆に、電流源70を介して電流を下げることは、ダイオード50を介して順方向コンダクタンスを下げることになり、それによってトランジスタ30のコレクタ33における信号のさらに少ない信号をそのベースと結合することになり、それによって利得が増加する。トランジスタ30のバイアス状態は、ダイオード50のコンダクタンスのこの制御によって影響を受けることはないので、その利得が制御可能に変更される場合でもトランジスタの動作点は一定のままである。
【0017】
図4は、本発明の第2の実施例に基づく利得制御単一段共通電極接続トランジスタ増幅器を図示するものであるが、この実施例は非限定的実施例を示すことを目的として、バイポーラ・デバイスのケースに再び適用されるものである。図4の回路は共通エミッタ構成バイポーラ(NPNなど)のNPNトランジスタ30を有し、このNPNトランジスタ30は、増幅対象信号が印加される入力端子41と結合されるそのベース31と、基準電位のソース(接地(GND)など)と結合されるそのエミッタ32と、そのコレクタ33と結合される出力端子42とを備え、出力端子42は増幅された出力信号が導き出される源であり、次いで、インダクタンス43を介してコレクタ・バイアス端子(+Vcc)へ向かう起点となる端子である。
【0018】
本発明の第2の実施例では、トランジスタ30のコレクタ33とベース31との間の電子的に制御可能なコンダクタンス・エレメントは、バイポーラ(NPN)共通コレクタ構成のエミッタ・フォロワ・トランジスタ80を有し、このエミッタ・フォロワ・トランジスタ80は、トランジスタ30のコレクタ33と結合されるそのベース81と、コレクタ・バイアス端子(+Vcc)と結合されるそのコレクタ83と、キヤパシタ60を介してトランジスタ30のベース31と結合されるそのエミッタ82とを備えている。エミッタ・フォロワ・トランジスタ80の順方向利得は制御可能な電流ソース/シンク90(接地基準)とそのエミッタ82によって制御される。
【0019】
第2の実施例では、制御可能な電流源90の中を通って流れる電流量の変動により、エミッタ・フォロワ・トランジスタ80(したがってエミッタ・フォロワ・トランジスタ80の動作点)の中を通るベース・エミッタ電流が変えられ、その結果、共通コレクタ・トランジスタ80の電圧フォロワ伝達関数によってコレクタ33から共通エミッタ・トランジスタ30のベース31へフィードバックされる電圧量は電流源90の動作の調整に伴い変動する。例えば、エミッタ・フォロワ・トランジスタ80のエミッタ82から電流源90により得られる電流を上げることは、トランジスタ80のベース・エミッタ接合を通じて順方向コンダクタンスを増加させ、トランジスタ30のコレクタ33における信号のさらに多くをそのベース31と結合し、それによって、トランジスタ30の順方向ループ利得を減らすことになる。
【0020】
逆に、電流源90によりトランジスタ80から得られるエミッタ電流の量を減らすことは、エミッタ・フォロワ・トランジスタ80のベース・エミッタ接合を通じて順方向コンダクタンスを下げることになり、それによって、共通エミッタ・トランジスタ30のコレクタ33において、より少ない信号がそのベース31と結合され、共通エミッタ・トランジスタ30の利得が減少する。電流源90により得られる電流量の変動はエミッタ・フォロワ・トランジスタ80の動作点を変えることになるものの、トランジスタ30のバイアス状態はままでで影響を受けないため、トランジスタ30の利得が制御可能に変更される場合でも共通エミッタ・トランジスタ30の動作点(及びその直線性)は一定のままである。
【0021】
従来方式の利得制御メカニズムによるトランジスタの利得の変動と関連する、共通電極と接続されたトランジスタ(共通エミッタ・バイポーラ・トランジスタなど)の動作点の不所望の変動は、トランジスタの第1の入出力電極(コレクタなど)と制御電極(ベースなど)との間のネガティブ・フィードバックパスに電子的に制御可能なコンダクタンスを結合することにより効果的に事前に除去することが可能となる。
【0022】
電子的に制御されるフィードバック・エレメントがダイオードを含む場合、ダイオードと結合される制御可能な電流源を介して電流の流れを調整することによりその順方向コンダクタンスを変動させることは容易である。この順方向コンダクタンスの変動によって第1の入出力電極(コレクタ)から制御電極(ベース)へのフィードバック量が制御され、また、このフィードバック量の制御によってトランジスタの順方向ループ利得が制御される。制御されるフィードバック・エレメントがエミッタ・フォロワ・バイポーラ・トランジスタやソース・フォロワFETのような電極フォロワ・トランジスタを含む場合、制御可能な電流ソース/シンクによりその第2の入出力電極を通じて得られる電流の変動によってその順方向利得を容易に制御することが可能となる。次いで、この順方向利得の制御によってトランジスタの第1の入出力電極から制御電極へフィードバックされる電圧量の変動が生じる。
【0023】
電流源により得られる電流の変動は電子的に制御されるフィードバック・エレメントの動作点を変動させることになるものの、共通電極トランジスタのバイアス状態はそのままで影響を受けないため、トランジスタの動作点はそのまま一定であり、したがってトランジスタの直線性は一定のままである。上述したように、バイポーラ・アーキテクチャの場合、各実施例により用いられる補助エレメントが、共通エミッタ・バイポーラ・トランジスタ回路に含まれるタイプの電子的に制御されるPN接合デバイス構造を備えていることに起因して、増幅回路の製造を行う処理シーケンス用としてセットされた同一マスクに補助フィードバック・コンダクタンスを容易に形成することも可能となる。
【図面の簡単な説明】
【図1】
共通エミッタ・バイポーラ・トランジスタ増幅回路の複雑さを簡略にした例図である。
【図2】
米国特許出願第4,305,044の明細書で開示されたタイプの多段アーキテクチャを図示する。
【図3】
本発明の第1の実施例に基づく利得制御単一段共通エミッタ・トランジスタ増幅器を図示する。
【図4】
本発明の第2の実施例に基づく利得制御単一段共通エミッタ・トランジスタ増幅器を図示する。
(技術分野)
本発明は、RF電力増幅器で用いられるFETやバイポーラ・トランジスタ増幅回路のようなトランジスタ増幅回路に関し(但しこれに限定されるものではない)、特に、トランジスタの動作点に影響を与えることなく、電子的に共通の電極(エミッタやソースなど)トランジスタの順方向ループ利得を制御するネガティブ・フィードバックベースのメカニズムを対象とするものである。
【0002】
(背景技術)
直線性がRF通信回線の好結果の動作における相対的に重要な基準であるという理由で、増幅器アーキテクチャの基本構築ブロックとして、共通入出力電極と接続されたトランジスタ回路が使用されことが多い。図1は、増幅対象信号を印加する入力端子21と結合されるベース11を備えた一般的なエミッタ構成バイポーラ・トランジスタQ1における複雑さを簡略にした例を示す図である。トランジスタのエミッタ12は基準(接地)端子と結合され、トランジスタのコレクタ13は出力端子22と結合され、増幅されたRF出力信号がこの出力端子22から導き出される。
【0003】
図1の回路アーキテクチャでは、増幅器の利得はコレクタ13からベース11へのフィードバック・パスに結合される抵抗器23の値により確立される。増幅器の利得を変えるために、1以上の制御回路と共通エミッタ・トランジスタQ1との中間結合を行う(intercouple)ことが一般に実施され、これらの制御回路によって、或る形のバイアス電流の変調やエミッタ・デジェネレイションが一般に行われる。
【0004】
例えば、図2は、米国特許出願第4,305,044の明細書に開示されているタイプの多段アーキテクチャを図示するものであり、該アーキテクチャには、共通のコレクタ・トランジスタT3を備えたカスケード式共通エミッタ・トランジスタT1が設けられる。増幅対象の入力信号が入力端子10を介して第1段共通エミッタ・トランジスタT1のベースと結合されるのに対して、増幅された出力信号は、第2段エミッタ共通コレクタ・トランジスタT3と接続された出力端子16から導き出される。利得制御電圧が、端子14を介してバイアス電流制御トランジスタT2のベースに印加され、該バイアス電流制御トランジスタT2のコレクタは、共通エミッタ・トランジスタT1のコレクタ、及び、トランジスタT3のベースとノード18とを介して接続される。この利得制御電圧は、コンダクタンス(gm)の変調、及び、この変調による共通エミッタ増幅器トランジスタT1のコレクタ電流の変調を行うのに役立つ。
【0005】
利得制御される共通エミッタ・トランジスタ回路の別の例の中には、米国特許出願番号3,903,479;3,942,129;4,048,576;4,275,362;4,365,208;4,727,335の明細書に開示される例が含まれる。これらの増幅器設計の共通の欠点として、共通の電極(エミッタなど)トランジスタ段の利得がその動作点の変更により変わるという事実がある。増幅器の直線性はその動作点と緊密なつながりがあるため、上記方法による増幅器の利得の変化はその直線性の望ましくない変調を引き起こす。
【0006】
(発明の開示)
本発明は、制御電極と、第1の入出力電極と第2の入出力電極とを備えたトランジスタの利得を制御する方法を含み、前記制御電極に入力信号を印加し、前記第1の入出力電極から出力信号を導き、前記第2の入出力電極を基準ノードと結合して、共通電極トランジスタ構成を実現する方法において、
(a)前記共通電極トランジスタの制御電極と第1の入出力電極との間で制御可能な電子コンダクタンスを結合するステップと、
(b)動作点を変えることなく、前記共通電極トランジスタの順方向ループ利得を調整するように前記制御可能な電子コンダクタンスの動作を制御するステップと、を有することを特徴とする。
【0007】
また本発明には、入力信号が結合される制御電極と、増幅された出力信号が導き出される源である第1の入出力電極と、共通電極トランジスタ構成を実現するために基準ノードと結合される第2の入出力電極とを備えた共通電極トランジスタと;前記共通電極トランジスタの前記制御電極と前記第1の入出力電極との間で回路を成して結合される電子コンダクタンスであって、前記共通電極トランジスタの動作点を変えることなく、順方向ループ利得を調整するように制御可能に動作する制御可能な電子コンダクタンスとを有する回路が含まれる。
【0008】
さらに、本発明は、入力信号が結合される制御電極と、増幅された出力信号が導き出される源である第1の入出力電極と、基準ノードと結合されて、共通入出力電極トランジスタ構成を実現するように成す第2の入出力電極と、を備えた共通入出力電極トランジスタと;前記共通入出力電極トランジスタの前記制御電極と前記第1の入出力電極との間で回路を成して結合される制御可能な電子コンダクタンスと;前記制御処理可能な電子コンダクタンスと回路を成して結合される可変電流源であって、電子コンダクタンスの電流を制御し、それによって、制御可能な電子コンダクタンスのコンダクタンスを制御して、前記共通入出力電極トランジスタの前記第1の入出力電極から前記制御電極へフィードバックされる電圧を制御し、それによって前記共通入出力電極トランジスタの動作点を変えることなく、前記共通入出力電極トランジスタの順方向ループ利得を調整するように動作する可変電流源と、を有する可変利得共通入出力電極トランジスタ回路を含む発明である。
【0009】
都合のよいことに、共通電極トランジスタ増幅器、特に、トランジスタの動作点における不所望の変動に起因する従来技術の利得制御メカニズムの欠点が、新規の、改善された単一段共通電極トランジスタ増幅器アーキテクチャにより効果的に事前に除去される。該アーキテクチャは、第1の入出力電極(バイポーラ・トランジスタの場合にはコレクタ、FETの場合にはドレインなど)と、制御電極(バイポーラ・トランジスタの場合にはベース、FEの場合にはゲートなど)との間のネガティブ・フィードバックパスの中にインストールされた電子的に制御可能な補助コンダクタンスを備えている。
【0010】
非限定的実施例の提供を目的とするバイポーラ型の共通エミッタ回路に適用された本発明の第1の実施例では、電子的に制御されるコンダクタンス・エレメントは、制御可能な電流ソース/シンクにより調整可能な順方向コンダクタンスを持つダイオードを有する。制御可能な電流源の中を通って流れる電流量を変えることにより、ダイオードの中を通って流れる電流量を変更し、したがって、コレクタからベースへのフィードバック量を設定するダイオードのコンダクタンスを変更し、したがって、共通エミッタ・トランジスタの順方向ループ利得の変更が可能となる。共通エミッタ・トランジスタのバイアス状態はダイオードのコンダクタンスのこの制御処理により影響を受けることはないため、共通エミッタ・トランジスタの利得が制御可能に変更される場合でもトランジスタの動作点は一定のままである。
【0011】
本発明の第2の実施例(非限定的実施例としてバイポーラ・トランジスタを再び使用するものであるが)では、電子的に制御されるコンダクタンス・エレンとは、共通コレクタ構成エミッタ・フォロア・トランジスタを有し、該トランジスタはそのベースを共通エミッタ・トランジスタのコレクタと結合させ、そのエミッタを共通エミッタ・トランジスタのベースと結合させる。エミッタ・フォロワ・トランジスタの利得はそのエミッタを制御可能な電流源/シンクと結合することにより制御される。制御可能な電流源を介する電流量の変動により、エミッタ・フォロワ・トランジスタを介するベース・エミッタ電流の変化が生じ、その結果、その電圧フォロワ伝達関数、すなわちコレクタから共通エミッタ・トランジスタのベースへフィードバックされる電圧が電流源電流と共に変化する。第1の実施例の場合のように、電流源を変動させることによりここフィードバック装置(この場合エミッタ・フォロワ・トランジスタ)の動作点が変化する。しかし、共通エミッタ・トランジスタのバイアス状態はそのままで影響を受けることはなく、その結果、その利得が制御される場合でも動作点はのままであり、したがって共通エミッタ・トランジスタの直線性は一定のままである。好適には、各実施例で用いられる補助コンダクタンスが、共通エミッタ・バイポーラ・トランジスタ回路に含まれる或るタイプの電子的に制御されるPN接合デバイス構造を持つことが望ましく、これによって、増幅回路の製造に使用される処理シーケンスでセットされる追加マスクが不要となる。
【0012】
以下、添付図面を参照しながら、例を挙げて本発明について説明する。
【0013】
(発明を実施するため最良の形態)
図3は、非限定的実施例としてバイポーラ(共通エミッタ)トランジスタに適用されるような、第1の実施例に基づく利得制御単一段共通電極接続トランジスタ増幅器を示す図である。
【0014】
本例では、共通エミッタ構成バイポーラはNPNトランジスタ30であり、このNPNトランジスタ30は、増幅対象信号が印加される入力端子41と結合されるそのベース31と、基準電位のソース(接地(GND)など)と結合されるそのエミッタ32と、そのコレクタ33と結合される出力端子42とを備え、該出力端子42は、増幅された出力信号が導き出される源であり、また、インダクタンス43を介してコレクタ・バイアス端子(+Vcc)へ向かう起点となる端子である。コレクタ33とベース31との間の電子的に制御可能なコンダクタンスを介するネガティブ・フィードバックパスの制御により共通エミッタ・トランジスタ30の順方向ループ利得が確立される。
【0015】
図3の回路アーキテクチャでは、電子的に制御されるコンダクタンスは、ダイオード50を有し、ダイオード50の陽極51はコレクタ33と結合され、ダイオード50の陰極52はコンデンサ60を介してベース31と結合される。ダイオード50の順方向コンダクタンスは、陰極52と結合される制御可能な電流ソース/シンク70(接地基準)により確立される。制御可能な電流源70の中を流れる電流量を変動させることにより、ダイオード50の中を流れる電流量が制御可能に増減され、それによってダイオード50のコンダクタンスが制御可能に増減される。
【0016】
上記コンダクタンスび制御により、コレクタ33からベース31へのフィードバック量の制御が行われ、さらに、この制御によりトランジスタ30の利得の制御が行われる。例えば、電流源70により得られる電流を上げることは、ダイオード50を介する順方向コンダクタンスの上昇となり、それによってトランジスタ30のコレクタ33における信号のより多くをトランジスタ30のベースと結合することになり、それによってトランジスタの利得が減少する。逆に、電流源70を介して電流を下げることは、ダイオード50を介して順方向コンダクタンスを下げることになり、それによってトランジスタ30のコレクタ33における信号のさらに少ない信号をそのベースと結合することになり、それによって利得が増加する。トランジスタ30のバイアス状態は、ダイオード50のコンダクタンスのこの制御によって影響を受けることはないので、その利得が制御可能に変更される場合でもトランジスタの動作点は一定のままである。
【0017】
図4は、本発明の第2の実施例に基づく利得制御単一段共通電極接続トランジスタ増幅器を図示するものであるが、この実施例は非限定的実施例を示すことを目的として、バイポーラ・デバイスのケースに再び適用されるものである。図4の回路は共通エミッタ構成バイポーラ(NPNなど)のNPNトランジスタ30を有し、このNPNトランジスタ30は、増幅対象信号が印加される入力端子41と結合されるそのベース31と、基準電位のソース(接地(GND)など)と結合されるそのエミッタ32と、そのコレクタ33と結合される出力端子42とを備え、出力端子42は増幅された出力信号が導き出される源であり、次いで、インダクタンス43を介してコレクタ・バイアス端子(+Vcc)へ向かう起点となる端子である。
【0018】
本発明の第2の実施例では、トランジスタ30のコレクタ33とベース31との間の電子的に制御可能なコンダクタンス・エレメントは、バイポーラ(NPN)共通コレクタ構成のエミッタ・フォロワ・トランジスタ80を有し、このエミッタ・フォロワ・トランジスタ80は、トランジスタ30のコレクタ33と結合されるそのベース81と、コレクタ・バイアス端子(+Vcc)と結合されるそのコレクタ83と、キヤパシタ60を介してトランジスタ30のベース31と結合されるそのエミッタ82とを備えている。エミッタ・フォロワ・トランジスタ80の順方向利得は制御可能な電流ソース/シンク90(接地基準)とそのエミッタ82によって制御される。
【0019】
第2の実施例では、制御可能な電流源90の中を通って流れる電流量の変動により、エミッタ・フォロワ・トランジスタ80(したがってエミッタ・フォロワ・トランジスタ80の動作点)の中を通るベース・エミッタ電流が変えられ、その結果、共通コレクタ・トランジスタ80の電圧フォロワ伝達関数によってコレクタ33から共通エミッタ・トランジスタ30のベース31へフィードバックされる電圧量は電流源90の動作の調整に伴い変動する。例えば、エミッタ・フォロワ・トランジスタ80のエミッタ82から電流源90により得られる電流を上げることは、トランジスタ80のベース・エミッタ接合を通じて順方向コンダクタンスを増加させ、トランジスタ30のコレクタ33における信号のさらに多くをそのベース31と結合し、それによって、トランジスタ30の順方向ループ利得を減らすことになる。
【0020】
逆に、電流源90によりトランジスタ80から得られるエミッタ電流の量を減らすことは、エミッタ・フォロワ・トランジスタ80のベース・エミッタ接合を通じて順方向コンダクタンスを下げることになり、それによって、共通エミッタ・トランジスタ30のコレクタ33において、より少ない信号がそのベース31と結合され、共通エミッタ・トランジスタ30の利得が減少する。電流源90により得られる電流量の変動はエミッタ・フォロワ・トランジスタ80の動作点を変えることになるものの、トランジスタ30のバイアス状態はままでで影響を受けないため、トランジスタ30の利得が制御可能に変更される場合でも共通エミッタ・トランジスタ30の動作点(及びその直線性)は一定のままである。
【0021】
従来方式の利得制御メカニズムによるトランジスタの利得の変動と関連する、共通電極と接続されたトランジスタ(共通エミッタ・バイポーラ・トランジスタなど)の動作点の不所望の変動は、トランジスタの第1の入出力電極(コレクタなど)と制御電極(ベースなど)との間のネガティブ・フィードバックパスに電子的に制御可能なコンダクタンスを結合することにより効果的に事前に除去することが可能となる。
【0022】
電子的に制御されるフィードバック・エレメントがダイオードを含む場合、ダイオードと結合される制御可能な電流源を介して電流の流れを調整することによりその順方向コンダクタンスを変動させることは容易である。この順方向コンダクタンスの変動によって第1の入出力電極(コレクタ)から制御電極(ベース)へのフィードバック量が制御され、また、このフィードバック量の制御によってトランジスタの順方向ループ利得が制御される。制御されるフィードバック・エレメントがエミッタ・フォロワ・バイポーラ・トランジスタやソース・フォロワFETのような電極フォロワ・トランジスタを含む場合、制御可能な電流ソース/シンクによりその第2の入出力電極を通じて得られる電流の変動によってその順方向利得を容易に制御することが可能となる。次いで、この順方向利得の制御によってトランジスタの第1の入出力電極から制御電極へフィードバックされる電圧量の変動が生じる。
【0023】
電流源により得られる電流の変動は電子的に制御されるフィードバック・エレメントの動作点を変動させることになるものの、共通電極トランジスタのバイアス状態はそのままで影響を受けないため、トランジスタの動作点はそのまま一定であり、したがってトランジスタの直線性は一定のままである。上述したように、バイポーラ・アーキテクチャの場合、各実施例により用いられる補助エレメントが、共通エミッタ・バイポーラ・トランジスタ回路に含まれるタイプの電子的に制御されるPN接合デバイス構造を備えていることに起因して、増幅回路の製造を行う処理シーケンス用としてセットされた同一マスクに補助フィードバック・コンダクタンスを容易に形成することも可能となる。
【図面の簡単な説明】
【図1】
共通エミッタ・バイポーラ・トランジスタ増幅回路の複雑さを簡略にした例図である。
【図2】
米国特許出願第4,305,044の明細書で開示されたタイプの多段アーキテクチャを図示する。
【図3】
本発明の第1の実施例に基づく利得制御単一段共通エミッタ・トランジスタ増幅器を図示する。
【図4】
本発明の第2の実施例に基づく利得制御単一段共通エミッタ・トランジスタ増幅器を図示する。
Claims (10)
- 制御電極と、第1の入出力電極及び第2の入出力電極とを備えたトランジスタの利得を制御する方法であって、前記制御電極に入力信号を印加し、前記第1の入出力電極から出力信号を導き、前記第2の入出力電極を基準ノードと結合して、共通電極トランジスタ構成を実現する方法において、
(a)前記共通電極トランジスタの前記制御電極と前記第1の入出力電極との間で制御可能な電子コンダクタンスを結合するステップと、
(b)前記制御可能な電子コンダクタンスの動作を制御して、前記共通電極トランジスタの動作点を変えることなく、前記共通電極トランジスタの順方向ループ利得を調整するように成すステップと、を有することを特徴とする方法。 - 請求項1に記載の方法において、前記制御可能な電子コンダクタンスが、前記共通電極トランジスタの前記制御電極と前記第1の入出力電極と回路を成して結合される整流PN接合と、前記整流PN接合と回路を成して結合される可変電流源であって、前記制御処理可能な電子コンダクタンスの電流を制御し、それによって前記制御処理可能な電子コンダクタンスのコンダクタンスを制御するように動作して、前記共通電極トランジスタの前記第1の入出力電極から前記制御電極へフィードバックされる電圧を制御するように成す可変電流源とを含むことを特徴とする方法。
- 請求項1に記載の方法において、前記制御可能な電子コンダクタンスが、前記共通電極トランジスタの前記制御電極の順方向電流伝導パスと平行にその順方向電流伝導パスを備えたダイオードと;前記ダイオードと回路を成して結合される可変電流源であって、前記ダイオードのコンダクタンスを通じて電流を制御して、前記共通電極トランジスタの前記第1の入出力電極から前記制御電極へフィードバックされる電圧を制御するように成す可変電流源と;を有し、前記共通電極トランジスタが、ベースと、コレクタと、エミッタとを備えた共通エミッタ・バイポーラ・トランジスタを有し、さらに、前記制御可能な電子コンダクタンスが、エミッタ・フォロワ・トランジスタであって、そのベースを前記共通エミッタ・トランジスタの前記コレクタと結合し、そのエミッタを前記共通エミッタ・トランジスタの前記ベースと結合し、そのコレクタを共通コレクタ構成でバイアス源と結合して備えるエミッタ・フォロワ・トランジスタと;前記エミッタ・フォロワ・トランジスタの前記エミッタと回路を成して結合される可変電流源であって、ベース・エミッタ電流を制御し、それによって前記共通エミッタ・フォロワ・トランジスタの電圧フォロワ伝達関数を制御するように動作して、前記共通エミッタ・トランジスタの前記コレクタから前記ベースへフィードバックされる電圧を制御するように成す可変電流源と;を有することを特徴とする方法。
- 回路であって、入力信号が結合される制御電極と、増幅された出力信号が導き出される源である第1の入出力電極と、共通電極トランジスタ構成を実現するために基準ノードと結合される第2の入出力電極とを備えた共通電極トランジスタと;前記共通電極トランジスタの前記制御電極と前記第1の入出力電極との間で回路を成して結合される電子コンダクタンスであって、前記共通電極トランジスタの動作点を変えることなく、順方向ループ利得を調整するように制御可能に動作する制御可能な電子コンダクタンスと、を有することを特徴とする回路。
- 請求項4に記載の回路において、前記制御可能な電子コンダクタンスが、前記共通電極トランジスタの前記制御電極と前記第1の入出力電極と回路を成して結合される整流PN接合と、前記整流PN接合と回路を成して結合される可変電流源であって、前記制御処理可能な電子コンダクタンスの電流と、前記制御処理可能な電子コンダクタンスとを制御するように動作して、前記共通電極トランジスタの前記第1の入出力電極から前記制御電極へフィードバックされる電圧を制御するように成す可変電流源とを含むことを特徴とする回路。
- 請求項4に記載の回路において、前記制御可能な電子コンダクタンスが、前記共通出力電極トランジスタの前記制御電極の順方向電流伝導パスと平行にその順方向電流伝導パスを備えたダイオードと;前記ダイオードと回路を成して結合される可変電流源であって、前記ダイオードのコンダクタンスの電流を制御し、それによって、前記ダイオードのコンダクタンスを制御して、前記共通電極トランジスタの前記入力電極から前記第1の入出力電極へフィードバックされる電圧を制御するように成す可変電流源とを有することを特徴とする回路。
- 請求項5に記載の回路において、前記共通電極トランジスタが、ベースと、コレクタと、エミッタとを備えた共通エミッタ・バイポーラ・トランジスタを有し、さらに、前記制御可能な電子コンダクタンスが、エミッタ・フォロワ・トランジスタであって、そのベースを前記共通エミッタ・トランジスタの前記コレクタと結合し、そのエミッタを前記共通エミッタ・トランジスタの前記ベースと結合し、そのコレクタを共通コレクタ構成でバイアス源と結合して備えるエミッタ・フォロワ・トランジスタと;前記エミッタ・フォロワ・トランジスタの前記エミッタと回路を成して結合される可変電流源であって、ベース・エミッタ電流を制御し、前記共通エミッタ・フォロワ・トランジスタの電圧フォロワ伝達関数を制御するように動作して、前記共通エミッタ・トランジスタの前記コレクタから前記ベースへフィードバックされる電圧を制御するように成す可変電流源と、を有することを特徴とする回路。
- 可変利得共通入出力電極トランジスタ回路において、入力信号が結合される制御電極と、増幅された出力信号が導き出される源である第1の入出力電極と、基準ノードと結合されて、共通入出力電極トランジスタ構成を実現するように成す第2の入出力電極と、を備えた共通入出力電極トランジスタと;前記共通入出力電極トランジスタの前記制御電極と前記第1の入出力電極との間で回路を成して結合される制御可能な電子コンダクタンスと;前記制御処理可能な電子コンダクタンスと回路を成して結合される可変電流源であって、制御可能な電子コンダクタンスのコンダクタンスの電流を制御し、それによって、制御可能な電子コンダクタンスのコンダクタンスを制御して、前記共通入出力電極トランジスタの前記第1の入出力電極から前記制御電極へフィードバックされる電圧を制御し、それによって前記共通入出力電極トランジスタの動作点を変えることなく、前記共通入出力電極トランジスタの順方向ループ利得を調整するように動作する可変電流源と、を有することを特徴とする可変利得共通入出力電極トランジスタ回路。
- 請求項8に記載の可変利得共通入出力電極トランジスタ回路において、前記制御可能な電子コンダクタンスが、前記共通入出力電極トランジスタの前記制御電極と前記第1の入出力電極と回路を成して結合される整流PN接合を含み、さらに、前記制御可能な電子コンダクタンスが、前記共通入出力電極トランジスタの前記制御電極−第1入出力電極パスの順方向電流伝導パスと平行に前記第1の入出力電極パスの転送電流伝導パスを備えたダイオードを有することを特徴とする可変利得共通入出力電極トランジスタ回路。
- 請求項8に記載の可変利得共通入出力電極トランジスタ回路において、前記共通電極トランジスタが、ベースと、コレクタと、エミッタとを備えた共通エミッタ・バイポーラ・トランジスタを有し、さらに、前記制御可能な電子コンダクタンスが、エミッタ・フォロワ・トランジスタであって、そのベースを前記共通エミッタ・トランジスタの前記コレクタと結合し、そのエミッタを前記共通エミッタ・トランジスタの前記ベースと結合し、そのコレクタを共通コレクタ構成でバイアス源と結合して備えるエミッタ・フォロワ・トランジスタを有し、前記可変電流源が、前記エミッタ・フォロワ・トランジスタの前記エミッタと回路を成して結合され、ベース・エミッタ電流を制御し、前記共通エミッタ・フォロワ・トランジスタの電圧フォロワ伝達関数を制御するように動作して、前記共通エミッタ・トランジスタの前記コレクタから前記ベースへフィードバックされる電圧を制御し、したがって前記共通エミッタ・トランジスタの利得を制御するように成し、その場合、前記共通電極トランジスタが、前記制御電極に対応するベースと、前記第1の入出力電極に対応するコレクタと、前記第2の入出力電極に対応するエミッタと、を備えた共通エミッタ・バイポーラ・トランジスタを有することを特徴とする可変利得共通入出力電極トランジスタ回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/612,848 US6452452B1 (en) | 2000-07-10 | 2000-07-10 | Negative feedback gain control for common electrode transistor |
PCT/US2001/021722 WO2002009277A2 (en) | 2000-07-10 | 2001-07-10 | Negative feedback gain control for common electrode transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004505484A true JP2004505484A (ja) | 2004-02-19 |
Family
ID=24454873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002514880A Pending JP2004505484A (ja) | 2000-07-10 | 2001-07-10 | 共通電極トランジスタ用ネガティブ・フィードバック利得制御 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6452452B1 (ja) |
JP (1) | JP2004505484A (ja) |
CN (1) | CN1184736C (ja) |
AU (1) | AU2001271965A1 (ja) |
TW (1) | TW511332B (ja) |
WO (1) | WO2002009277A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012527205A (ja) * | 2009-05-16 | 2012-11-01 | アルカテル−ルーセント | 帰還線の分散制御を備えるトランスインピーダンス増幅器 |
JP2013236271A (ja) * | 2012-05-09 | 2013-11-21 | Nippon Telegr & Teleph Corp <Ntt> | 可変利得増幅器、及び増幅回路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3854840B2 (ja) * | 2000-11-27 | 2006-12-06 | シャープ株式会社 | 電力増幅回路およびそれを用いた通信装置 |
US7199666B2 (en) * | 2005-03-10 | 2007-04-03 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Construction and use of preamps having discrete gain states |
US7400200B2 (en) | 2006-03-17 | 2008-07-15 | Avago Technologies Wireless Ip Pte Ltd | Linear variable gain traveling wave amplifier |
JP4857189B2 (ja) * | 2007-05-16 | 2012-01-18 | 日本電信電話株式会社 | 広帯域低雑音増幅器 |
CN106788298B (zh) * | 2015-11-20 | 2019-03-15 | 厦门宇臻集成电路科技有限公司 | 一种功率放大器增益切换电路 |
WO2017105213A1 (en) * | 2015-12-17 | 2017-06-22 | Motorola Solutions, Inc. | Dual-feedback amplifier limiter |
CN105515539B (zh) * | 2015-12-22 | 2018-08-21 | 上海唯捷创芯电子技术有限公司 | 改善射频功率放大器线性度的方法、补偿电路及通信终端 |
CN118264511A (zh) * | 2024-05-29 | 2024-06-28 | 核芯互联科技(青岛)有限公司 | 一种连续时间线性均衡ctle电路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3036275A (en) * | 1958-08-26 | 1962-05-22 | Raytheon Co | Gain control circuits |
US3436670A (en) * | 1966-12-14 | 1969-04-01 | Motorola Inc | Variable bandwidth filter system |
US3903479A (en) | 1974-01-24 | 1975-09-02 | Rca Corp | Transistor base biasing using semiconductor junctions |
US3942129A (en) | 1974-11-04 | 1976-03-02 | Rca Corporation | Controlled gain amplifier |
US4048576A (en) | 1975-11-28 | 1977-09-13 | Gte Automatic Electric Laboratories Incorporated | Transistor amplifier stage with selectively adjustable gain control circuit |
US4275362A (en) | 1979-03-16 | 1981-06-23 | Rca Corporation | Gain controlled amplifier using a pin diode |
US4305044A (en) | 1979-10-01 | 1981-12-08 | Rca Corporation | Amplifier circuit having controllable gain |
US4365208A (en) | 1980-04-23 | 1982-12-21 | Rca Corporation | Gain-controlled amplifier using a controllable alternating-current resistance |
JPS6251813U (ja) | 1985-09-19 | 1987-03-31 | ||
US4774478A (en) * | 1986-09-19 | 1988-09-27 | Tektronix, Inc. | Feedback amplifier compensation circuitry |
JPH02149007A (ja) * | 1988-11-30 | 1990-06-07 | Nec Corp | 自動利得制御回路 |
US5264806A (en) * | 1992-05-26 | 1993-11-23 | Trw Inc. | Bipolar microwave monolithic amplifier with active feedback |
JP2653018B2 (ja) * | 1993-11-24 | 1997-09-10 | 日本電気株式会社 | トランスインピーダンス形増幅回路 |
US5389896A (en) * | 1994-02-24 | 1995-02-14 | Trw Inc. | HBT monolithic variable gain amplifier with bias compensation and buffering |
US5661437A (en) * | 1994-08-15 | 1997-08-26 | Nippon Telegraph And Telephone Corporation | Negative feedback variable gain amplifier circuit |
US5914640A (en) * | 1996-02-29 | 1999-06-22 | Texas Instruments Incorporated | Method and system for matching the input impedance of an RF amplifier an antenna to impedance |
JP3327783B2 (ja) * | 1996-08-30 | 2002-09-24 | シャープ株式会社 | トランジスタ電力増幅器 |
KR19990042066A (ko) * | 1997-11-25 | 1999-06-15 | 정선종 | 가변이득 증폭기 |
-
2000
- 2000-07-10 US US09/612,848 patent/US6452452B1/en not_active Expired - Lifetime
-
2001
- 2001-06-18 TW TW090112822A patent/TW511332B/zh not_active IP Right Cessation
- 2001-07-10 JP JP2002514880A patent/JP2004505484A/ja active Pending
- 2001-07-10 AU AU2001271965A patent/AU2001271965A1/en not_active Abandoned
- 2001-07-10 CN CNB018106390A patent/CN1184736C/zh not_active Expired - Fee Related
- 2001-07-10 WO PCT/US2001/021722 patent/WO2002009277A2/en active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012527205A (ja) * | 2009-05-16 | 2012-11-01 | アルカテル−ルーセント | 帰還線の分散制御を備えるトランスインピーダンス増幅器 |
JP2013236271A (ja) * | 2012-05-09 | 2013-11-21 | Nippon Telegr & Teleph Corp <Ntt> | 可変利得増幅器、及び増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2002009277A2 (en) | 2002-01-31 |
TW511332B (en) | 2002-11-21 |
US6452452B1 (en) | 2002-09-17 |
AU2001271965A1 (en) | 2002-02-05 |
WO2002009277A3 (en) | 2003-01-23 |
CN1437792A (zh) | 2003-08-20 |
CN1184736C (zh) | 2005-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6753734B2 (en) | Multi-mode amplifier bias circuit | |
US7218175B1 (en) | Dynamic feedback linearization | |
US7439805B1 (en) | Enhancement-depletion Darlington device | |
JP2001522566A (ja) | 直線性と帯域幅が改善された可変利得増幅器 | |
US5475343A (en) | Class AB complementary output stage | |
JP3131931B2 (ja) | 高周波高出力増幅装置 | |
JP2001102881A (ja) | 高周波電力増幅モジュールおよび無線通信装置 | |
US7292104B1 (en) | Variable gain amplifier | |
JP2004505484A (ja) | 共通電極トランジスタ用ネガティブ・フィードバック利得制御 | |
US6486739B1 (en) | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme | |
JPH07114332B2 (ja) | 相補形カレント・ミラー回路を用いたダイアモンド・フォロワ回路及びゼロ・オフセットの増幅器 | |
US5710522A (en) | Amplifier having an active current source | |
JP3660846B2 (ja) | Fetバイアス回路 | |
JPS5844803A (ja) | 11/2ポ−ルオ−デイオ電力増幅器 | |
JP3334930B2 (ja) | 電界効果トランジスタの増幅率の電圧制御のための回路装置 | |
US5068623A (en) | High-gain amplifier with low noise and low power dissipation, using field effect transistors | |
JPH04307804A (ja) | 単位利得最終段 | |
JPS622722B2 (ja) | ||
JP2004172936A (ja) | テレビジョンチューナの広帯域前置増幅器 | |
JPH0865057A (ja) | Fet電力増幅器 | |
JP2520809B2 (ja) | Fetバイアス回路 | |
JPH0366214A (ja) | 高周波電力増幅回路 | |
JP4639269B2 (ja) | 画像表示装置及び集積回路 | |
JP3393517B2 (ja) | モノリシック集積化低位相歪電力増幅器 | |
JPS6313570B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060921 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070301 |