JP2900677B2 - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JP2900677B2 JP2900677B2 JP1738092A JP1738092A JP2900677B2 JP 2900677 B2 JP2900677 B2 JP 2900677B2 JP 1738092 A JP1738092 A JP 1738092A JP 1738092 A JP1738092 A JP 1738092A JP 2900677 B2 JP2900677 B2 JP 2900677B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- gate
- output
- fet
- drain voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多段接続の電力増幅器に
関し、特に単一波および多数波の直線増幅及び飽和増幅
を行なう電力増幅器に関する。
関し、特に単一波および多数波の直線増幅及び飽和増幅
を行なう電力増幅器に関する。
【０００２】
【従来の技術】この種の電力増幅器は直線増幅特性に加
えて高効率動作を有することが要求される。この増幅器
における電力効率は主として出力段増幅器の能動素子の
特性に依存するものであり、このような増幅器において
はその素子の選定が重要であった。なかでも、多数の信
号を共通増幅する用途で使われる電力増幅器は、時間的
に入力信号数が激しく変る場合にも高効率動作を行う必
要があり、素子対策だけでは効率向上が不十分となって
いる。
えて高効率動作を有することが要求される。この増幅器
における電力効率は主として出力段増幅器の能動素子の
特性に依存するものであり、このような増幅器において
はその素子の選定が重要であった。なかでも、多数の信
号を共通増幅する用途で使われる電力増幅器は、時間的
に入力信号数が激しく変る場合にも高効率動作を行う必
要があり、素子対策だけでは効率向上が不十分となって
いる。
【０００３】即ち、単一波増幅に比べ、多数波増幅で
は、理論的に電力増幅器の飽和出力レベルは相互変調歪
の現われる分だけ下ってしまう。従って、多数波増幅で
の必要な値の出力レベルを確保するには、単一波増幅に
おいてこれより高い飽和出力が得られる素子を使用しな
ければならない。このため、単一波増幅において規定値
以上の出力を出すという電力増幅器の無駄な使い方をし
ていた。即ち、電力増幅器の効率が良くても出力が高け
れば消費する電源電力は高くなってしまうことになる。
は、理論的に電力増幅器の飽和出力レベルは相互変調歪
の現われる分だけ下ってしまう。従って、多数波増幅で
の必要な値の出力レベルを確保するには、単一波増幅に
おいてこれより高い飽和出力が得られる素子を使用しな
ければならない。このため、単一波増幅において規定値
以上の出力を出すという電力増幅器の無駄な使い方をし
ていた。即ち、電力増幅器の効率が良くても出力が高け
れば消費する電源電力は高くなってしまうことになる。
【０００４】図６は電界効果トランジスタ（以下ＦＥＴ
と称す）を使用した従来の電力増幅器の特性図である。
電力増幅器への入力電力が上るにつれて、出力電力Ａ
１，Ａ２は上っていき、最後には飽和し、一定値とな
る。単一波入力時Ａ１に比べ、多数入力時Ａ２は飽和出
力レベルが低くなっている。これに相関して、飽和時に
は多数波入力時の消費電力Ｃ２も低い。このほか、ＦＥ
Ｔ特有のゲートリーク電流Ｂ１，Ｂ２は、飽和に近づく
と、わずかに負方向に流れ出し、続いて正方向へ増加す
る。このように、単一波入力時の消費電力Ｃ１は、多数
波入力時Ｃ２よりも多く必要となる。
と称す）を使用した従来の電力増幅器の特性図である。
電力増幅器への入力電力が上るにつれて、出力電力Ａ
１，Ａ２は上っていき、最後には飽和し、一定値とな
る。単一波入力時Ａ１に比べ、多数入力時Ａ２は飽和出
力レベルが低くなっている。これに相関して、飽和時に
は多数波入力時の消費電力Ｃ２も低い。このほか、ＦＥ
Ｔ特有のゲートリーク電流Ｂ１，Ｂ２は、飽和に近づく
と、わずかに負方向に流れ出し、続いて正方向へ増加す
る。このように、単一波入力時の消費電力Ｃ１は、多数
波入力時Ｃ２よりも多く必要となる。
【０００５】
【発明が解決しようとする課題】従って、本発明は、上
記従来の電力増幅器の欠点を除去すべくなされたもので
あり、その目的とするところは、単一波入力時と多数波
入力時とで一波当りの出力レベルをほぼ同じレベルと
し、また一波当りの消費電力も同程度とすることが可能
な電力増幅器を提供することにある。
記従来の電力増幅器の欠点を除去すべくなされたもので
あり、その目的とするところは、単一波入力時と多数波
入力時とで一波当りの出力レベルをほぼ同じレベルと
し、また一波当りの消費電力も同程度とすることが可能
な電力増幅器を提供することにある。
【０００６】
【課題を解決するための手段】本発明による電力増幅器
は、可変数の多数信号波を多段接続の増幅器で増幅する
電力増幅器において、飽和領域近傍で動作させるＦＥＴ
を増幅素子とする出力段増幅器と、前記ＦＥＴのゲート
リーク電流を検出するゲートリーク検出手段と、検出さ
れた前記ゲートリーク電流に応答し，前記ゲートリーク
電流が増加すると前記ＦＥＴのドレイン電圧を上昇させ
る方向に制御するドレイン電圧制御手段とを備えてい
る。
は、可変数の多数信号波を多段接続の増幅器で増幅する
電力増幅器において、飽和領域近傍で動作させるＦＥＴ
を増幅素子とする出力段増幅器と、前記ＦＥＴのゲート
リーク電流を検出するゲートリーク検出手段と、検出さ
れた前記ゲートリーク電流に応答し，前記ゲートリーク
電流が増加すると前記ＦＥＴのドレイン電圧を上昇させ
る方向に制御するドレイン電圧制御手段とを備えてい
る。
【０００７】また、前記ドレイン電圧制御手段が、前記
信号波数が変っても前記出力段増幅器からの信号波数１
波あたり出力電力が前記信号波数に係わらずほぼ同じ値
になるように前記ドレイン電圧を制御する構成をとるこ
とができる。 さらに、前記ゲートリーク検出手段が、前
記ＦＥＴのゲートと前記ゲートにバイアスを与えるバイ
アス回路との間に接続された抵抗器の両端電圧を検出す
る手段であってもよい。
信号波数が変っても前記出力段増幅器からの信号波数１
波あたり出力電力が前記信号波数に係わらずほぼ同じ値
になるように前記ドレイン電圧を制御する構成をとるこ
とができる。 さらに、前記ゲートリーク検出手段が、前
記ＦＥＴのゲートと前記ゲートにバイアスを与えるバイ
アス回路との間に接続された抵抗器の両端電圧を検出す
る手段であってもよい。
【０００８】
【実施例】以下、図面を用いて本発明の実施例について
説明する。
説明する。
【０００９】図１は、本発明の一実施例のブロック図で
ある。入力端子６からの入力信号は低レベルの増幅器１
および中間レベルの増幅器２によって増幅される。な
お、これらの中間に別の増幅器が接続されることもあ
る。増幅器２からの増幅信号は、端子３１から出力段増
幅器３に入力され、この増幅器３によってさらに増幅さ
れて出力端子７の出力信号とされる。この出力段増幅器
３にはＦＥＴが増幅素子として使用されている。制御回
路４は出力段増幅器３内のＦＥＴのゲートリーク電流Ｉ
１を検出し、このゲートリーク電流Ｉ１が増加すると出
力段増幅器３のＦＥＴにバイアス（ゲート電圧−Ｖｃｃ
およびドレイン電圧＋Ｖｄ）を供給する電源５をＦＥＴ
のドレイン電圧＋Ｖｄを上昇させるように制御する。即
ち、制御回路４は、飽和時における出力端子７における
１波当りの出力レベルを信号波数に係わらず一定値に保
つように電源５から供給するドレイン電圧＋Ｖｄを変え
て出力段増幅器３の回路定数を制御する。
ある。入力端子６からの入力信号は低レベルの増幅器１
および中間レベルの増幅器２によって増幅される。な
お、これらの中間に別の増幅器が接続されることもあ
る。増幅器２からの増幅信号は、端子３１から出力段増
幅器３に入力され、この増幅器３によってさらに増幅さ
れて出力端子７の出力信号とされる。この出力段増幅器
３にはＦＥＴが増幅素子として使用されている。制御回
路４は出力段増幅器３内のＦＥＴのゲートリーク電流Ｉ
１を検出し、このゲートリーク電流Ｉ１が増加すると出
力段増幅器３のＦＥＴにバイアス（ゲート電圧−Ｖｃｃ
およびドレイン電圧＋Ｖｄ）を供給する電源５をＦＥＴ
のドレイン電圧＋Ｖｄを上昇させるように制御する。即
ち、制御回路４は、飽和時における出力端子７における
１波当りの出力レベルを信号波数に係わらず一定値に保
つように電源５から供給するドレイン電圧＋Ｖｄを変え
て出力段増幅器３の回路定数を制御する。
【００１０】図２は図１に示す出力段増幅器３の回路図
である。増幅素子であるＦＥＴ５１のゲートには、カッ
プリングコンデンサ５２を介して端子３１から入力信号
が印加され、ＦＥＴ５１のドレインからは、カップリン
グコンデンサ５３を介して出力端子７に出力信号が出力
される。このＦＥＴ５１のゲートリーク電流Ｉ１を検出
すべく、交流阻止用のチョークコイル５４を介して検出
用の抵抗器５５が設けられている。この抵抗器５５およ
びこの抵抗器５５と直列に接続された抵抗器５６，５７
とによりＦＥＴ５１のゲートバイアス回路が構成されて
おり、抵抗器５６の一端に接続された上記電源５から負
のゲートバイアス電圧−Ｖｃｃが供給されている。ま
た、抵抗器５６の他端は抵抗器５７を介して接地されて
いる。そして、抵抗器５５の両端電圧からＦＥＴ５１の
ゲートリーク電流を検出している。さらに、上記電源５
からは、上記制御回路４によって制御されているドレイ
ン電圧＋Ｖｄがチョークコイル５８を介してＦＥＴ５１
に供給される。
である。増幅素子であるＦＥＴ５１のゲートには、カッ
プリングコンデンサ５２を介して端子３１から入力信号
が印加され、ＦＥＴ５１のドレインからは、カップリン
グコンデンサ５３を介して出力端子７に出力信号が出力
される。このＦＥＴ５１のゲートリーク電流Ｉ１を検出
すべく、交流阻止用のチョークコイル５４を介して検出
用の抵抗器５５が設けられている。この抵抗器５５およ
びこの抵抗器５５と直列に接続された抵抗器５６，５７
とによりＦＥＴ５１のゲートバイアス回路が構成されて
おり、抵抗器５６の一端に接続された上記電源５から負
のゲートバイアス電圧−Ｖｃｃが供給されている。ま
た、抵抗器５６の他端は抵抗器５７を介して接地されて
いる。そして、抵抗器５５の両端電圧からＦＥＴ５１の
ゲートリーク電流を検出している。さらに、上記電源５
からは、上記制御回路４によって制御されているドレイ
ン電圧＋Ｖｄがチョークコイル５８を介してＦＥＴ５１
に供給される。
【００１１】次に、図２および図６にさらに図３のドレ
イン電圧をパラメータとするＦＥＴを用いた電力増幅器
の特性図を併せ参照して、出力段増幅器３の動作を説明
する。ＦＥＴ５１は飽和領域になると図６のＢ１，Ｂ２
に示すようにゲートリーク電流Ｉ１が流れ始め、抵抗器
５５の両端にこの電流Ｉ１に応じた電圧が発生し、制御
回路４内でこの電圧を検出する。図３に示すようにＦＥ
Ｔ５１のドレイン電圧を高くすると、飽和出力が高くな
り（Ａ３）、消費電力も増加する（Ｃ３）。これらの変
化方向は単一波入力，多数波入力ともに同様である。
イン電圧をパラメータとするＦＥＴを用いた電力増幅器
の特性図を併せ参照して、出力段増幅器３の動作を説明
する。ＦＥＴ５１は飽和領域になると図６のＢ１，Ｂ２
に示すようにゲートリーク電流Ｉ１が流れ始め、抵抗器
５５の両端にこの電流Ｉ１に応じた電圧が発生し、制御
回路４内でこの電圧を検出する。図３に示すようにＦＥ
Ｔ５１のドレイン電圧を高くすると、飽和出力が高くな
り（Ａ３）、消費電力も増加する（Ｃ３）。これらの変
化方向は単一波入力，多数波入力ともに同様である。
【００１２】さらに図４の出力段増幅器３のドレイン電
圧制御に関する説明図を参照してＦＥＴ５１のゲートリ
ーク電流Ｉ１によるドレイン電圧＋Ｖｄ制御について説
明する。図４（ａ）には、図３に示す入力電力ａ点にお
けるＦＥＴ５１のドレイン電圧＋Ｖｄとゲートリーク電
流Ｉ１との関係と、制御回路４の出力（ドレイン電圧）
とゲート電流Ｉ１との関係が示されている。この図では
ＦＥＴ５１のドレイン電圧＋Ｖｄが上昇するとゲートリ
ーク電流Ｉ１は減少し、一方、制御回路４の出力はゲー
トリーク電流Ｉ１が増大するとドレイン電圧＋Ｖｄを高
くする方向に制御されることを示している。そして、図
４（ｂ）は、上記入力電力ａ点における制御回路４の出
力（ドレイン電圧＋Ｖｄ）とゲートリーク電流Ｉ１を示
しており、この入力電力ａ点においてはＦＥＴ５１のゲ
ートリーク電流Ｉ１を一定に保持するように制御回路４
出力が変化することを示している。この結果、出力段増
幅器３の消費電力および飽和出力がこのゲートリーク電
流Ｉ１にリンクしてほぼ一定値に保持される。
圧制御に関する説明図を参照してＦＥＴ５１のゲートリ
ーク電流Ｉ１によるドレイン電圧＋Ｖｄ制御について説
明する。図４（ａ）には、図３に示す入力電力ａ点にお
けるＦＥＴ５１のドレイン電圧＋Ｖｄとゲートリーク電
流Ｉ１との関係と、制御回路４の出力（ドレイン電圧）
とゲート電流Ｉ１との関係が示されている。この図では
ＦＥＴ５１のドレイン電圧＋Ｖｄが上昇するとゲートリ
ーク電流Ｉ１は減少し、一方、制御回路４の出力はゲー
トリーク電流Ｉ１が増大するとドレイン電圧＋Ｖｄを高
くする方向に制御されることを示している。そして、図
４（ｂ）は、上記入力電力ａ点における制御回路４の出
力（ドレイン電圧＋Ｖｄ）とゲートリーク電流Ｉ１を示
しており、この入力電力ａ点においてはＦＥＴ５１のゲ
ートリーク電流Ｉ１を一定に保持するように制御回路４
出力が変化することを示している。この結果、出力段増
幅器３の消費電力および飽和出力がこのゲートリーク電
流Ｉ１にリンクしてほぼ一定値に保持される。
【００１３】図５は上記図４のようにＦＥＴ５１のドレ
イン電圧を制御した時の出力段増幅器３の特性図であ
る。上述のように入力電力ａ点で出力段増幅器３のＦＥ
Ｔ５１のドレイン電圧＋ＶｄをＦＥＴ５１のゲートリー
ク電流Ｉ１が一定になるように制御すると、入力電力に
対する出力電力Ａ５，ゲートリーク電流Ｂ５および消費
電力の逆数である効率Ｄ５ともに、単一波入力、多数波
入力ともにほぼ同一の特性となる。このように単一波入
力での消費電力および出力電力を多数波入力で必要なレ
ベルまで下げることができる。このため、この発明にな
る電力増幅器は低消費電力とすることができ、これに付
随して小型・軽量化も達成できることになる。
イン電圧を制御した時の出力段増幅器３の特性図であ
る。上述のように入力電力ａ点で出力段増幅器３のＦＥ
Ｔ５１のドレイン電圧＋ＶｄをＦＥＴ５１のゲートリー
ク電流Ｉ１が一定になるように制御すると、入力電力に
対する出力電力Ａ５，ゲートリーク電流Ｂ５および消費
電力の逆数である効率Ｄ５ともに、単一波入力、多数波
入力ともにほぼ同一の特性となる。このように単一波入
力での消費電力および出力電力を多数波入力で必要なレ
ベルまで下げることができる。このため、この発明にな
る電力増幅器は低消費電力とすることができ、これに付
随して小型・軽量化も達成できることになる。
【００１４】
【発明の効果】以上説明したように本発明は、出力段増
幅器に使用するＦＥＴのゲートリーク電流が一定になる
ように制御することによって単一波入力時においても多
数波入力時とほぼ同一出力レベルとすることができ、こ
の結果、単一波入力時においても多数波入力時と同様の
高い電力効率を得ることができ、低消費電力かつ小型・
軽量な電力増幅器を得ることができる効果がある。
幅器に使用するＦＥＴのゲートリーク電流が一定になる
ように制御することによって単一波入力時においても多
数波入力時とほぼ同一出力レベルとすることができ、こ
の結果、単一波入力時においても多数波入力時と同様の
高い電力効率を得ることができ、低消費電力かつ小型・
軽量な電力増幅器を得ることができる効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】図１の実施例で用いた出力段増幅器３の回路図
である。
である。
【図３】ドレイン電圧をパラメータとするＦＥＴを用い
た電力増幅器の特性図である。
た電力増幅器の特性図である。
【図４】図１に示した出力段増幅器３のドレイン電圧制
御に関する説明図である。図４（ａ）は図３に示す入力
電力ａ点におけるＦＥＴ５１のドレイン電圧＋Ｖｄとゲ
ートリーク電流Ｉ１との関係と、制御回路４の出力（ド
レイン電圧）とゲート電流Ｉ１との関係を示しており、
図４（ｂ）は上記入力電力ａ点における制御回路４の出
力（ドレイン電圧＋Ｖｄ）とゲートリーク電流Ｉ１との
関係を示している。
御に関する説明図である。図４（ａ）は図３に示す入力
電力ａ点におけるＦＥＴ５１のドレイン電圧＋Ｖｄとゲ
ートリーク電流Ｉ１との関係と、制御回路４の出力（ド
レイン電圧）とゲート電流Ｉ１との関係を示しており、
図４（ｂ）は上記入力電力ａ点における制御回路４の出
力（ドレイン電圧＋Ｖｄ）とゲートリーク電流Ｉ１との
関係を示している。
【図５】図１の出力段増幅器３の特性図である。
【図６】ＦＥＴを使用する従来の電力増幅器の特性図で
ある。
ある。
１，２ 増幅器 ３ 出力段増幅器 ４ 制御回路 ５ 電源 ６ 入力端子 ７ 出力端子 ３１ 端子 ５１ ＦＥＴ ５２，５３ カップリングコンデンサ ５４，５８ チョークコイル ５５〜５７ 抵抗器
Claims (3)
- 【請求項１】 可変数の多数信号波を多段接続の増幅器
で増幅する電力増幅器において、飽和領域近傍で動作さ
せるＦＥＴを増幅素子とする出力段増幅器と、前記ＦＥ
Ｔのゲートリーク電流を検出するゲートリーク検出手段
と、検出された前記ゲートリーク電流に応答し，前記ゲ
ートリーク電流が増加すると前記ＦＥＴのドレイン電圧
を上昇させる方向に制御するドレイン電圧制御手段とを
備えることを特徴とする電力増幅器。 - 【請求項２】 前記ドレイン電圧制御手段が、前記信号
波数が変っても前記出力段増幅器からの信号波数１波あ
たり出力電力が前記信号波数に係わらずほぼ同じ値にな
るように前記ドレイン電圧を制御することを特徴とする
請求項１記載の電力増幅器。 - 【請求項３】 前記ゲートリーク検出手段が、前記Ｆ
ＥＴのゲートと前記ゲートにバイアスを与えるバイアス
回路との間に接続された抵抗器の両端電圧を検出する手
段であることを特徴とする請求項１記載の電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1738092A JP2900677B2 (ja) | 1992-02-03 | 1992-02-03 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1738092A JP2900677B2 (ja) | 1992-02-03 | 1992-02-03 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235670A JPH05235670A (ja) | 1993-09-10 |
| JP2900677B2 true JP2900677B2 (ja) | 1999-06-02 |
Family
ID=11942406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1738092A Expired - Lifetime JP2900677B2 (ja) | 1992-02-03 | 1992-02-03 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900677B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2591466B2 (ja) * | 1994-04-13 | 1997-03-19 | 日本電気株式会社 | 電力増幅回路 |
| JP4568033B2 (ja) * | 2004-06-10 | 2010-10-27 | 株式会社東芝 | 半導体増幅回路 |
| WO2008136124A1 (ja) * | 2007-04-26 | 2008-11-13 | Panasonic Corporation | 増幅器 |
-
1992
- 1992-02-03 JP JP1738092A patent/JP2900677B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235670A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6025754A (en) | Envelope modulated amplifier bias control and method | |
| JP2004520754A (ja) | オンデマンド型の電源ブーストを持つ増幅器システム | |
| JPH06510655A (ja) | Ｒｆ増幅器バイアス制御方法および装置 | |
| JP4197123B2 (ja) | スイッチモードｒｆ増幅器の可変バイアス制御方法 | |
| US5196807A (en) | Amplifying circuit | |
| JP2900677B2 (ja) | 電力増幅器 | |
| JPH02149108A (ja) | ゲート電圧制御回路 | |
| US5754066A (en) | Output stage for buffering an electrical signal and method for performing the same | |
| US6326842B1 (en) | Variable gain amplifying apparatus which can change a gain during an operation | |
| EP0913928B1 (en) | Power amplification device | |
| JP3105489B2 (ja) | 増幅器 | |
| JP3175881B2 (ja) | 高周波増幅器 | |
| JP2676823B2 (ja) | バイアス回路 | |
| JPH07283662A (ja) | 電力増幅回路 | |
| US20030169112A1 (en) | Variable gain amplifier with low power consumption | |
| JPH04278705A (ja) | 高周波電力増幅器 | |
| US20020140509A1 (en) | Efficient AC coupled CMOS RF amplifier | |
| JPH0722874A (ja) | 増幅装置 | |
| JP3144361B2 (ja) | 差動増幅器 | |
| JP2001148615A (ja) | Ｍｏｓ−ｆｅｔ増幅回路 | |
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JP3175099B2 (ja) | 電空変換器 | |
| JP3617704B2 (ja) | 対数増幅器 | |
| JPH0528111U (ja) | 位相補償高出力増幅器 | |
| JPH0346578Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990216 |