JPH05110448A

JPH05110448A - Digital data compression, expansion method and its reproduction device

Info

Publication number: JPH05110448A
Application number: JP26738391A
Authority: JP
Inventors: Masataka Saito; 昌孝斎藤; Hiroshi Yasuda; 博安田; Koichi Higuchi; 厚一樋口; Saburo Miyamoto; 三朗宮本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-10-16
Filing date: 1991-10-16
Publication date: 1993-04-30

Abstract

PURPOSE:To reduce the storage capacity of a RAM when digital data are stored in the RAM. CONSTITUTION:Suppose that a difference DELTAVn of both samples consecutive in time series is (0000,0000,0000,0110) expressed in a binary number and 16-bit digital code 22, then it is expressed as (0006) in a hexadecimal number. Then a high-order 12-bit in a 16-bit digital code 22 in a binary number of the difference DELTAVn of both the samples is all 0, the high-order 12-bits are omitted. Then the DELTAVn is expressed in total 6-bits by compression data 24 ((6 in hexadecimal number) expressed in low-order 4-bits, sign code data 23 (0 indicates a positive number) and a 1-bit end code 25 set to 1 which indicates the high-order bits over the low-order 4-bits are all 0. Thus, the difference DELTAVn of both the samples is expressed in 6-bits which compresses the bit number from the 17-bit expression and the storage capacity of the memory is reduced by storing the compression data into the memory.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、ディジタルオーディオ
機器等に用いて有効なディジタルデータ圧縮および伸長
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital data compression and decompression method effective for use in digital audio equipment and the like.

【０００２】[0002]

【従来の技術】近年、ＣＤプレーヤをはじめとするディ
ジタルオーディオ機器等のディジタル技術の普及にはめ
ざましいものがあり、これらの機器では再生をより確実
にするためディジタルデータを一時的にメモリーに蓄え
てデータ出力することが考えられる。2. Description of the Related Art In recent years, digital technologies such as CD players and other digital audio devices have been remarkably widespread, and in these devices, digital data is temporarily stored in a memory for more reliable reproduction. It is possible to output data.

【０００３】以下、図面を参照しながら上述した従来の
ＣＤプレーヤを例にディジタルデータをメモリーに一時
的に蓄えて出力するディジタルオーディオ機器について
説明する。A digital audio device for temporarily storing digital data in a memory and outputting the digital data will be described below with reference to the drawings, taking the conventional CD player as an example.

【０００４】図１９は従来のＣＤプレーヤの構成を示す
ブロック図である。図１９において、１はＣＤプレーヤ
からなるディジタルデータ再生装置であり、ＣＤの情報
記録トラックから光ピックアップにより光学的に情報を
読み取る信号読取装置、前記信号読取装置からのディジ
タル信号をＥＦＭ伸長、デインターリーブ、誤り訂正等
の信号処理をするディジタル信号処理回路を備えてい
る。２はディジタルデータ再生装置１によって再生され
た１６ビットディジタル信号１１をアナログ信号に変換
するＤＡコンバータ、３はローパスフィルター付増幅回
路、４は出力端子である。このような構成により、ディ
ジタルデータ再生装置１の信号読取装置でＣＤから光学
的に信号を読み取り、信号処理回路で前述のディジタル
信号処理を行い１６ビットディジタル信号１１を出力
し、ＤＡコンバータ２で図２０の半アナログ信号１２に
変換し、さらにローパスフィルター付増幅器３で図２０
のアナログ信号１３を得て出力端子４に再生信号を出力
するものである。FIG. 19 is a block diagram showing the structure of a conventional CD player. In FIG. 19, reference numeral 1 denotes a digital data reproducing device composed of a CD player, which is a signal reading device for optically reading information from an information recording track of a CD by an optical pickup, EFM expansion and deinterleaving of a digital signal from the signal reading device. , A digital signal processing circuit for performing signal processing such as error correction. Reference numeral 2 is a DA converter for converting the 16-bit digital signal 11 reproduced by the digital data reproducing apparatus 1 into an analog signal, 3 is an amplifier circuit with a low-pass filter, and 4 is an output terminal. With such a configuration, the signal reading device of the digital data reproducing device 1 optically reads the signal from the CD, the signal processing circuit performs the above-mentioned digital signal processing, and outputs the 16-bit digital signal 11, and the DA converter 2 20 semi-analog signal 12 is converted into a low-pass filter amplifier 3 shown in FIG.
Of the analog signal 13 and outputs the reproduction signal to the output terminal 4.

【０００５】しかしなから、ＣＤプレーヤにおいては振
動等の外乱を受けた場合、光ピックアップのトラックは
ずれ、フォーカスはずれを起こし再生音が途切れること
があり、特にポータブルＣＤ、車載用ＣＤプレーヤにお
いては起こりやすいものであった。However, when a disturbance such as vibration occurs in a CD player, the track of the optical pickup may be out of focus, the focus may be out of focus, and the reproduced sound may be interrupted, which is particularly likely to occur in a portable CD or an in-vehicle CD player. It was a thing.

【０００６】そこで、図２１に示すような再生ディジタ
ルデータを大容量のメモリーに一時的に蓄えて再生する
ことで上記問題を解決することが考えられる。図２１に
おいて、６は大容量のランダムアクセスメモリー（ＲＡ
Ｍ）、５はディジタルデータ再生装置１から出力された
１６ビットディジタル信号を順次ＲＡＭ６に記憶し、一
定の通常速度でＲＡＭ６から１６ビットディジタル信号
を順次読みだしＤＡコンバータへ送るＲＡＭ制御回路で
ある。このような構成において、再生時に始めの一定時
間だけディジタルデータ再生装置１のＣＤの回転速度を
上げて信号の読み取り速度を上げ、ディジタル信号処理
回路の信号処理のクロックの周波数を上げて再生し、Ｒ
ＡＭ制御回路５により前記信号処理の速度に合わせてＲ
ＡＭ６にＣＤの再生データを記憶し、ＲＡＭ制御回路５
によりＲＡＭ６から通常の再生速度で１６ビットディジ
タルデータ１１ｂを順次読み出してＤＡコンバータ２で
アナログ変換して再生することで再生音に影響なくＣＤ
から再生された１６ビットディジタル信号１１ａをＲＡ
Ｍ６に一定量一時的に蓄えることができる。なお、ＲＡ
Ｍ６にデータが一定量蓄えられたらディジタルデータ再
生装置１のＣＤの回転速度およびディジタル信号処理回
路の処理速度を通常の速度に戻す。Therefore, it is conceivable to solve the above problem by temporarily storing reproduced digital data as shown in FIG. 21 in a large-capacity memory and reproducing it. In FIG. 21, 6 is a large-capacity random access memory (RA
M) and 5 are RAM control circuits for sequentially storing the 16-bit digital signals output from the digital data reproducing device 1 in the RAM 6 and sequentially reading the 16-bit digital signals from the RAM 6 at a constant normal speed and sending them to the DA converter. In such a configuration, during reproduction, the CD rotation speed of the digital data reproducing device 1 is increased for the first fixed time to increase the signal reading speed, and the signal processing clock frequency of the digital signal processing circuit is increased for reproduction. R
The AM control circuit 5 adjusts R according to the speed of the signal processing.
The reproduction data of the CD is stored in the AM6, and the RAM control circuit 5
Thus, the 16-bit digital data 11b is sequentially read from the RAM 6 at a normal reproduction speed, and the DA converter 2 converts the analog data to reproduce the CD, so that the reproduced sound is not affected.
16-bit digital signal 11a reproduced from the RA
A certain amount can be temporarily stored in M6. Note that RA
When a certain amount of data is stored in M6, the rotation speed of the CD of the digital data reproducing apparatus 1 and the processing speed of the digital signal processing circuit are returned to the normal speed.

【０００７】この状態でディジタルデータ再生装置１に
振動等の外乱が加えられてトラッキングまたはフォーカ
スはずれが発生した場合は、ＲＡＭ６に蓄えられたデー
タを通常速度で読みだして再生し、この蓄えられたデー
タを読み出している間にトラッキングまたはフォーカス
はずれが発生したＣＤ上のアドレスを検索して光ピック
アップをアクセスして、再度そのアドレスからＣＤのデ
ータを読み直してデータを繋ぎ合わせることにより再生
信号に音飛びを発生することなく確実にＣＤを再生する
ことが可能となる。In this state, when a disturbance such as a vibration is applied to the digital data reproducing apparatus 1 to cause tracking or defocusing, the data stored in the RAM 6 is read out at a normal speed and reproduced, and stored. While the data is being read, the address on the CD where tracking or defocus occurred occurs is searched, the optical pickup is accessed, the data on the CD is read again from that address, and the data is connected to skip the playback signal. It is possible to reliably play back the CD without causing the error.

【０００８】[0008]

【発明が解決しようとする課題】しかしながら、前述の
ようなＣＤプレーヤのトラッキングまたはフォーカスは
ずれが発生した場合の対策を考えた時に必要となるＲＡ
Ｍ６の記憶容量は、例えば、ＣＤのサンプリング周波数
が４４．１ｋHz、Ｌ、Ｒチャンネルの２チャンネル、各
チャンネルが１６ビットのため１秒間のデータは４４．
１ｋHz×２ｃｈ×１６ｂｉｔ＝１．４１１２Ｍｂｉｔと
なり、今、トラッキングまたはフォーカスはずれが発生
してから光ピックアップを元の位置に戻してデータ正し
く繋ぎ合わせるのに３秒かかるとすると１．４１１２Ｍ
ｂｉｔ×３秒＝４．２３３６Ｍｂｉｔ以上となる。この
ような大容量の記憶容量のＲＡＭ６を搭載させようとす
ると例えば２５６Ｋダイナミック型ＲＡＭ（ＤＲＡＭ）
を用いたい場合は１７個必要となり、物理的スペースが
大きく必要となるため、小型軽量化を要求されるポータ
ブルＣＤプレーヤおよび車載用ＣＤプレーヤ等では実現
が困難であるという問題があった。However, it is necessary to consider the RA when the tracking or defocus of the CD player as described above occurs.
The storage capacity of the M6 is, for example, a sampling frequency of a CD of 44.1 kHz, two channels of L and R channels, and each channel is 16 bits, so that data of 1 second is 44.kHz.
1kHz x 2ch x 16bit = 1.4112Mbit. Now, if it takes 3 seconds to return the optical pickup to the original position and correctly connect the data after tracking or defocus occurs, 1.4112M
bit × 3 seconds = 4.2336 Mbit or more. If an attempt is made to mount a RAM 6 having such a large storage capacity, for example, 256K dynamic RAM (DRAM)
However, it is difficult to realize the portable CD player, the in-vehicle CD player, and the like, which are required to be small in size and light in weight, because 17 pieces are required and a large physical space is required.

【０００９】本発明は、上記従来の課題に鑑みて、ＲＡ
Ｍの記憶容量を小さくできるディジタルデータ圧縮およ
び伸長方法を提供するものである。In view of the above conventional problems, the present invention is an RA
The present invention provides a digital data compression and expansion method capable of reducing the storage capacity of M.

【００１０】[0010]

【課題を解決するための手段】上記課題を解決するため
に本発明のディジタルデータ圧縮方法は、時系列的に連
続したディジタルデータ群の任意の時点のサンプルのｍ
ビットディジタルデータと任意の時点の次のサンプルの
ｍビットディジタルデータの差のｍビットディジタルデ
ータを下位からｎビット単位のディジタルデータに分割
し、前記ｎビット単位ディジタルデータと前記ｎビット
単位ディジタルデータより上位の各ｎビットのデータに
１があるか否かによってデータの継続、終了を表す終了
有無符号の１ビットおよび差のｍビットディジタルデー
タの正負を表す正負符号の１ビットの合計であるｎ＋２
ビットの各ディジタルデータブロックで表すとともに、
分割された上位の各ｎビット単位が全て“０”の時、前
記終了有無符号の１ビットにデータ終了を表すデータを
与え、分割された上位の各ｎビット単位が全て“０”の
データを削除したものである。In order to solve the above-mentioned problems, the digital data compression method of the present invention uses m of samples at arbitrary time points of a digital data group which is continuous in time series.
The m-bit digital data, which is the difference between the bit digital data and the m-bit digital data of the next sample at an arbitrary time point, is divided into n-bit unit digital data from the lower order, and the n-bit unit digital data and the n-bit unit digital data are N + 2, which is the sum of 1 bit of the end presence / absence code indicating the continuation and end of the data and 1 bit of the plus / minus code indicating the plus / minus of the difference m-bit digital data, depending on whether or not there is 1 in each upper n-bit data
Represented by each digital data block of bits,
When all the divided upper n-bit units are "0", data indicating the end of data is given to 1 bit of the end presence / absence code, and the divided upper n-bit units are all "0" data. It has been deleted.

【００１１】[0011]

【作用】本発明は上記した構成によって、時系列的に連
続したディジタルデータ群の任意の時点のサンプルのｍ
ビットディジタルデータと任意の時点の次のサンプルの
ｍビットディジタルデータの差のｍビットディジタルデ
ータから任意の時点の次のサンプルを１つあるいは複数
のｎ＋２ビットのディジタルデータブロックで表すこと
により、差のｍビットディジタルデータの上位ビットは
０であることが多く、通常音楽信号等では下位４ビット
または下位８ビットで表せることを利用して上位ビット
を削除したデータで表現することによりデータ圧縮で
き、メモリーの記憶容量を少なくすることができるもの
である。According to the present invention, with the above configuration, m of samples at arbitrary time points in a digital data group which is continuous in time series is obtained.
The difference between the bit digital data and the m-bit digital data of the next sample at any time is represented by one or more n + 2-bit digital data blocks representing the next sample of the difference from the m-bit digital data. The high-order bit of m-bit digital data is often 0, and it is possible to compress the data by expressing it as data with the high-order bit deleted by using the fact that it can be expressed by the low-order 4 bits or the low-order 8 bits in a normal music signal. The storage capacity of can be reduced.

【００１２】[0012]

【実施例】以下、本発明のディジタルデータ圧縮方法の
実施例について、図１〜図６を参照しながら詳細に説明
する。Embodiments of the digital data compression method of the present invention will be described in detail below with reference to FIGS.

【００１３】図１〜図６は、本発明のディジタルデータ
圧縮法の原理を示す図であり、図１の正弦波信号におい
て、連続する任意の時点ｎのサンプルの電圧データＶ
ｎ、任意の時点ｎより１サンプル後の時点ｎ＋１のサン
プルの電圧データＶｎ＋１として、両サンプルの差＝Ｖ
ｎ−（Ｖｎ＋１）をΔＶｎとして表すと、元の各サンプ
ルをそのまま順次表現するものに比べて絶対値の小さい
値で各サンプルを順次表現していくことができる。な
お、Ｖは電圧軸、ｔは時間軸、Ｖａは最大表現電圧値、
Ｖｂは最小表現電圧値、Ｖｏは交流中点電位を表すもの
である。FIGS. 1 to 6 are views showing the principle of the digital data compression method of the present invention. In the sine wave signal of FIG. 1, sample voltage data V at arbitrary arbitrary time points n.
n, the difference between both samples = V as voltage data Vn + 1 of the sample at time n + 1, which is one sample after the arbitrary time n
When n− (Vn + 1) is represented as ΔVn, it is possible to sequentially express each sample with a value having a smaller absolute value than that in which each original sample is sequentially expressed as it is. V is the voltage axis, t is the time axis, Va is the maximum expression voltage value,
Vb represents the minimum expression voltage value, and Vo represents the AC midpoint potential.

【００１４】図２に示すように任意の時点ｎのサンプル
の電圧データＶｎが２進数で１６ビットのディジタル符
号２０のように（０００１，１１００，０１０１，１０
１０）であるとすると１６進数で表すと（１Ｃ５Ａ）、
任意の時点ｎより１サンプル後の時点ｎ＋１のサンプル
の電圧データＶｎ＋１が２進数で１６ビットのディジタ
ル符号２１のように（０００１，１１００，０１０１，
０１００）であるとすると１６進数で表すと（１Ｃ５
４）となり、両サンプルの差ΔＶｎは２進数で１６ビッ
トのディジタル符号２２のように（００００，０００
０，００００，０１１０）となり、さらにこれを１６進
数で表すと（０００６）となる。また、２３はΔＶｎの
符号データを表す１ビットであり、０は＋、１は−をそ
れぞれ表すものである。ここで、両サンプルの差ΔＶｎ
の２進数で１６ビットのディジタル符号２２の上位１２
ビットはすべて０であり、このような場合、図３に示す
ようにこの上位１２ビットを省略し、下位の４ビットで
表したΔＶｎの圧縮データ２４（１６進数の６）にΔＶ
ｎの符号データ２３（０はプラスを示す。）と下位４ビ
ットよりも上位ビットがすべて０であることを表す１ビ
ットの終了符号２５に１を立てて加え、合計６ビットで
表す。これにより両サンプルの差ΔＶｎを１７ビットの
表現からΔＶｎの圧縮データの６ビットにビット数を圧
縮して表現することができ、この圧縮データをメモリー
に蓄えることによりメモリーの記憶容量を少なくでき
る。As shown in FIG. 2, the voltage data Vn of a sample at an arbitrary time point n is represented by a binary code of 16 bits (0001, 1100, 0101, 10).
10) and in hexadecimal notation (1C5A),
The voltage data Vn + 1 of the sample at the time point n + 1, which is one sample after the arbitrary time point n, is represented by a binary 16-bit digital code 21 (0001, 1100, 0101,
0100) is expressed in hexadecimal (1C5
4), the difference ΔVn between the two samples is (000000) like a 16-bit digital code 22 in binary.
0000,0110), and when expressed in hexadecimal, it becomes (0006). Further, 23 is 1 bit representing code data of ΔVn, 0 represents +, and 1 represents −. Here, the difference ΔVn between both samples
Upper 12 of 16-bit digital code 22 in binary
The bits are all 0. In such a case, the upper 12 bits are omitted as shown in FIG. 3, and the compressed data 24 (hexadecimal number 6) of ΔVn represented by the lower 4 bits is ΔV.
The code data 23 of n (0 indicates a plus) and the 1-bit end code 25 indicating that all the upper bits are 0 than the lower 4 bits are set by adding 1 and represented by 6 bits in total. As a result, the difference ΔVn between the two samples can be expressed by compressing the number of bits from the expression of 17 bits to 6 bits of the compressed data of ΔVn, and by storing this compressed data in the memory, the storage capacity of the memory can be reduced.

【００１５】図４は実際の信号を示し、各時点、各サン
プルの電圧値を図１と同様に表す。図４において、両サ
ンプルの差ΔＶｎが図５に示すように２進数で１６ビッ
トのディジタル符号２２のように（００００，０００
０，００１１，１１１０）で、１６進数で表すと（００
３Ｅ）だとすると、前述と同様にデータ圧縮すると上位
８ビットはすべて０であり、この上位８ビットを省略
し、最下位の４ビットの１６進数の（Ｅ）にΔＶｎの符
号データ２３（１はマイナスを示す。）と終了符号２５
（この場合、上位ビットに０以外のデータがあるのでデ
ータが継続をすることを示すために終了符号２５に０を
表示する。）を加えた６ビットの圧縮データと次の４ビ
ットの１６進数の（３）にΔＶｎの符号データ２３と終
了符号２５のデータ１を加えた６ビットの圧縮データで
表す。これにより両サンプルの差ΔＶｎを１７ビットの
表現からΔＶｎの圧縮データの１２ビットにビット数を
圧縮して表現することができ、この圧縮データをメモリ
ーに蓄えることによりメモリーの記憶容量を少なくでき
る。FIG. 4 shows an actual signal, and the voltage value of each sample at each time point is represented in the same manner as in FIG. In FIG. 4, the difference ΔVn between the two samples is as shown in FIG.
0,0011,1110) and expressed in hexadecimal notation (00
3E), when the data is compressed in the same manner as described above, the upper 8 bits are all 0, and the upper 8 bits are omitted, and the code data 23 (1 is a minus value) of ΔVn is added to the hexadecimal number (E) of the lowest 4 bits. And end code 25.
(In this case, since there is data other than 0 in the upper bits, 0 is displayed in the end code 25 to indicate that the data continues.) 6-bit compressed data and the next 4-bit hexadecimal number It is represented by 6-bit compressed data obtained by adding the code data 23 of ΔVn and the data 1 of the end code 25 to (3). As a result, the difference ΔVn between the two samples can be expressed by compressing the number of bits from the 17-bit expression to 12 bits of the ΔVn compressed data, and the storage capacity of the memory can be reduced by storing this compressed data in the memory.

【００１６】また、図４に示すように仮に最大振幅で連
続する任意の時点ｍのサンプルの電圧データＶｍ、任意
の時点ｍより１サンプル後の時点ｍ＋１のサンプルの電
圧データＶｍ＋１として、両サンプルの差＝Ｖｍ−（Ｖ
ｍ＋１）をΔＶｍとして表すと、両サンプルの差ΔＶｍ
は図６に示すように２進数で１６ビットのディジタル符
号２６のように（１１１１，１１１１，１１１１，１１
１１）で、１６進数で表すと（ＦＦＦＦ）と表現され
る。これを前述のようにデータ圧縮すると元のデータで
ある両サンプルの差ΔＶｍは１７ビットで表現されたの
に対して圧縮データは２４ビットになってしまいビット
数は逆に増えてしまうが、実際にはこのような最大振幅
で変化することはサンプリング周波数が４４．１ｋHzと
すると２２．０５ｋHzの単周波数で０ｄＢの信号という
ことになり通常音楽信号等では他の信号成分も重畳され
ているため有りえず、したがって全体的には前述した両
サンプルの差が４ビットあるいは８ビットで表せるもの
がほとんどであり全体としてビット数を大きく減らすこ
とができ、データを蓄えるメモリーの記憶容量を少なく
することができる。As shown in FIG. 4, it is assumed that the voltage data Vm of a sample at an arbitrary time point m which is continuous at the maximum amplitude and the voltage data Vm + 1 of a sample at a time point m + 1 one sample after the arbitrary time point m are both samples. Difference = Vm- (V
If m + 1) is expressed as ΔVm, the difference between both samples ΔVm
As shown in FIG. 6, a binary 16-bit digital code 26 (1111, 1111, 1111, 11
In 11), it is expressed as (FFFF) in hexadecimal. When this is data-compressed as described above, the difference ΔVm between the two samples, which is the original data, is represented by 17 bits, whereas the compressed data becomes 24 bits, and the number of bits increases conversely. In the case of a sampling frequency of 44.1 kHz, there is a signal of 0 dB at a single frequency of 22.05 kHz, which means that there are other signal components superposed on a normal music signal. Therefore, the difference between both samples described above can be expressed in 4 bits or 8 bits as a whole, and the number of bits can be greatly reduced as a whole, and the storage capacity of the memory for storing data can be reduced. it can.

【００１７】図７は、データ圧縮回路の構成を示すブロ
ック図である。なお、制御ラインおよびクロックは省略
する。図７において、４０は１６ビット入力レジスタで
あり、ディジタルデータ再生装置１から出力された１６
ビットディジタル信号１１ａを１クロックごとに取り込
み、同時に１クロック前に取り込まれたデータをシフト
して送り出す、４１は１６ビットスタックレジスタであ
り、１６ビット入力レジスタ４０から送り出されたデー
タを取り込み１クロックの間保持するものである。４２
は１６ビット演算レジスタであり、１６ビット入力レジ
スタ４０に取り込まれた任意の時点ｎより１サンプル後
の時点ｎ＋１のサンプルの電圧データＶｎ＋１のデータ
と１６ビットスタックレジスタ４１に取り込まれた任意
の時点ｎのサンプルの電圧データＶｎのデータとを引き
算して両サンプルの差ΔＶｎを求めるものである。４３
は符号フラッグであり、両サンプルの差ΔＶｎの＋，−
を判定して保持し、４４は１６ビットシフトレジスタで
あり、１６ビット演算レジスタ４２の演算結果を取り込
み順次ビットシフトするものである。４５は１６ビット
シフトレジスタ４４のデータを下位から４ビットずつ取
り込み保持する４ビットスタックレジスタ、４６は１６
ビットスタックレジスタ４５に保持され４ビットデータ
より上位のビットのデータがすべて０か否かを見て、デ
ータの継続を判断する継続判断回路である。４７は４ビ
ットスタックレジスタ４５からデータを取り込む４ビッ
トデータレジスタ、４８は１ビット符号フラグ、４９は
１ビット終了符号フラグである。なお、図７は１チャン
ネル分を示しており、複数チャンネルであれば同様のブ
ロックをチャンネル数分設けるか、または１６ビット入
力レジスタと１６ビットスタックレジスタをチャンネル
数分設け、その他の部分を共用する等が考えられる。FIG. 7 is a block diagram showing the structure of the data compression circuit. The control line and clock are omitted. In FIG. 7, reference numeral 40 denotes a 16-bit input register, which is 16 bits output from the digital data reproducing apparatus 1.
The bit digital signal 11a is taken in every 1 clock, and at the same time, the data taken in 1 clock before is shifted and sent out. 41 is a 16-bit stack register, and the data sent out from the 16-bit input register 40 is taken in 1 clock. It holds for a while. 42
Is a 16-bit arithmetic register, and the voltage data Vn + 1 of the sample at time n + 1, which is one sample after the arbitrary time n fetched in the 16-bit input register 40, and the arbitrary time n fetched in the 16-bit stack register 41. The difference ΔVn between the two samples is obtained by subtracting from the voltage data Vn of the sample. 43
Is a code flag, and the difference ΔVn of both samples is +, −.
Is held and 44 is a 16-bit shift register, which takes in the operation result of the 16-bit operation register 42 and sequentially shifts the bits. Reference numeral 45 is a 4-bit stack register that captures and holds the data of the 16-bit shift register 44 from the lower 4 bits at a time, and 46 is a 16-bit stack register.
It is a continuation determination circuit that determines whether or not the data of the upper bits of the 4-bit data held in the bit stack register 45 are all 0 and determines continuation of the data. Reference numeral 47 is a 4-bit data register for fetching data from the 4-bit stack register 45, 48 is a 1-bit code flag, and 49 is a 1-bit end code flag. Note that FIG. 7 shows one channel, and if there are a plurality of channels, a similar block is provided for the number of channels, or a 16-bit input register and a 16-bit stack register are provided for the number of channels, and the other parts are shared. Etc. are possible.

【００１８】以上のような構成において、動作を説明す
るとディジタルデータ再生装置１から出力された任意の
時点ｎのサンプルの電圧データＶｎのデータの１６ビッ
トディジタル信号１１ａを１６ビット入力レジスタ４０
に取り込み、次に任意の時点ｎより１サンプル後の時点
ｎ＋１のサンプルの電圧データＶｎ＋１のデータを１６
ビット入力レジスタ４０に取り込むと同時に１６ビット
入力レジスタ４０に保持された任意の時点ｎのサンプル
の電圧データＶｎのデータを１６ビットスタックレジス
タ４１にシフトし、次に、１６ビット演算レジスタ４２
により１６ビット入力レジスタ４０に取り込まれた任意
の時点ｎより１サンプル後の時点ｎ＋１のサンプルの電
圧データＶｎ＋１のデータと１６ビットスタックレジス
タ４１に取り込まれた任意の時点ｎのサンプルの電圧デ
ータＶｎのデータとを引き算して両サンプルの差ΔＶｎ
を求める。そして、符号フラッグ４３により両サンプル
の差ΔＶｎの＋，−を判定して保持し、前記１６ビット
演算レジスタ４２で求めた両サンプルの差ΔＶｎを１６
ビットシフトレジスタ４４に取り込み、４ビットスタッ
クレジスタにより１６ビットシフトレジスタ４４のデー
タを下位から４ビットずつ取り込み保持し、４ビットス
タックレジスタ４７にデータをシフトし、継続判断回路
４６で１６ビットスタックレジスタ４５に保持され４ビ
ットデータより上位のビットのデータがすべて０か否か
を見て、データの継続を判断して１ビット終了符号フラ
グ４９にその結果を保持し、１ビット符号フラグ４３か
らのデータを１ビット符号フラグ４８に保持する。そし
て、４ビットスタックレジスタ４７に保持されたデータ
と１ビット符号フラグ４８に保持された符号および１ビ
ット終了符号フラグ４９に保持された符号を合わせて６
ビットを１ワードとして圧縮データ１５を出力する。The operation of the above-described configuration will be described. The 16-bit digital signal 11a of the voltage data Vn of the sample at the arbitrary time n output from the digital data reproducing apparatus 1 is converted into the 16-bit input register 40.
Data of the voltage data Vn + 1 of the sample at the time point n + 1, which is one sample after the arbitrary time point n.
The data of the voltage data Vn of the sample at an arbitrary time point n held in the 16-bit input register 40 at the same time as being taken into the bit-input register 40 is shifted to the 16-bit stack register 41, and then the 16-bit arithmetic register 42
Of the voltage data Vn + 1 of the sample at the time point n + 1, which is one sample after the arbitrary time point n taken in by the 16-bit input register 40, and the voltage data Vn of the sample at the time point n taken in by the 16-bit stack register 41. The difference between both samples is ΔVn
Ask for. Then, the sign flag 43 determines + and − of the difference ΔVn of both samples and holds them, and the difference ΔVn of both samples obtained by the 16-bit arithmetic register 42 is 16
The data of the 16-bit shift register 44 is fetched into the bit shift register 44 by the 4-bit stack register, and the data is shifted to the 4-bit stack register 47. Is checked to see if all the data of the upper bits of the 4-bit data are 0, the continuation of the data is judged, the result is held in the 1-bit end code flag 49, and the data from the 1-bit code flag 43 Is held in the 1-bit code flag 48. Then, the data held in the 4-bit stack register 47, the code held in the 1-bit code flag 48, and the code held in the 1-bit end code flag 49 are combined to obtain 6
The compressed data 15 is output with the bit as one word.

【００１９】なお、本発明では、各データを時系列的に
連続する前後のデータの差で表すために、定期的な絶対
値データが必要である。そこで、ＣＤではＬ、Ｒチャン
ネル各６サンプルで合計１２サンプルを１フレームとし
て扱い、同期信号、サブコードデータを付加しているの
で、今Ｌチャンネルの１チャンネルについて説明する
と、この同期信号を検出して、同期信号の後の最初のＬ
チャンネルの１サンプルのデータを絶対値データとして
扱う。この絶対値データが仮に図８に示すように２進数
で１６ビットのディジタル符号２０のように（０００
１，１１００，０１０１，１０１０）で、１６進数で表
すと（１Ｃ５Ａ）と表現されるとすると、図９に示すよ
うにデータ圧縮は行わずに各４ビットの絶対値データ２
９にそれぞれ符号データ０と４つとも０の各終了符号２
５を付加して絶対値データであることを表現する。な
お、通常の圧縮データでは前述した圧縮方法なので終了
符号が０であるデータが４つ続くことは発生しない。こ
れによって、伸長時には終了符号２５が０であるデータ
が４つ続いたことを判定してこのデータが絶対値データ
であることを判別することができる。In the present invention, in order to represent each data by the difference between the data before and after the time series, it is necessary to use the absolute value data on a regular basis. Therefore, in CD, a total of 12 samples of 6 samples for each of the L and R channels are treated as one frame and a sync signal and subcode data are added. Now, when describing one channel of the L channel, this sync signal is detected. The first L after the sync signal
Data of one sample of the channel is treated as absolute value data. This absolute value data is assumed to be (000) like a 16-bit binary digital code 20 as shown in FIG.
1, 1100, 0101, 1010) is expressed as a hexadecimal number (1C5A), the absolute value data 2 of each 4 bits is not compressed as shown in FIG.
9 is the end code 2 of code data 0 and 4 is 0
5 is added to express that it is absolute value data. It should be noted that in the case of normal compressed data, four pieces of data having an end code of 0 do not occur because of the above-described compression method. As a result, it is possible to judge that this data is absolute value data by judging that four pieces of data having the end code 25 of 0 continue during decompression.

【００２０】図１０は絶対値データを扱うブロックを付
加したデータ圧縮回路の構成を示すブロック図であり、
５０は絶対値データコントローラであり、フレーム同期
検出回路（図示せず）がフレーム同期信号を検出する
と、１６ビット入力レジスタ４０に取り込まれた同期信
号の後の最初のＬチャンネルの１サンプルのデータを１
６ビットシフトレジスタ４４に送り、４ビットずつ４ビ
ットスタックレジスタ４５、４ビットデータレジスタ４
７に送るとともに取り込まれたデータの符号を判別して
１ビット符号フラグ４８へデータを送り、さらに絶対値
データであることを示すために１ビット終了符号フラグ
４９に０のデータを連続して４回送るものである。これ
により、図９に示すような絶対値データが形成される。FIG. 10 is a block diagram showing the structure of a data compression circuit to which a block for handling absolute value data is added.
Reference numeral 50 denotes an absolute value data controller which, when a frame sync detection circuit (not shown) detects a frame sync signal, outputs the first sample of L channel data after the sync signal fetched in the 16-bit input register 40. 1
Send to 6-bit shift register 44, 4-bit by 4-bit stack register 45, 4-bit data register 4
The data is sent to 7 and the code of the fetched data is discriminated, the data is sent to the 1-bit code flag 48, and 0 data is continuously written to the 1-bit end code flag 49 to indicate that it is absolute value data. It is to be sent. As a result, absolute value data as shown in FIG. 9 is formed.

【００２１】図１１は本発明の一実施例におけるディジ
タルデータ圧縮および伸長方法を用いたＣＤプレーヤの
構成を示すブロック図である。図１１において、７はデ
ィジタルデータ再生装置１から出力された１６ビットデ
ィジタル信号１１ａを前述のデータ圧縮方法を用いて圧
縮してＲＡＭ制御回路５によってＲＡＭ６に記憶させる
圧縮ディジタル信号１５を供給するデータ圧縮回路、８
はＲＡＭ制御回路５によってＲＡＭ６から読み出された
圧縮ディジタル信号１６を圧縮とは逆の手順で元の１６
ビットディジタル信号１１ｂに伸長する伸長回路であ
り、その他の構成は図２１の従来例と同一であり、説明
を省略する。FIG. 11 is a block diagram showing the structure of a CD player using the digital data compression and decompression method according to an embodiment of the present invention. In FIG. 11, reference numeral 7 is a data compression for supplying a compressed digital signal 15 for compressing the 16-bit digital signal 11a output from the digital data reproducing apparatus 1 using the above-mentioned data compression method and storing it in the RAM 6 by the RAM control circuit 5. Circuit, 8
Compresses the compressed digital signal 16 read from the RAM 6 by the RAM control circuit 5 in the reverse order of compression.
This is a decompression circuit for decompressing to the bit digital signal 11b, and other configurations are the same as those of the conventional example of FIG.

【００２２】以上のように構成された発明のディジタル
データ圧縮および伸長方法を用いたＣＤプレーヤによれ
ば、圧縮データをＲＡＭ６に一時的に蓄えるためＲＡＭ
６の記憶容量を元のデータ量の４０％程度に少なくする
ことができ、例えば、従来のように３秒間のデータを蓄
えようとすると２５６ＫＤＲＡＭで実現しようとすると
６個で実現することができ、小型化が可能となる。従っ
て、小型化のポータブルにおいても音飛びをなくし、確
実な再生を実現することができる。According to the CD player using the digital data compression and decompression method of the invention configured as described above, the RAM 6 is used to temporarily store the compressed data in the RAM 6.
The storage capacity of 6 can be reduced to about 40% of the original amount of data, and for example, if it is attempted to store data for 3 seconds as in the conventional case, it can be realized with 6 pieces if it is realized with 256K DRAM, Miniaturization is possible. Therefore, even in a small-sized portable device, skipping of sound can be eliminated and reliable reproduction can be realized.

【００２３】次に、第２の実施例のデータ圧縮方法につ
いて説明する。第２の実施例は第１の実施例の６ビット
単位でデータブロックを扱っていたものよりさらにデー
タ圧縮率を上げるもので、両サンプルの差ΔＶｎが３ビ
ットで表せるような場合、下位４ビットのデータブロッ
クの部分の最上位ビットの０を省略するものであり、例
えば、図１２に示すように両サンプルの差ΔＶｎが２進
数で１６ビットのディジタル符号２２のように（０００
０，００００，００００，０１１０）であり、さらにこ
れを１６進数で表すと（０００６）とすると、図３で説
明したのと同様に両サンプルの差ΔＶｎの２進数で１６
ビットのディジタル符号２２の上位１２ビットはすべて
０であり、このような場合、図６に示すようにこの上位
１２ビットを省略し、さらに、下位の４ビットで表した
ΔＶｎの圧縮データ２４（１６進数の６）の上位１ビッ
トが０なので省略し、３ビットのΔＶｎの圧縮データ２
４（１６進数の６）にΔＶｎの符号データ２３（０はプ
ラスを示す。）と下位４ビットよりも上位ビットがすべ
て０であることを表す１ビットの終了符号２５に１を立
てて加え、合計５ビット単位で表す。これにより両サン
プルの差ΔＶｎを１７ビットの表現からΔＶｎの圧縮デ
ータの５ビットにビット数を圧縮して表現することがで
き、この圧縮データをメモリーに蓄えることによりメモ
リーの記憶容量をさらに少なくできる。Next, the data compression method of the second embodiment will be described. The second embodiment further increases the data compression rate compared to the case where the data blocks are handled in units of 6 bits in the first embodiment. When the difference ΔVn between both samples can be represented by 3 bits, the lower 4 bits are used. 0 of the most significant bit of the data block part of the above is omitted. For example, as shown in FIG. 12, the difference ΔVn between the two samples is (000
If it is expressed in hexadecimal notation (0006), the difference ΔVn between the two samples is 16 in binary notation, as described with reference to FIG.
The upper 12 bits of the digital code 22 of bits are all 0. In such a case, the upper 12 bits are omitted as shown in FIG. 6, and the compressed data 24 (16) of ΔVn represented by the lower 4 bits is further omitted. Since the upper 1 bit of the decimal number 6) is 0, it is omitted, and the compressed data 2 of 3 bits of ΔVn is used.
To 4 (hexadecimal 6), 1 is added to the code data 23 of ΔVn (0 indicates plus) and the 1-bit end code 25 indicating that all upper bits than the lower 4 bits are 0, It is expressed in units of 5 bits in total. As a result, the difference ΔVn between the two samples can be expressed by compressing the number of bits from the 17-bit representation to 5 bits of the ΔVn compressed data, and by storing this compressed data in the memory, the storage capacity of the memory can be further reduced. ..

【００２４】また、図１２の実施例の５ビット単位でデ
ータブロックを扱った場合で両サンプルの差ΔＶｎが３
ビットよりも大きい時は図１３に示すようにデータ圧縮
してやればよいことになる。すなわち、図１３に示すよ
うに終了符号２５が０で継続するデータが存在すること
を示している場合は、そのデータの符号データ２３を省
略して圧縮データ２４の４ビットと終了符号２５の１ビ
ットの合計の５ビット単位で表し、最終の終了符号２５
が１でデータが継続しないところのデータに符号データ
２３を付加させてやれば継続するデータの符号データ２
３の分のビットを削減でき、全体として５ビット単位の
データブロックでデータを扱うことができる。従って、
図１３の場合、両サンプルの差ΔＶｎを１７ビットの表
現からΔＶｎの圧縮データの５ビット単位の２ブロック
で１０ビットにビット数を圧縮して表現することがで
き、この圧縮データをメモリーに蓄えることによりメモ
リーの記憶容量を第１の実施例よりさらに少なくでき
る。なお、絶対値データは第１の実施例で説明したのと
同様に５ビット単位のデータブロックを５つで表しか
つ、終了符号を全て継続を意味する符号にしてやること
により通常のデータより区別することができる。Further, when the data block is handled in the unit of 5 bits in the embodiment of FIG. 12, the difference ΔVn between the two samples is 3
If it is larger than the bit, it is sufficient to compress the data as shown in FIG. That is, as shown in FIG. 13, when the end code 25 is 0, which indicates that there is continuous data, the code data 23 of the data is omitted, and 4 bits of the compressed data 24 and 1 of the end code 25. The final end code 25
If the code data 23 is added to the data where 1 is 1 and the data does not continue, the code data 2 of the data that continues
The number of bits can be reduced by 3, and the data can be handled as a 5-bit unit data block as a whole. Therefore,
In the case of FIG. 13, the difference ΔVn between the two samples can be expressed by compressing the number of bits into 10 bits in 2 blocks of 5 bits of compressed data of ΔVn from the expression of 17 bits, and the compressed data is stored in the memory. As a result, the storage capacity of the memory can be made smaller than in the first embodiment. As in the case of the first embodiment, the absolute value data is distinguished from normal data by expressing the data block of 5 bit unit by 5 and making all the end codes the codes meaning continuation. be able to.

【００２５】次に、本発明のディジタルデータ伸長方法
の実施例について、図１４〜図１８を参照しながら詳細
に説明する。Next, an embodiment of the digital data expansion method of the present invention will be described in detail with reference to FIGS.

【００２６】図１４はデータ伸長回路の構成を示すブロ
ック図であり、基本的にデータ圧縮の逆の手順を実施す
る。なお、制御ラインおよびクロックは省略する。５０
はＲＡＭ６から読み出した６ビット圧縮ディジタル信号
１６を取り込む６ビット入力レジスタ、５１は４ビット
データレジスタ、５２は１ビット符号フラグ、５３は１
ビット終了符号フラグであり、６ビット入力レジスタ５
０からデータをそれぞれ取り込む。５４は１６ビットシ
フトレジスタであり、４ビットデータレジスタ５１から
４ビットデータを順次取り込み、５６は１ビット終了符
号フラグ５３のデータを読み継続する上位ビットのデー
タが有るのか否かを判断し、なければ１６ビットシフト
レジスタ５４のデータの上位ビットに０を加えて１６ビ
ットのデータになるように“０”発生回路５５に０を発
生させる指令を送り、また、１ビット終了符号フラグ５
３のデータを読み、０が４回連続して発生したときデー
タが絶対値データであると判断するものである。５７は
１６ビットスタックレジスタであり、一つ前の１６ビッ
トデータを保持し、５８は１６ビットシフトレジスタ５
４の１６ビットデータと１６ビットスタックレジスタ５
７に保持された一つ前の１６ビットデータを加減算する
１６ビット演算レジスタ、５９は１６ビット演算レジス
タ５８の演算結果を保持する１６ビット出力レジスタで
ある。FIG. 14 is a block diagram showing the structure of the data decompression circuit. Basically, the reverse procedure of data compression is carried out. The control line and clock are omitted. Fifty
Is a 6-bit input register for fetching the 6-bit compressed digital signal 16 read from the RAM 6, 51 is a 4-bit data register, 52 is a 1-bit code flag, and 53 is 1
Bit end code flag, 6-bit input register 5
The data is fetched from 0 respectively. Reference numeral 54 is a 16-bit shift register, which sequentially takes in 4-bit data from the 4-bit data register 51, and 56 reads the data of the 1-bit end code flag 53 to determine whether or not there is higher-order bit data to be continued, For example, by adding 0 to the upper bit of the data of the 16-bit shift register 54, a command to generate 0 is sent to the "0" generation circuit 55 so that the data becomes 16-bit data, and the 1-bit end code flag 5
The data of 3 is read, and when 0 occurs 4 times in succession, the data is determined to be absolute value data. 57 is a 16-bit stack register, which holds the previous 16-bit data, and 58 is a 16-bit shift register 5.
4 16-bit data and 16-bit stack register 5
A 16-bit operation register for adding / subtracting the previous 16-bit data held in 7 and a 16-bit output register for holding the operation result of the 16-bit operation register 58.

【００２７】以上のような構成において、図１４〜図１
８を用いて動作を説明する。まず、図１５に示すような
絶対値データ３９がＲＡＭ６から６ビット入力レジスタ
５０に順次６ビットずつ入力されてきたとすると、４ビ
ットデータレジスタ５１に（０１０１）が取り込まれ、
さらに１６ビットシフトレジスタ５４にデータが送られ
ると同時に終了符号３５が１ビット終了符号フラグ５３
に取り込まれ終了判断回路５６でデータが継続している
ことを判断し、次の４ビットのデータ（１１１０）が４
ビットデータレジスタ５１を介して１６ビットシフトレ
ジスタ５４に取り込まれる。同様にして終了判断回路５
６がデータの終了か否かを判断して順次データを取り込
むが、１６ビットシフトレジスタ５４に（００１１，０
１１０，１１１０，０１０１）と蓄えられたとき、終了
判断回路５６が終了符号０が４回続いたことを検出して
絶対値データであると判断し、１６ビット演算レジスタ
５８で演算することなく１６ビットシフトレジスタ５４
に蓄えられた前記データを１６ビット出力レジスタ５９
に送って伸長データとして出力するとともに１６ビット
スタックレジスタ５７に前記データを蓄える。前記伸長
データをＤＡコンバータ２およびローパスフィルター付
増幅器３を介して再生すると図１８の任意の時点ｎの電
圧データＶｎになる。14 to 1 in the above-mentioned structure.
The operation will be described with reference to FIG. First, assuming that absolute value data 39 as shown in FIG. 15 is sequentially input from the RAM 6 to the 6-bit input register 50 by 6 bits, (0101) is loaded into the 4-bit data register 51,
Further, at the same time as the data is sent to the 16-bit shift register 54, the end code 35 is changed to the 1-bit end code flag 53.
The end determination circuit 56 determines that the data continues and the next 4-bit data (1110) becomes 4
It is taken into the 16-bit shift register 54 via the bit data register 51. Similarly, the end determination circuit 5
6 determines whether or not the data has ended, and sequentially fetches the data, but the 16-bit shift register 54 (0011,0
110, 1110, 0101), the end determination circuit 56 detects that the end code 0 continues four times and determines that the data is absolute value data. Bit shift register 54
The 16-bit output register 59 stores the data stored in
To the 16-bit stack register 57 and store the data in the 16-bit stack register 57. When the expanded data is reproduced through the DA converter 2 and the amplifier 3 with a low pass filter, the voltage data Vn at an arbitrary time point n in FIG. 18 is obtained.

【００２８】次のデータとして、図１６のようなデータ
がＲＡＭ６から６ビット入力レジスタ５０に順次６ビッ
トずつ入力されてきたとすると、４ビットデータレジス
タ５１に（１１１０）が取り込まれ、さらに１６ビット
シフトレジスタ５４にデータが送られると同時に終了符
号３５が１ビット終了符号フラグ５３に取り込まれ終了
判断回路５６でデータが継続していることを判断し、次
の４ビットのデータ（００１１）が４ビットデータレジ
スタ５１を介して１６ビットシフトレジスタ５４に取り
込まれ、１６ビットシフトレジスタ５４のデータは（０
０１１，１１１０）となる。そして、終了符号３５が１
ビット終了符号フラグ５３に取り込まれ終了判断回路５
６でデータが継続していないことを判断して“０”発生
回路５５に指令を出し、１６ビットシフトレジスタ５４
のデータ（００１１，１１１０）の上位ビットに０を書
き加えて１６ビットのデータΔＶｎ（００００，０００
０，００１１，１１１０）にする、次に１ビット符号レ
ジスタ５２のデータを読み、加算するデータか減算する
データかを判断し、１６ビットシフトレジスタ５４に蓄
えられた１６ビットのデータΔＶｎ（００００，０００
０，００１１，１１１０）と一つ前のデータである１６
ビットスタックレジスタ５７に蓄えられたデータＶｎ
（００１１，０１１０，１１１０，０１０１）を１６ビ
ット演算レジスタ５８で演算して図１７に示すように１
６ビットのデータΔＶｎ＋１（００１１，０１１１，０
０１０，００１１）を求め、１６ビット出力レジスタ５
９に送って伸長データとして出力するとともに１６ビッ
トスタックレジスタ５７にそのデータ（００１１，０１
１１，００１０，００１１）を蓄える。前記伸長データ
をＤＡコンバータ２およびローパスフィルター付増幅器
３を介して再生すると図１８の任意の時点の一つ後ｎ＋
１の電圧データＶｎ＋１になる。同様にして順次圧縮デ
ータを取り込み演算して伸長が行われる。As the next data, assuming that the data shown in FIG. 16 is sequentially input from the RAM 6 to the 6-bit input register 50 by 6 bits, (1110) is fetched into the 4-bit data register 51 and further shifted by 16 bits. At the same time as the data is sent to the register 54, the end code 35 is taken into the 1-bit end code flag 53 and the end judgment circuit 56 judges that the data is continuing, and the next 4-bit data (0011) is 4 bits. The data is taken into the 16-bit shift register 54 via the data register 51, and the data of the 16-bit shift register 54 is (0
011 and 1110). Then, the end code 35 is 1
The bit end code flag 53 is incorporated into the end judgment circuit 5
When it is judged in 6 that the data is not continued, a command is issued to the "0" generation circuit 55, and the 16-bit shift register 54
0 (0) is added to the upper bits of the data (0011,1110) of 16 to obtain 16-bit data ΔVn (000000).
0,0011,1110), then read the data in the 1-bit code register 52, determine whether to add or subtract, and store the 16-bit data ΔVn (0000,0000, 000
0,0011,1110) and the previous data is 16
Data Vn stored in bit stack register 57
(0011, 0110, 1110, 0101) is calculated by the 16-bit operation register 58 to obtain 1 as shown in FIG.
6-bit data ΔVn + 1 (0011,0111,0
010, 0011) to obtain the 16-bit output register 5
To the 16-bit stack register 57 and output it as decompressed data.
11, 0010, 0011) is stored. When the decompressed data is reproduced through the DA converter 2 and the amplifier 3 with a low pass filter, n + after one of the arbitrary points in FIG.
The voltage data of 1 becomes Vn + 1. Similarly, the compressed data is sequentially fetched, calculated, and expanded.

【００２９】以上のように本実施例のディジタルデータ
圧縮、伸長方法を用いることにより圧縮データをメモリ
ーに蓄えることができ、メモリーの記憶容量を少なくで
きるAs described above, by using the digital data compression / decompression method of this embodiment, compressed data can be stored in the memory and the storage capacity of the memory can be reduced.

【００３０】[0030]

【発明の効果】以上のように本発明のディジタルデータ
圧縮方法は、時系列的に連続したディジタルデータ群の
任意の時点のサンプルのｍビットディジタルデータと任
意の時点の次のサンプルのｍビットディジタルデータの
差のｍビットディジタルデータを下位からｎビット単位
のディジタルデータに分割し、前記ｎビット単位ディジ
タルデータと前記ｎビット単位ディジタルデータより上
位の各ｎビットのデータに１があるか否かによってデー
タの継続、終了を表す終了有無符号の１ビットおよび差
のｍビットディジタルデータの正負を表す正負符号の１
ビットの合計であるｎ＋２ビットの各ディジタルデータ
ブロックで表すとともに、分割された上位の各ｎビット
単位が全て“０”の時、前記終了有無符号の１ビットに
データ終了を表すデータを与え、分割された上位の各ｎ
ビット単位が全て“０”のデータを削除したものでり、
これによって、時系列的に連続したディジタルデータ群
の任意の時点のサンプルのｍビットディジタルデータと
任意の時点の次のサンプルのｍビットディジタルデータ
の差のｍビットディジタルデータから任意の時点の次の
サンプルを１つあるいは複数のｎ＋２ビットのディジタ
ルデータブロックで表すことにより、差のｍビットディ
ジタルデータの上位ビットは０であることが多く、通常
音楽信号等では下位４ビットまたは下位８ビットで表せ
ることを利用して上位ビットを削除したデータで表現す
ることによりデータ圧縮でき、メモリーの記憶容量を少
なくすることができるものである。As described above, according to the digital data compression method of the present invention, the m-bit digital data of the sample at an arbitrary time point and the m-bit digital data of the next sample at the arbitrary time point of the time-series continuous digital data group. Depending on whether there is 1 in the n-bit unit digital data and each n-bit data higher than the n-bit unit digital data, the m-bit digital data of the data difference is divided into lower-order n-bit unit digital data. 1 bit of the end presence / absence code indicating the continuation or end of data and 1 of the positive / negative sign indicating the positive / negative of m-bit digital data of the difference
It is represented by each digital data block of n + 2 bits which is a total of bits, and when all the divided upper n-bit units are "0", data indicating the end of data is given to 1 bit of the end presence / absence code and divided. Each of the upper n
It is a deletion of data whose bit unit is all "0".
As a result, the difference between the m-bit digital data of the sample at an arbitrary time point and the m-bit digital data of the next sample at an arbitrary time point of the digital data group continuous in time series is calculated from the m-bit digital data of the next time point at the arbitrary time point. By representing a sample with one or more digital data blocks of n + 2 bits, the upper bit of the difference m-bit digital data is often 0, and can be represented by lower 4 bits or lower 8 bits in a normal music signal or the like. It is possible to compress the data by expressing the data with the upper bits removed by using, and to reduce the storage capacity of the memory.

【００３１】また、本発明のディジタルデータ圧縮およ
び伸長方法を用いたディジタルデータ再生装置によれ
ば、圧縮データをＲＡＭに一時的に蓄えるためＲＡＭの
記憶容量を元のデータ量の４０％程度に少なくすること
ができ、例えば、従来のように３秒間のデータを蓄えよ
うとすると２５６ＫＤＲＡＭで実現しようとすると６個
で実現することができ、小型化が可能となる。従って、
小型化のポータブルＣＤプレーヤにおいても音飛びをな
くし、確実な再生を実現することができる。Further, according to the digital data reproducing apparatus using the digital data compression and decompression method of the present invention, since the compressed data is temporarily stored in the RAM, the storage capacity of the RAM is reduced to about 40% of the original data amount. For example, if it is attempted to store data for 3 seconds as in the conventional case, it can be realized with 256K DRAMs, and it can be realized with 6 pieces, which enables downsizing. Therefore,
Even in a miniaturized portable CD player, sound skipping can be eliminated and reliable reproduction can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施例におけるディジタルデー
タ圧縮方法の原理を示す図FIG. 1 is a diagram showing the principle of a digital data compression method according to a first embodiment of the present invention.

【図２】本発明の第１の実施例におけるディジタルデー
タ圧縮方法の原理を示す図FIG. 2 is a diagram showing the principle of a digital data compression method in the first embodiment of the present invention.

【図３】本発明の第１の実施例におけるディジタルデー
タ圧縮方法の原理を示す図FIG. 3 is a diagram showing the principle of a digital data compression method in the first embodiment of the present invention.

【図４】本発明の第１の実施例におけるディジタルデー
タ圧縮方法の原理を示す図FIG. 4 is a diagram showing the principle of a digital data compression method in the first embodiment of the present invention.

【図５】本発明の第１の実施例におけるディジタルデー
タ圧縮方法の原理を示す図FIG. 5 is a diagram showing the principle of a digital data compression method in the first embodiment of the present invention.

【図６】本発明の第１の実施例におけるディジタルデー
タ圧縮方法の原理を示す図FIG. 6 is a diagram showing the principle of a digital data compression method in the first embodiment of the present invention.

【図７】本発明の第１の実施例におけるディジタルデー
タ圧縮回路の構成を示すブロック図FIG. 7 is a block diagram showing the configuration of a digital data compression circuit according to the first embodiment of the present invention.

【図８】本発明の第１の実施例におけるディジタルデー
タ圧縮方法の原理の絶対値データを示す図FIG. 8 is a diagram showing absolute value data of the principle of the digital data compression method in the first embodiment of the present invention.

【図９】本発明の第１の実施例におけるディジタルデー
タ圧縮方法の原理の絶対値データを示す図FIG. 9 is a diagram showing absolute value data of the principle of the digital data compression method in the first embodiment of the present invention.

【図１０】本発明の第１の実施例におけるディジタルデ
ータ圧縮回路の構成を示すブロック図FIG. 10 is a block diagram showing the configuration of a digital data compression circuit according to the first embodiment of the present invention.

【図１１】本発明の第１の実施例におけるディジタルデ
ータ圧縮、伸長方法を用いたディジタルデータ再生装置
の構成を示すブロック図FIG. 11 is a block diagram showing the configuration of a digital data reproducing apparatus using the digital data compression / decompression method according to the first embodiment of the present invention.

【図１２】本発明の他の実施例におけるディジタルデー
タ圧縮方法の原理を示す図FIG. 12 is a diagram showing the principle of a digital data compression method according to another embodiment of the present invention.

【図１３】本発明の他の実施例におけるディジタルデー
タ圧縮方法の原理を示す図FIG. 13 is a diagram showing the principle of a digital data compression method according to another embodiment of the present invention.

【図１４】本発明の第１の実施例におけるディジタルデ
ータ伸長回路の構成を示すブロック図FIG. 14 is a block diagram showing a configuration of a digital data expansion circuit according to the first embodiment of the present invention.

【図１５】本発明の第１の実施例におけるディジタルデ
ータ伸長方法の原理を示す図FIG. 15 is a diagram showing the principle of a digital data expansion method in the first embodiment of the present invention.

【図１６】本発明の第１の実施例におけるディジタルデ
ータ伸長方法の原理を示す図FIG. 16 is a diagram showing the principle of a digital data expansion method according to the first embodiment of the present invention.

【図１７】本発明の第１の実施例におけるディジタルデ
ータ伸長方法の原理を示す図FIG. 17 is a diagram showing the principle of a digital data expansion method according to the first embodiment of the present invention.

【図１８】本発明の第１の実施例におけるディジタルデ
ータ伸長方法の原理を示す図FIG. 18 is a diagram showing the principle of a digital data expansion method in the first embodiment of the present invention.

【図１９】従来のＣＤプレーヤの構成を示すブロック図FIG. 19 is a block diagram showing a configuration of a conventional CD player.

【図２０】従来のＣＤプレーヤの再生信号を示す図FIG. 20 is a diagram showing a reproduction signal of a conventional CD player.

【図２１】従来のＣＤプレーヤにＲＡＭを用いた構成を
示す図FIG. 21 is a diagram showing a configuration using a RAM in a conventional CD player.

【符号の説明】[Explanation of symbols]

１ディジタルデータ読み出し装置２Ｄ／Ａコンバータ５ＲＡＭ制御回路６ＲＡＭ７データ圧縮回路８データ復調回路２０任意の時点ｎのサンプルの電圧データＶｎ２１任意の時点ｎより１サンプル後の時点ｎ＋１のサ
ンプルの電圧データＶｎ＋１２２両サンプルの差の電圧データΔＶｎ２３両サンプルの差の電圧データΔＶｎの正負符号２４両サンプルの差の電圧データΔＶｎの圧縮データ２５終了有無符号1 Digital Data Reading Device 2 D / A Converter 5 RAM Control Circuit 6 RAM 7 Data Compression Circuit 8 Data Demodulation Circuit 20 Voltage Data Vn of Sample at Arbitrary Time Point n 21 of Sample at Time Point n + 1 One Sample After Arbitrary Time Point n Voltage data Vn + 1 22 Voltage data ΔVn 23 of difference between both samples Positive / negative sign of voltage data ΔVn of difference between both samples 24 Compressed data of voltage data ΔVn of difference between both samples 25 End code

───────────────────────────────────────────────────── フロントページの続き (72)発明者宮本三朗大阪府門真市大字門真1006番地松下電器産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Saburo Miyamoto 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims

【特許請求の範囲】[Claims]

【請求項１】時系列的に連続したディジタルデータ群
の任意の時点のサンプルのｍビットディジタルデータと
任意の時点の次のサンプルのｍビットディジタルデータ
の差のｍビットディジタルデータを下位からｎビット単
位のディジタルデータに分割し、前記ｎビット単位ディ
ジタルデータと前記ｎビット単位ディジタルデータより
上位の各ｎビットのデータに１があるか否かによってデ
ータの継続、終了を表す終了有無符号の１ビットおよび
差のｍビットディジタルデータの正負を表す正負符号の
１ビットの合計であるｎ＋２ビットの各ディジタルデー
タブロックで表すとともに、分割された上位の各ｎビッ
ト単位が全て“０”の時、前記終了有無符号の１ビット
にデータ終了を表すデータを与え、分割された上位の各
ｎビット単位が全て“０”のデータを削除したことを特
徴とするディジタルデータ圧縮方法。1. A difference between the m-bit digital data of a sample at an arbitrary time point and the m-bit digital data of the next sample at an arbitrary time point of a time-sequentially continuous digital data group. 1 bit of an end presence / absence code indicating division or continuation of data by dividing into digital data of unit, and whether or not there is 1 in the n-bit unit digital data and each n-bit data higher than the n-bit unit digital data And the difference is expressed by each digital data block of n + 2 bits which is the sum of 1 bit of the positive / negative sign indicating the positive / negative of the m-bit digital data, and when all the divided upper n-bit units are "0", the end Data indicating the end of data is given to 1 bit of the presence / absence code, and each of the divided upper n-bit units is A digital data compression method characterized in that "0" data is deleted.

【請求項２】前記ｍビットディジタルデータを１６ビ
ットディジタルデータとし、前記ｎビット単位ディジタ
ルデータを４ビット単位ディジタルデータで構成したこ
とを特徴とする請求項１記載のディジタルデータ圧縮方
法。2. The digital data compression method according to claim 1, wherein the m-bit digital data is 16-bit digital data and the n-bit unit digital data is 4-bit unit digital data.

【請求項３】時系列的に連続したディジタルデータ群
の任意の時点のサンプルのｍビットディジタルデータと
任意の時点の次のサンプルのｍビットディジタルデータ
の差のｍビットディジタルデータを下位からｎビット単
位のディジタルデータに分割し、前記ｎビット単位ディ
ジタルデータと前記ｎビット単位ディジタルデータより
上位の各ｎビットのデータに１があるか否かによってデ
ータの継続、終了を表す終了有無符号の１ビットおよび
差のｍビットディジタルデータの正負を表す正負符号の
１ビットの合計であるｎ＋２ビットの各ディジタルデー
タブロックで表すとともに、分割された上位の各ｎビッ
ト単位が全て“０”の時、前記終了有無符号の１ビット
にデータ終了を表すデータを与え、分割された上位の各
ｎビット単位が全て“０”のデータを削除し、かつ、前
記時系列的に連続したディジタルデータ群の一定周期毎
の時点のサンプルのｍビットディジタルデータを下位か
らｎビット単位のディジタルデータに分割し、この分割
されたｎビット単位の各ディジタルデータのそれぞれに
正負を表す正負符号の１ビットとそれぞれに前記終了有
無符号の１ビットに“０”を与えたデータで表すことに
より前記ディジタルデータ群の一定周期毎の時点のサン
プルを絶対値データとしたことを特徴とするディジタル
データ圧縮方法。3. A difference between the m-bit digital data of a sample at an arbitrary time point and the m-bit digital data of the next sample at an arbitrary time point of a time-sequentially continuous digital data group. 1 bit of an end presence / absence code indicating division or continuation of data by dividing into digital data of unit, and whether or not there is 1 in the n-bit unit digital data and each n-bit data higher than the n-bit unit digital data And the difference is expressed by each digital data block of n + 2 bits which is the sum of 1 bit of the positive / negative sign indicating the positive / negative of the m-bit digital data, and when all the divided upper n-bit units are "0", the end Data indicating the end of data is given to 1 bit of the presence / absence code, and each of the divided upper n-bit units is The data of "0" is deleted, and the m-bit digital data of the sample of the digital data group which is continuous in time series at a predetermined time interval is divided into n-bit unit digital data from the lower order. By representing each bit of the n-bit digital data as a positive / negative sign 1 bit and each end presence / absence sign 1 bit of "0" as data, the digital data group is represented by a constant cycle. A digital data compression method characterized in that a sample at a time point is made absolute value data.

【請求項４】前記請求項１のディジタルデータ圧縮方
法によってデータ圧縮された前記各ディジタルデータブ
ロックの下位から順次ｎビットのデータを取り出し、前
記終了有無符号を判別してデータが継続を意味する符号
の間はｎビットのデータを順次直列接続し、前記終了有
無符号を判別してデータが終了を意味する符号が来たと
きそのｎビットのデータを上位ｎビットととして下位の
ｎビットのデータに直列接続するとともに直列接続され
たデータの上位ビットに“０”を必要数だけ加えてｍビ
ットになるようにして前記時系列的に連続したディジタ
ルデータ群の任意の時点のサンプルのｍビットディジタ
ルデータと任意の時点の次のサンプルのｍビットディジ
タルデータの差のｍビットディジタルデータを復元する
ことを特徴とするディジタルデータ伸長方法。4. A code indicating that the data is continued by taking out n-bit data sequentially from the lower order of each digital data block compressed by the digital data compression method of claim 1 and determining the end presence / absence code. During this period, n-bit data is serially connected in series, and when the code indicating the end of the data is judged by determining the end presence / absence code, the n-bit data is regarded as the upper n-bit and converted to the lower n-bit data. M-bit digital data of samples at an arbitrary time point of the digital data group which are serially connected and added with a required number of "0" s to the upper bits of the serially connected data to be m bits And m-bit digital data of the difference between the m-bit digital data of the next sample at any time and Digital data decompression method.

【請求項５】前記請求項３のディジタルデータ圧縮方
法によってデータ圧縮された前記各ディジタルデータブ
ロックの下位から順次ｎビットのデータを取り出すとと
もにを前記終了有無符号を判別して前記終了有無符号が
“０”のデータがｍ／ｎ回続いたときのｍビットディジ
タルデータを前記ディジタルデータ群の一定周期毎の時
点のサンプルの絶対値データとして扱うことを特徴とす
るディジタルデータ伸長方法。5. The n-bit data is sequentially taken out from the lower order of each digital data block data-compressed by the digital data compression method according to claim 3, and the end presence / absence code is determined, and the end presence / absence code is " A method for decompressing digital data, characterized in that m-bit digital data when 0 "data continues m / n times is treated as absolute value data of samples of the digital data group at predetermined time intervals.

【請求項６】時系列的に連続したディジタルデータ群
の任意の時点のサンプルの２進数ｍビットディジタルデ
ータと任意の時点の次のサンプルの２進数ｍビットディ
ジタルデータの差の２進数ｍビットディジタルデータを
正負符号を除く上位の０を削除したディジタルデータが
有効桁３ビット以内のときは３ビットのディジタルデー
タに正負符号と終了を意味する終了有無符号とを加えた
２進数５ビットのディジタルデータで表し、有効桁３ビ
ットを越えたときは下位から４ビット単位のディジタル
データに分割し、下位から有効桁４ビット毎に継続を意
味する終了符号を加えた２進数５ビット単位のディジタ
ルデータと下位から４ビット単位のディジタルデータに
分割した時の最終の有効桁３ビット以内のディジタルデ
ータに正負符号と終了を意味する終了有無符号とを加え
た２進数５ビットのディジタルデータとで表したことを
特徴とするディジタルデータ圧縮方法。6. A binary m-bit digital difference between the binary m-bit digital data of a sample at an arbitrary time point and the binary m-bit digital data of the next sample at an arbitrary time point of a time-series continuous digital data group. If the digital data obtained by deleting the high-order 0 excluding the plus / minus sign is within 3 significant bits, binary 5 bit digital data obtained by adding the plus / minus sign and the end presence / absence code signifying the end to the 3 bit digital data. When the number of significant digits exceeds 3 bits, it is divided into digital data in units of 4 bits from the lower order, and is added to the digital data in units of 5 bits in binary by adding an end code meaning continuation in every 4 bits of significant digits. When the digital data is divided into 4-bit unit digital data from the lower order, the last significant digit is within 3 bits A method for compressing digital data, characterized in that it is represented by binary 5-bit digital data to which an end presence / absence code indicating end is added.

【請求項７】前記請求項６のディジタルデータ圧縮方
法によってデータ圧縮された２進数５ビットのディジタ
ルデータの前記終了有無符号を判別して前記終了有無符
号が継続を意味する符号の間は２進数５ビットのディジ
タルデータの前記終了有無符号を除く４ビットのデータ
を有効桁として順次直列接続し、前記終了有無符号が終
了を意味する符号が来た時２進数５ビットのディジタル
データの前記終了有無符号と正負符号を除く３ビットの
データを有効桁として直列接続し、さらに上位ビットに
“０”を必要数だけ加えて２進数ｍビットになるように
して前記時系列的に連続したディジタルデータ群の任意
の時点のサンプルの２進数ｍビットディジタルデータと
任意の時点の次のサンプルの２進数ｍビットディジタル
データの差の２進数ｍビットディジタルデータを復元す
ることを特徴とするディジタルデータ伸長方法。7. A binary number is provided between the codes indicating that the ending presence / absence code indicates continuation by discriminating the ending presence / absence code of binary 5-bit digital data compressed by the digital data compression method according to claim 6. When 4-bit data excluding the end presence / absence code of 5-bit digital data is sequentially connected in series as a significant digit and the end presence / absence code indicates a code, the binary presence / absence of 5-bit digital data A group of digital data that is serially connected by serially connecting 3-bit data excluding a sign and a positive / negative sign as a significant digit and further adding "0" to the upper bits by a necessary number to make a binary number m bits. The binary number of the difference between the binary m-bit digital data of the sample at any time and the binary m-bit digital data of the next sample at the arbitrary time A digital data decompression method characterized by restoring m-bit digital data.

【請求項８】ディジタルデータ読み出し装置から出力
されたｍビットのディジタルデータをデータ圧縮する請
求項３または請求項６のディジタルデータ圧縮方法を用
いたデータ圧縮回路と、前記データ圧縮回路で圧縮した
圧縮データを記憶するメモリーと、前記メモリーから読
み出された圧縮データを伸長する請求項４と請求項５ま
たは請求項７のディジタルデータ伸長方法を用いたデー
タ伸長回路と、前記データ圧縮回路で圧縮された圧縮デ
ータを前記メモリーに記憶させ、前記メモリーに記憶さ
れた圧縮データを定められた復調速度で読み出し前記デ
ータ伸長回路に供給するメモリー制御回路とを備えたデ
ィジタルデータ再生装置。8. A data compression circuit using the digital data compression method according to claim 3 or 6, which compresses m-bit digital data output from a digital data reading device, and compression performed by the data compression circuit. 8. A memory for storing data, a data decompression circuit using the digital data decompression method according to claim 4, 5 or 7 for decompressing compressed data read from the memory, and a data compression circuit for compressing the data. And a memory control circuit for storing the compressed data stored in the memory, reading the compressed data stored in the memory at a predetermined demodulation rate, and supplying the compressed data to the data expansion circuit.