JPH0468821A - Decoding method - Google Patents

Abstract

PURPOSE:To miniaturize a device and to reduce cost by defining either an exclusively ORed data or a not-ORed data as a decoding data. CONSTITUTION:Data Q11, Q10, Q9 Q8, Q7, Q6, Q5 and Q4 are EXORed with a data Q1 at an EXOR circuit group 8, and a supplied data is outputted from an exception processing logic circuit 7 as it is. When data Q3, Q2 and Q1 of 3 bits to be outputted from a voltage comparator 6 are '100', a selective circuit 10 outputs the data of 8 bits to be outputted from the exception logic circuit 7 and when the data Q3, Q2 and Q1 are not '100' but the other value, the circuit 10 outputs the data of 8 bits totally adding the data of 4 bits to be outputted from the EXOR circuit group 8 and the data of 4 bits to be outputted from an EXOR circuit group 9.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は符号化された符号化データをもとのデータに復
号する復号方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a decoding method for decoding encoded data into original data.

〔従来の技術〕[Conventional technology]

データを例えば磁気ディスクや光ディスク等に記録する
ため、記録符号化を行う場合、従来はＲＯＭ（Ｒｅ　ａ
　ｄ　　Ｏｎ　Ｉ　ｙ　　Ｍ　ｅ　ｍ　ｏ　ｒ　ｙ　）
等により構成されるメモリテーブルに符号化データを記
憶しておき、入力データをアドレスとして該入力データ
に対応した符号化データを読み出す事により符号化を行
い、復号時にはやはりＲＯＭ等により構成されるメモリ
テーブルに復号データを記憶しておき、符号化データを
アドレスとして、該符号化データに対応した復号データ
を読み出す事により復号化を行っていた。Conventionally, when recording and encoding data to record data on a magnetic disk, optical disk, etc., ROM (Rea
d On I y M e m o r y )
Encoded data is stored in a memory table composed of a memory table such as ROM, etc., and encoding is performed by reading out the encoded data corresponding to the input data using the input data as an address.During decoding, a memory table composed of a ROM etc. Decoding was performed by storing decoded data in a table, using the encoded data as an address, and reading out the decoded data corresponding to the encoded data.

〔発明が解決しようとしている課題］ ところで、上述の従来の方法においては例えば８ビツト
のデータを１１ビツトの符号化データに変換する４／１
１変調の場合、符号化時には前記メモリテーブルとして
１１ビツトＸ２５６　（−２’）の記憶容量を有するＲ
ＯＭを用い、該ＲＯＭに符号化データを記憶し、該ＲＯ
Ｍから前述の様に入力データに対応した符号化データを
読み出す事により符号化を行い、復号時にはメモリテー
ブルであるＲＯＭに復号データを記憶しておき、１１ビ
ツトの符号化データをアドレスとして該ＲＯＭに記憶さ
れている復号データを読み出す事により復号化を行って
いるため、復号時に使用されるＲＯＭの記憶容量は８ビ
ツトＸ２０４８　（＝２”）となる。[Problems to be Solved by the Invention] By the way, in the above-mentioned conventional method, for example, 4/1 conversion of 8-bit data to 11-bit encoded data is difficult.
In the case of 1 modulation, R with a storage capacity of 11 bits x 256 (-2') is used as the memory table during encoding.
OM is used, encoded data is stored in the ROM, and the RO
Encoding is performed by reading the encoded data corresponding to the input data from M as described above, and at the time of decoding, the decoded data is stored in the ROM, which is a memory table, and the 11-bit encoded data is used as an address in the ROM. Since decoding is performed by reading the decoded data stored in the ROM, the storage capacity of the ROM used during decoding is 8 bits x 2048 (=2'').

しかしながら、上述の様に復号時に使用するＲＯＭの記
憶容量（８ビツトＸ２０４８）のうち、実際に使用され
るデータ量は８ビツト×２５６であり、残りは未使用の
状態となり、メモリの使用効率が悪く、装置の小形化、
低コスト化の妨げとなっていた。However, as mentioned above, of the ROM storage capacity (8 bits x 2048) used during decoding, the amount of data actually used is 8 bits x 256, and the rest remains unused, reducing memory usage efficiency. Unfortunately, the equipment is becoming smaller.
This was an impediment to cost reduction.

本発明は上述の問題点を解決し、装置の小形化及び低コ
スト化を可能とする復号方法を提供する事を目的とする
。It is an object of the present invention to provide a decoding method that solves the above-mentioned problems and makes it possible to reduce the size and cost of the device.

〔問題を解決するための手段〕[Means to solve the problem]

本発明の復号方法は、ｋ（ｋは正の整数）個の“ｌ”を
持つｍ（ｍは正の整数）ビットの固定長記録符号化デー
タをｎ（ｎは偶数でｍ　＞　ｎ　）ビットのデータに復
号する際に、該ｍビットの固定長符号化データのうちの
一部に対して排他的論理和を取り、前記排他的論理和が
取られたデータと取られていないデータのうち何れか一
方を前記ｎビットの復号データとするものである。The decoding method of the present invention converts m (m is a positive integer) bit fixed length recorded encoded data having k (k is a positive integer) "l" into n (n is an even number, m > n) bits. When decoding to data, an exclusive OR is performed on a part of the m-bit fixed-length encoded data, and the data that has been subjected to the exclusive OR and the data that has not been Either one of them is used as the n-bit decoded data.

〔作用〕[Effect]

上述の方法により簡単で低コストな構成にて固定長記録
符号化データを復号する事ができる様になる。The method described above makes it possible to decode fixed-length recorded encoded data with a simple and low-cost configuration.

〔実施例〕〔Example〕

以下、本発明を本発明の実施例を用いて説明する。 Hereinafter, the present invention will be explained using examples of the present invention.

第１図は本発明の一実施例として本発明を適用した光磁
気ディスクシステムにおける再生装置の概略構成を示し
た図である。FIG. 1 is a diagram showing a schematic configuration of a reproducing apparatus in a magneto-optical disk system to which the present invention is applied as an embodiment of the present invention.

尚、上述の再生装置はデータが４７１１変調され、記録
されている光磁気ディスクより符号化データを再生し、
もとのデータに復号するものである。The above-mentioned reproducing device reproduces encoded data from a magneto-optical disk on which data is modulated and recorded,
This is used to decode the original data.

第１図において、ｌはバイアス磁界コイル、２は光磁気
ディスク、３は光学系、４はセンサアンプ、５は前記セ
ンサアンプ４より出力される信号のレベルをサンプルホ
ールドするためのサンプルホールド回路群、６は前記サ
ンプルホールド回路群５において保持されるサンプル信
号のレベルを互いに比較し、レベルの高い方から４個の
サンプル信号は“１”を示すデータに変換し、他のサン
プル信号は“０″を示すデータに変換し、出力する電圧
比較器、７は前記電圧比較器６より出力されるデータの
うち、上位８ビツトのデータ（Ｑｌ、〜Ｑ４）が第３図
に示されているデータパターンと一致する場合には例外
変換を行う例外処理ロジック回路、８は前記電圧比較器
６より出力されるデータのうち、上位８ビツト（Ｑ８．
〜Ｑ　４）と最下位ビット（Ｑ、）の排他的論理和（以
下、ＥＸＯＲと記す）を取るＥＸＯＲ回路群、９は前記
ＥＸＯＲ回路群８より出力される８ビツトのデータ（各
々のビットを上位ビットより５８ｓ７Ｓ６ＳｌｓＳ４Ｓ
３Ｓ２Ｓ１とする）のうち、Ｓ８とＳ４、Ｓ７とＳ３、
Ｓ６とＳ２、ｓｌｓとＳ、とでＥＸＯＲを取るＥＸＯＲ
回路群、ｌＯは前記電圧比較器６より出力されるデータ
のうち下位３ビツトのデータ（ＱｓＱ２Ｑｔ）が“１０
０”の時は前記例外処理ロジック回路７より出力される
８ビツトのデータを、また前記電圧比較器６より出力さ
れる３ビツトのデータ（Ｑ３Ｑ２Ｑ１）が“１００”以
外の場合には前記ＥＸＯＲ回路群８より出力される４ビ
ツトのデータ（ＳＩ８２Ｓ３５４）と前記ＥＸＯＲ回路
群９より出力される４ビツトのデータを選択出力する選
択回路である。In FIG. 1, l is a bias magnetic field coil, 2 is a magneto-optical disk, 3 is an optical system, 4 is a sensor amplifier, and 5 is a group of sample and hold circuits for sampling and holding the level of the signal output from the sensor amplifier 4. , 6 compares the levels of the sample signals held in the sample hold circuit group 5, and converts the four sample signals with the highest levels into data indicating "1", and converts the other sample signals into data indicating "0". A voltage comparator 7 converts the data into data indicating ``, and outputs the data. Out of the data output from the voltage comparator 6, the upper 8 bits of data (Ql, ~Q4) are the data shown in FIG. 8 is an exception processing logic circuit that performs exception conversion when the pattern matches, and 8 is the upper 8 bits of the data output from the voltage comparator 6 (Q8.
EXOR circuit group 9 calculates the exclusive OR (hereinafter referred to as EXOR) of the least significant bit (Q, ) and the least significant bit (Q, 58s7S6SlsS4S from upper bit
3S2S1), S8 and S4, S7 and S3,
EXOR which takes EXOR with S6 and S2, sls and S
The circuit group IO is set when the lower three bits (QsQ2Qt) of the data output from the voltage comparator 6 are "10".
0", the 8-bit data output from the exception processing logic circuit 7 is output, and when the 3-bit data (Q3Q2Q1) output from the voltage comparator 6 is other than "100", the EXOR circuit This selection circuit selectively outputs the 4-bit data (SI82S354) output from the group 8 and the 4-bit data output from the EXOR circuit group 9.

第１図において、光磁気ディスク２上に不図示のレーザ
ー発生器より発生されたレーザー光を照射し、該光磁気
ディスク２上から反射されたアナライザーを含む光学系
３により集光し、センサアンプ４に供給する事により、
センサアンプ４からは光磁気ディスク２上に記録されて
いる情報データに対応した電圧レベルの信号が出力され
、サンプルホールド回路群５に供給される。In FIG. 1, a laser beam generated from a laser generator (not shown) is irradiated onto a magneto-optical disk 2, and the light reflected from the magneto-optical disk 2 is focused by an optical system 3 including an analyzer, and a sensor amplifier By supplying 4.
The sensor amplifier 4 outputs a signal with a voltage level corresponding to the information data recorded on the magneto-optical disk 2, and is supplied to the sample and hold circuit group 5.

サンプルホールド回路群５では前記センサアンプ４より
供給される信号を所定のタイミングでサンプルホールド
し、後段の電圧比較器６に供給する。The sample and hold circuit group 5 samples and holds the signal supplied from the sensor amplifier 4 at a predetermined timing, and supplies it to the voltage comparator 6 at the subsequent stage.

電圧比較器６では前段のサンプルホールド回路群５より
供給されているサンプル信号のレベルを互いに比較し、
レベルの高い方から４個のサンプル信号は“ｌ”を示す
データに変換し、他のサンプル信号は“０”を示すデー
タに変換する事により、該電圧比較器６からは１１ビツ
トの情報データ（Ｑｌ〜Ｑｌｌ）が出力される。The voltage comparator 6 compares the levels of the sample signals supplied from the sample and hold circuit group 5 in the previous stage,
By converting the four sample signals from the highest level into data indicating "L" and converting the other sample signals into data indicating "0", 11-bit information data is output from the voltage comparator 6. (Ql to Qll) is output.

以下、第１図に示す装置の動作について、第１図の電圧
比較器６より出力される１１ビツトのデータ（Ｑ＋〜Ｑ
１１）にいくつかの例を上げて説明する。Below, regarding the operation of the device shown in FIG. 1, the 11-bit data (Q+ to Q
11) will be explained using some examples.

まず、電圧比較器６より出力される１１ビツトのデータ
（Ｑ　ｏ　Ｑ　＋。Ｑ９Ｑ８Ｑ７Ｑ６Ｑ６Ｑ４Ｑ３Ｑ　
２　Ｑ　＋　）が（１０００１０１００１０）の場合に
ついて説明する。First, the 11-bit data (Q o Q +.Q9Q8Q7Q6Q6Q4Q3Q
2 Q + ) is (10001010010).

上述のデータ（ＱｏＱ＋。Ｑ　９　Ｑ　ａ　Ｑ　７　Ｑ
　ｓ　Ｑ　５Ｑ４）すなわち（１０００１０１０）はＥ
ＸＯＲＸＯＲ回路群いて、データＱｌ（０）とＥＸＯＲ
が取られ、データ（Ｓ　ｅ　Ｓ　７Ｓ　ａ　Ｓ　５Ｓ　
４　Ｓ　３　Ｓ　２　Ｓ　１）すなわち（１０００１０
１０）が出力される。The above data (QoQ+.Q 9 Q a Q 7 Q
s Q 5Q4) or (10001010) is E
XORXOR circuit group, data Ql(0) and EXOR
is taken and the data (S e S 7S a S 5S
4 S 3 S 2 S 1) i.e. (100010
10) is output.

また、ＥＸＯＲＸＯＲ回路群出力されるデータ（Ｓ８Ｓ
７Ｓ６Ｓ５Ｓ４Ｓ３Ｓ２Ｓ＋）すなわち（１０００１０
１０）のうちデータ８１〜Ｓ４は選択回路１０に供給さ
れると共に後段のＥＸＯＲＸＯＲ回路群データＳ８とＳ
４、Ｓ７とＳ３、Ｓ６とＳ２、Ｓ５とＳ、のＥＸＯＲが
取られデータ“００１０”が出力され、後段の選択回路
１０に供給される。Also, the data output from the EXORXOR circuit group (S8S
7S6S5S4S3S2S+) i.e. (100010
10), the data 81 to S4 are supplied to the selection circuit 10, and the EXORXOR circuit group data S8 and S
4, S7 and S3, S6 and S2, and S5 and S are EXORed to output data "0010" and supplied to the subsequent selection circuit 10.

尚、この時、例外処理ロジック回路７にはデータ（Ｑ　
＋＋　Ｑ　ｔｏ　Ｑ　９Ｑ　ｓ　Ｑ　７　Ｑ　ａ　Ｑ　
ｓ　Ｑ　４　）すなわち（１０００１０１０）が入力さ
れているが、第３図に示す様にデータパターンに一致す
るものがないため、該例外処理ロジック回路７からは供
給されたデータがそのまま出力され、選択回路１０に供
給される。At this time, the exception processing logic circuit 7 receives data (Q
++ Q to Q 9Q s Q 7 Q a Q
s Q 4 ), that is, (10001010), but as shown in FIG. 3, there is no matching data pattern, so the exception handling logic circuit 7 outputs the supplied data as is, and selects is supplied to the circuit 10.

そして、選択回路１０は前記電圧比較器６より出力され
る３ビツトのデータ（Ｑ３Ｑ２Ｑｌ）が“１００”の時
は前記例外処理ロジック回路７より出力される８ビツト
のデータを出力し、データ（Ｑ３Ｑ２ＱＩ）が“１００
”以外の場合には前記ＥＸＯＲ回路群８より出力される
４ビツトのデータ（ＳＩＳ２Ｓ３Ｓ４）と前記ＥＸＯＲ
回路群９より出力される４ビツトのデータの計８ビット
のデータを出力するもので、この時電圧比較器６より出
力される３ビツトのデータ（Ｑ　３Ｑ　２　Ｑ　１）は
“ｏｉｏ”であるため、該選択回路１０からは前記ＥＸ
ＯＲ回路群（より出力される４ビツトのデータ（１０１
０）と前記ＥＸＯＲ回路群９より出力される４ビツトの
データ（００１０）の計８ビットのデータ（Ｄ８Ｄ？Ｄ
６Ｄ５Ｄ４Ｄ３Ｄ　２　Ｄ　１）すなわち“００１０１
０１０″が復号データとして選択出力される。Then, when the 3-bit data (Q3Q2Ql) outputted from the voltage comparator 6 is "100", the selection circuit 10 outputs the 8-bit data outputted from the exception processing logic circuit 7, and selects the data (Q3Q2QI). ) is “100
”, the 4-bit data (SIS2S3S4) output from the EXOR circuit group 8 and the EXOR
It outputs a total of 8 bits of data, the 4 bits of data output from the circuit group 9. At this time, the 3 bits of data (Q 3 Q 2 Q 1) output from the voltage comparator 6 is "oio". Therefore, the selection circuit 10 selects the EX
4-bit data (101
0) and the 4-bit data (0010) output from the EXOR circuit group 9, a total of 8 bits of data (D8D?D
6D5D4D3D 2 D 1) or “00101
010'' is selectively output as decoded data.

次に、電圧比較器６より出力される１１ビツトのデータ
（ＱＩＩＱＩＯＱ９Ｑ８Ｑ？Ｑ６Ｑ６Ｑ４Ｑ３Ｑ２Ｑ、
）が（１０００１１００００１）の場合について説明す
る。Next, the 11-bit data output from the voltage comparator 6 (QIIQIOQ9Q8Q?Q6Q6Q4Q3Q2Q,
) is (10001100001).

上述のデータ（ＱｏＱ＋ｏＱ９ＱａＱ７ＱａＱｓＱ４）
すなわち（１０００１１００）はＥＸＯＲＸＯＲ回路群
いてデータＱｌ（１）とＥＸＯＲが取られ、データ（Ｓ
８Ｓ７Ｓ６Ｓ１５Ｓ４Ｓ３Ｓ２Ｓ、）すなわち（０１１
１００１１）が出力される。The above data (QoQ+oQ9QaQ7QaQsQ4)
In other words, (10001100) is EXORed with data Ql(1) by the EXORXOR circuit group, and the data (S
8S7S6S15S4S3S2S,) i.e. (011
10011) is output.

また、ＥＸＯＲＸＯＲ回路群出力されるデータ（Ｓ　ｓ
　Ｓ　７Ｓ　ａ　Ｓ　ｓ　Ｓ　４　Ｓ　３Ｓ　２　Ｓ　
１）すなわち（０１１，１００１１）のうちデータ８１
〜Ｓ４は選択回路１０に供給されると共に、後段のＥＸ
ＯＲＸＯＲ回路群データＳ８とＳ４、Ｓ７とＳ３、Ｓ６
とＳ２、Ｓ５とＳ、のＥＸＯＲが取られデータ”０１０
０”が出力され、後段の選択回路ＩＯに供給される。Also, the data output from the EXORXOR circuit group (S s
S 7S a S s S 4 S 3S 2 S
1) That is, data 81 out of (011,10011)
~S4 is supplied to the selection circuit 10, and the EX
ORXOR circuit group data S8 and S4, S7 and S3, S6
The EXOR of and S2, S5 and S is taken and the data is "010"
0'' is output and supplied to the subsequent selection circuit IO.

尚、この時例外処理ロジック回路７にはデータ（ＱｏＱ
＋ｏＱｅＱｓＱ７ＱａＱ５Ｑ４）すなわち（１０００１
１００）が入力されているが、第３図に示す様にデータ
パターンに一致するものがないため、該例外処理ロジッ
ク回路７からは供給されたデータがそのまま出力され、
選択回路ＩＯに供給される。At this time, the exception processing logic circuit 7 receives data (QoQ
+oQeQsQ7QaQ5Q4) or (10001
100) is input, but as shown in FIG. 3, there is no matching data pattern, so the exception handling logic circuit 7 outputs the supplied data as is.
It is supplied to the selection circuit IO.

そして、選択回路１０は前記電圧比較器６より出力され
る３ビツトのデータ（Ｑ　３　Ｑ　２　Ｑ　＋　）が“
００１”であるため、該選択回路１０からは前記ＥＸＯ
Ｒ回路群８より出力される４ビツトのデータ（００１，
１）と前記ＥＸＯＲ回路群９より出力される４ビツトの
データ（０１００）の計８ビットのデータ（Ｄ８Ｄ７Ｄ
６Ｄ３Ｄ４Ｄ３Ｄ２Ｄ＋）すなわち０１００００１１”
が復号データとして選択出力される。Then, the selection circuit 10 determines that the 3-bit data (Q 3 Q 2 Q + ) output from the voltage comparator 6 is “
001'', the selection circuit 10 selects the EXO
4-bit data (001,
1) and 4-bit data (0100) output from the EXOR circuit group 9, a total of 8-bit data (D8D7D
6D3D4D3D2D+) or 01000011”
is selectively output as decoded data.

更に、電圧比較器６より出力される】１ビツトのデータ
（Ｑ　ｏ　Ｑ　１ｏ　Ｑ　９　Ｑ　ｓ　Ｑ　７　Ｑ　ｅ
　Ｑ　５　Ｑ　４　Ｑ　３Ｑ２Ｑｌ）が（０１０１１０
００１００）の場合について説明する。Furthermore, the voltage comparator 6 outputs] 1-bit data (Q o Q 1o Q 9 Q s Q 7 Q e
Q 5 Q 4 Q 3Q2Ql) is (010110
00100) will be explained.

上述のデータ（ＱＩＩＱＩＯＱ９Ｑ１１Ｑ７Ｑ６Ｑ５Ｑ
４）すなわち（０１０１１０００）　はＥＸＯＲＸＯＲ
回路群いてデータＱ＋（０）とＥＸＯＲが取られ、デー
タ（Ｓ８Ｓ７Ｓ６Ｓ５Ｓ４Ｓ３Ｓ２Ｓ１）すなわち（ｏ
ｌｏｌｔｏｏｏ）が出力される。The above data (QIIQIOQ9Q11Q7Q6Q5Q
4) That is, (01011000) is EXORXOR
EXOR is taken with the data Q+(0) in the circuit group, and the data (S8S7S6S5S4S3S2S1), that is, (o
loltoo) is output.

また、ＥＸＯＲＸＯＲ回路群小力されるデータ（ＳｓＳ
ｙＳ６Ｓ５Ｓ４Ｓ３Ｓ２Ｓ１）すなわち（０１０１１０
００）のうちデータＳ、〜Ｓ４は選択回路１０に供給さ
れると共に、後段のＥＸＯＲ回路群９ではデータＳ８と
Ｓ　４　、Ｓ　？とＳ３、Ｓ６とＳ２、Ｓ５とＳｌのＥ
ＸＯＲが取られデータ“１１０１”が出力され、後段の
選択回路１０に供給される。In addition, the data (SsS
yS6S5S4S3S2S1) i.e. (010110
00), data S, ~S4 are supplied to the selection circuit 10, and data S8 and S4, S? are supplied to the subsequent EXOR circuit group 9. and S3, S6 and S2, S5 and Sl E
The XOR is performed and data "1101" is output and supplied to the subsequent selection circuit 10.

尚、この時例外処理ロジック回路７にはデータ（ＱＩＩ
ＱＩ。Ｑ　９　Ｑ　’ｓ　Ｑ　７　Ｑ　ａ　Ｑ　ｓ　Ｑ
　４　）すなわち（０１０１１０００）が入力されてい
るので第３図に示すデータパターンに一致するため、該
例外処理ロジック回路７からは８ビツトの変換データ（
１０００１０００）が出力され、選択回路ｌＯに供給さ
れる。At this time, the exception processing logic circuit 7 receives data (QII
QI. Q 9 Q 's Q 7 Q a Q s Q
4), that is, (01011000), matches the data pattern shown in FIG.
10001000) is output and supplied to the selection circuit IO.

そして、選択回路ｌＯは前記電圧比較器６より出力され
る３ビツトのデータ（Ｑ　３Ｑ　２　Ｑ　１）が“１０
０”であるため、該選択回路ｌＯからは前記例外処理ロ
ジック回路７より出力される８ビツトのデータ（ＤａＤ
７Ｄ６Ｄ５Ｄ４Ｄ３Ｄ２Ｄ１）すなわち“ｌ　０００１
０００“が復号データとして選択出力される。Then, the selection circuit IO determines that the 3-bit data (Q 3 Q 2 Q 1) output from the voltage comparator 6 is "10".
0'', the selection circuit IO outputs the 8-bit data (DaD) output from the exception processing logic circuit 7.
7D6D5D4D3D2D1) or “l 0001
000" is selectively output as decoded data.

また、電圧比較器６より出力される１１ビツトのデータ
を第１図に示す装置にて８ビツトのデータに復号する場
合の変換対応表を第２図（Ａ）〜（Ｄ）に示す。Further, conversion correspondence tables for decoding 11-bit data output from the voltage comparator 6 into 8-bit data using the apparatus shown in FIG. 1 are shown in FIGS. 2(A) to 2(D).

以上、説明して来た様に本実施例においては記録媒体よ
り再生された記録符号化データをＲＯＭ等により構成さ
れるメモリテーブルを用いる事なく復号データに変換す
る事ができるため、装置の小形軽量化、低コスト化を図
る事が容易になる。As explained above, in this embodiment, recorded encoded data reproduced from a recording medium can be converted to decoded data without using a memory table configured by a ROM etc., so the device can be made compact. It becomes easy to achieve weight reduction and cost reduction.

また、ここでは記録変調方式として４／１１変調方変調
用いた再生装置を実施例として本発明を説明して来たが
、本発明は符号化データのビット長が異なる他の変調方
式を用いた再生装置にも適用可能で同様の効果を得る事
ができる。In addition, although the present invention has been described here using a playback device that uses 4/11 modulation as a recording modulation method, the present invention can also be applied to a playback device that uses other modulation methods in which the bit length of encoded data is different. The same effect can be obtained by applying it to a playback device as well.

〔発明の効果〕〔Effect of the invention〕

以上説明して来た様に、本発明によれば装置の小形化及
び低コスト化を可能にする復号方法を提供する事ができ
る様になる。As described above, according to the present invention, it is possible to provide a decoding method that enables downsizing and cost reduction of the device.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例として本発明を適用した光磁
気ディスクシステムに−おける再生装置の概略構成を示
したものである。 第２図は第１図に示す装置にて１１ビツトのデータを８
ビツトのデータに復号する場合の変換対応表を示した図
である。 第３図は第１図に示す装置の例外処理ロジック回路７に
おける入力データと変換データとの変換対応表を示した
図である。 ｌ・・・バイアス磁界コイル ２・・・光磁気ディスク ３・・・光学系 ４・・・センサアンプ ５・・・サンプルホールド回路群 ６・・・電圧比較器 ７・・・例外処理ロジック回路 ８．９・・・排他的論理回路群 １０・・・選択回路FIG. 1 shows a schematic configuration of a reproducing device in a magneto-optical disk system to which the present invention is applied as an embodiment of the present invention. Figure 2 shows how the device shown in Figure 1 converts 11-bit data into 8
FIG. 4 is a diagram showing a conversion correspondence table when decoding to bit data. FIG. 3 is a diagram showing a conversion correspondence table between input data and conversion data in the exception processing logic circuit 7 of the device shown in FIG. l...Bias magnetic field coil 2...Magneto-optical disk 3...Optical system 4...Sensor amplifier 5...Sample and hold circuit group 6...Voltage comparator 7...Exception processing logic circuit 8 .9... Exclusive logic circuit group 10... Selection circuit

Claims (1)

【特許請求の範囲】 ｋ（ｋは正の整数）個の“１”を持つｍ（ｍは正の整数
）ビットの固定長記録符号化データをｎ（ｎは偶数でｍ
＞ｎ）ビットのデータに復号する際に、該ｍビットの固
定長符号化データのうちの一部に対して排他的論理和を
取り、 前記排他的論理和が取られたデータと取られていないデ
ータのうち何れか一方を前記ｎビットの復号データとす
ることを特徴とする復号化方法。[Claims] Fixed-length recorded encoded data of m (m is a positive integer) bits having k (k is a positive integer) "1"
> When decoding to n)-bit data, exclusive OR is performed on a part of the m-bit fixed-length encoded data, and the exclusive OR is performed and the data is A decoding method characterized in that one of the n-bit data is used as the n-bit decoded data.