JPH05109769A

JPH05109769A - 薄膜トランジスタの製造方法

Info

Publication number: JPH05109769A
Application number: JP29766791A
Authority: JP
Inventors: Yoshihiko Sakai; 義彦酒井
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1991-10-18
Filing date: 1991-10-18
Publication date: 1993-04-30

Abstract

(57)【要約】（修正有）【目的】ゲート電極とソース・ドレイン電極のオーバ
ーラップのない薄膜トランジスタをリフトオフ法を用い
ることなく製造でき、トランジスタ特性の劣化及びオ−
ミックコンタクト層の汚染を防止できる薄膜トランジス
タの製造方法を提供する。【構成】チャネル保護層１４をオーミックコンタクト
層１５・１５′及び金属層１６′の二層の数倍の膜厚に
なるように形成し、その上にオーミックコンタクト層と
金属層を順次着膜することにより、オーミックコンタク
ト層及び金属層をチャネル保護層の上部とその他の部分
とに分離して形成し、更に分離を確実にするためにチャ
ネル保護層の端部をわずかにエッチングする薄膜トラン
ジスタの製造方法としている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に係り、特にゲート電極とソース電極及びドレイ
ン電極との重なり（オーバーラップ）のない薄膜トラン
ジスタの製造方法に関する。

【０００２】

【従来の技術】従来の薄膜トランジスタ（ＴＦＴ）は、
ガラス等の基板上にゲート電極、ゲート絶縁層、水素化
アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の半導体層、
ソース及びドレイン電極を形成した逆スタガ型の構造の
ものがあり、イメージセンサを始め、アクティブマトリ
クス型の液晶ディスプレイに代表されるフラットパネル
ディスプレイ等の駆動素子として用いられている。

【０００３】ここで、従来の薄膜トランジスタの具体的
構成について、薄膜トランジスタの断面説明図である図
３を使って説明する。

【０００４】図３に示すように、薄膜トランジスタの構
成は、ガラス等の基板１上にゲート電極１１としてのク
ロム（Ｃｒ1 ）層、ゲート絶縁層１２としてのシリコン
窒化膜（ＳｉＮx ）、半導体活性層１３としての水素化
アモルファスシリコン（ａ−Ｓｉ：Ｈ）層、ゲート電極
１１に対向するよう設けられたチャネル保護層１４とし
てのシリコン窒化膜（ＳｉＮx ）、オーミックコンタク
ト層１５としてのｎ+型水素化アモルファスシリコン
（ｎ+ ａ−ＳｉＨ）層、ソース電極１６及びドレイン電
極１７としてのクロム（Ｃｒ2 ）層、その上に層間絶縁
層１９としてのポリイミド層、更に、その上に配線層２
０またはチャネル保護層１４の上部においてはａ−Ｓ
ｉ：Ｈ層の遮光用としてのアルミニウム（Ａｌ）の遮光
層１８とを順次積層した逆スタガ型の構造になってい
る。

【０００５】次に、従来の薄膜トランジスタの製造方法
について、図４（ａ）〜（ｄ）のプロセス断面説明図を
使って説明する。

【０００６】まず、ガラス等の基板１上に第１のクロム
（Ｃｒ1 ）膜を約７５０オングストローム程度の厚さに
ＤＣマグネトロンスパッタ法により着膜し、フォトリソ
エッチングによりパターニングしてゲート電極１１を形
成する。

【０００７】そして、プラズマＣＶＤ法（Ｐ−ＣＶＤ）
によりゲート絶縁層１２となる第１のＳｉＮx 膜を約３
０００オングストローム程度の厚さに、半導体活性層１
３となるａ−Ｓｉ：Ｈ膜を約５００オングストローム程
度の厚さに、チャネル保護層１４となる第２のＳｉＮx
膜を約１５００オングストローム程度の厚さに連続的に
着膜する（図４（ａ）参照）。

【０００８】次に、フォトリソエッチングにより、上部
第２のＳｉＮx 膜をゲート電極１１の幅にパターニング
し、チャネル保護層１４を形成する（図４（ｂ）参
照）。

【０００９】更に、オーミックコンタクト層１５として
ｎ+ ａ−Ｓｉ：Ｈ層１５′を約１０００オングストロー
ム程度の厚さにＰ−ＣＶＤ法で着膜し、その上に、ソー
ス電極１６、ドレイン電極１７となる第２のクロム（Ｃ
ｒ2 ）膜１６′を約１５００オングストローム程度の厚
さにＤＣマグネトロンスパッタ法により着膜する（図４
（ｃ）参照）。

【００１０】そして、フォトリソエッチングにより、Ｃ
ｒ2 膜１６′とｎ+ ａ−Ｓｉ：Ｈ層１５′をパターニン
グして、ソース電極１６、ドレイン電極１７及びソース
・ドレイン電極の下層のオーミックコンタクト層１５を
形成する（図４（ｄ）参照）。以上のようにして、ＴＦ
Ｔが作製される。

【００１１】しかし、上記従来の薄膜トランジスタの製
造方法では、現在のフォトリソグラフィー技術のパタ−
ニング精度によると、チャネル保護層１４上に一部重な
るような形状で、ソース電極１６及びドレイン電極１７
が形成されているので、ゲート電極１１とソース・ドレ
イン電極の重なり（オーバーラップ）が生じて寄生容量
が発生し、周波数特性が劣化したり、信号線がゲート電
圧の影響を受けやすくなって、デバイス特性が劣化する
という欠点があった。

【００１２】そこで、リフトオフ法を用いて自己整合的
にソース・ドレイン電極を形成する薄膜トランジスタの
製造方法が試みられている。この方法によれば、ソース
・ドレイン電極がチャネル保護層上に重ならないので、
オーバーラップのないＴＦＴが形成できる（特開昭５９
−２２５５６９号公報参照）。

【００１３】リフトオフ法を用いたＴＦＴの製造方法の
一例を、図５（ａ）〜（ｄ）のプロセス断面説明図を使
って説明する。

【００１４】まず、基板１上にゲート電極１１を形成
し、その上にゲート絶縁層１２としてのＳｉＮx 層、半
導体活性層１３としてのａ−Ｓｉ：Ｈ層、チャネル保護
層１４としてのＳｉＮx 層を順次プラズマＣＶＤにより
形成する（図５（ａ）参照）。

【００１５】次に、上部のＳｉＮx 層上にフォトレジス
トを塗布し、露光、現像してパターニングしてレジスト
層２１を形成し、このレジスト層２１をマスクにＳｉＮ
x 層をエッチングして、ゲート電極１１上のみにＳｉＮ
x層を残してチャネル保護層１４を形成する（図５
（ｂ）参照）。

【００１６】そして、チャネル保護層１４の上部のレジ
スト層２１を残したまま、プラズマＣＶＤ法によりオー
ミックコンタクト層１５としてのｎ+ ａ−Ｓｉ：Ｈ層１
５′を２００〜５００オングストローム程度の厚さで着
膜し、更にソース・ドレイン電極用の金属１６″として
のアルミニウムを着膜する（図５（ｃ）参照）。

【００１７】次にリフトオフを行ってチャネル保護層１
４上部のレジスト層２１とその他の膜を取り除き、フォ
トリソエッチングによりソース電極１６及びドレイン電
極１７を形成する（図５（ｄ）参照）。その後、３００
℃で１時間の熱処理を行いｎ+ ａ−Ｓｉ：Ｈ層１５′を
活性化する。このようにしてＴＦＴが作製される（特公
昭６３−５７９４４号公報参照）。

【００１８】

【発明が解決しようとする課題】しかしながら、上記従
来のリフトオフ法を用いてソース・ドレイン電極を形成
する薄膜トランジスタの製造方法では、オーミックコン
タクト層１５としてのｎ+ ａ−Ｓｉ：Ｈ層１５′の着膜
時のプラズマ等により、レジスト層２１が反応し、オー
ミックコンタクト層１５や真空装置内が汚染されるおそ
れがあるという問題点があった。

【００１９】本発明は上記実情に鑑みて為されたもの
で、リフトオフ法を用いることなく、ゲート電極とソー
ス・ドレイン電極の重なり（オーバーラップ）をなく
し、薄膜トランジスタの特性を劣化させることがなく、
更にオ−ミックコンタクト層の汚染を防止できる薄膜ト
ランジスタの製造方法を提供することを目的とする。

【００２０】

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、ゲート電極、ゲー
ト絶縁層、半導体活性層、チャネル保護層、オーミック
コンタクト層、ソース・ドレイン電極の金属層が順次積
層されて形成される薄膜トランジスタの製造方法におい
て、前記オーミックコンタクト層及び前記金属層の二層
の数倍の膜厚となるよう前記チャネル保護層の形状を形
成し、全体を覆うように前記オーミックコンタクト層と
前記金属層を順次着膜し、フォトリソエッチングで前記
金属層と前記オーミックコンタクト層をパターニング
し、前記チャネル保護層の端部をエッチングして、前記
薄膜トランジスタを製造することを特徴としている。

【００２１】上記従来例の問題点を解決するための請求
項２記載の発明は、請求項１記載の薄膜トランジスタの
製造方法において、チャネル保護層上部のオーミックコ
ンタクト層及び金属層をエッチングせずに残し、前記オ
ーミックコンタクト層及び前記金属層を前記チャネル保
護層上部の遮光層とすることを特徴としている。

【００２２】

【作用】請求項１記載の発明によれば、チャネル保護層
をオーミックコンタクト層及びソ−ス・ドレイン電極の
金属層の二層の数倍の膜厚になるように形成し、その上
にオーミックコンタクト層と金属層を順次着膜し、チャ
ネル保護層の端部をエッチングする薄膜トランジスタの
製造方法としているので、オーミックコンタクト層及び
金属層がチャネル保護層の段差をカバーできず、チャネ
ル保護層の側面が露出して、オーミックコンタクト層及
び金属層をチャネル保護層の上部とその他の部分に分離
して形成することができ、更にチャネル保護層の端部を
わずかにエッチングしているのでこの分離を確実にで
き、リフトオフを用いることなくソース・ドレイン電極
をゲート電極と重ならないように自己整合的に形成する
ことができる。

【００２３】請求項２記載の発明によれば、請求項１記
載の薄膜トランジスタの製造方法において、チャネル保
護層上のオーミックコンタクト層及び金属層をエッチン
グせずにそのまま残すようにしているので、オーミック
コンタクト層及び金属層をそのままチャネル部分の遮光
層とすることができ、遮光層をソース・ドレイン電極と
同時にかつ導通することなく容易に形成することができ
る。

【００２４】

【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図１は、本発明の一実施例に係る薄膜トラ
ンジスタの製造方法によって製造される薄膜トランジス
タの断面説明図である。尚、図３と同様の構成をとる部
分については同一の符号を使って説明する。

【００２５】本実施例の薄膜トランジスタは、ガラス等
の基板１上にゲート電極１１としてのクロム（Ｃｒ1 ）
層、ゲート絶縁層１２としてのシリコン窒化膜（ＳｉＮ
x ）、半導体活性層１３としての水素化アモルファスシ
リコン（ａ−Ｓｉ：Ｈ）層が順次積層され、ゲート電極
１１に対向しゲート電極１１と同じ幅になるようにチャ
ネル保護層１４としてのシリコン窒化膜（ＳｉＮx）が
積層され、半導体活性層１３上にはオーミックコンタク
ト層１５としてのｎ+ ａ−Ｓｉ：Ｈ層１５′、ソース電
極１６及びドレイン電極１７としてのクロム（Ｃｒ2 ）
層１６′、またチャネル保護層１４の上部においては遮
光層１８としてのｎ+ ａ−Ｓｉ：Ｈ層１５′とクロム
（Ｃｒ2 ）層１６′、更に層間絶縁層１９としてのポリ
イミド層、配線層２０としてのアルミニウム（Ａｌ）が
順次積層された逆スタガ型の構造となっている。

【００２６】特に、チャネル保護層１４は、ｎ+ ａ−Ｓ
ｉ：Ｈ層１５′とクロム（Ｃｒ2 ）層１６′の数倍（例
えば、７倍程度）の膜厚で形成するようにしているた
め、チャネル保護層１４の側面はｎ+ ａ−Ｓｉ：Ｈ層１
５′及びＣｒ2 層１６′によって覆われずに残っている
ので、ｎ+ ａ−Ｓｉ：Ｈ層１５′とＣｒ2 層１６′はチ
ャネル保護層１４の上部と、それ以外の領域とに完全に
分離されている。

【００２７】そのため、ソース電極１６及びドレイン電
極１７はチャネル保護層１４と重ならない（オ−バ−
ラップしない）ように形成される。尚、チャネル保護層
１４の上部のｎ+ ａ−Ｓｉ：Ｈ層１５′とＣｒ2 層１
６′は遮光層１８とすることができる。

【００２８】次に、本実施例の薄膜トランジスタの製造
方法を図２（ａ）〜（ｄ）のプロセス断面説明図を用い
て説明する。

【００２９】まず、基板１上にＤＣマグネトロンスパッ
タ法によりクロム（Ｃｒ1 ）層を約７５０オングストロ
ームの膜厚で着膜し、フォトリソグラフィー及びエッチ
ングにより所望の形状にパターニングしてゲート電極１
１を形成する。

【００３０】その上に、プラズマＣＶＤ法により、ゲー
ト絶縁層１２としてのＳｉＮx 層を約３０００オングス
トローム、半導体活性層１３としてのａ−Ｓｉ：Ｈ層を
約５００オングストローム、チャネル保護層１４として
のＳｉＮx 層を約５０００オングストロームの膜厚で、
真空を破らずに、連続して着膜する（図２（ａ）参
照）。通常は、チャネル保護層１４の膜厚は約１０００
オングストローム程度であるが、本実施例においては約
５０００オングストローム程度としている。

【００３１】続いて、裏面露光によるフォトリソグラフ
ィーとエッチングにより、上部のＳｉＮx 層をゲート電
極１１の幅にパターニングして、チャネル保護層１４の
形状を形成する（図２（ｂ）参照）。

【００３２】次に、オーミックコンタクト層１５として
のリン（Ｐ）ドープのｎ+ ａ−Ｓｉ：Ｈ層１５′をプラ
ズマＣＶＤ法により約２００オングストロームの膜厚
で、ソース電極１６及びドレイン電極１７としての第２
のクロム（Ｃｒ2 ）層１６′をＤＣマグネトロンスパッ
タ法により約５００オングストロームの膜厚で着膜す
る。

【００３３】ここで、ｎ+ ａ−Ｓｉ：Ｈ層１５′とＣｒ
2 層１６′を合わせた膜厚は約７００オングストローム
程度となってチャネル保護層１４の７分の１程度の膜厚
しかないので、チャネル保護層の段差をカバーすること
ができず、チャネル保護層１４の側面は露出することに
なる。従って、ｎ+ ａ−Ｓｉ：Ｈ層１５′及びＣｒ2層
１６′はチャネル保護層１４の上部と、チャネル保護層
１４以外の部分とに完全に分離されて着膜される（図２
（ｃ）参照）。

【００３４】更に、分離を確実にするために、チャネル
保護層１４の露出している側面をわずかにエッチングす
る。そして、フォトリソグラフィー後、Ｃｒ2層１６′
とｎ+ ａ−Ｓｉ：Ｈ層１５′を続けてエッチングして、
チャネル保護層１４を挟んでソース電極１６とドレイン
電極１７及び各電極の下にオーミックコンタクト層１５
を形成する（図２（ｄ）参照）。

【００３５】また、チャネル保護層１４の上部のＣｒ2
層１６′とｎ+ａ−Ｓｉ：Ｈ層１５′は、図２（ｄ）に
示すように、そのままでチャネル部分の遮光層１８とし
て機能するようになっている。これにより、薄膜トラン
ジスタが形成される。但し、チャネル保護層１４上の遮
光層１８は、最終的には電気的に浮かすことなくグラン
ドレベルへと接地するようにしている。

【００３６】本実施例の薄膜トランジスタの製造方法に
よれば、ゲート電極幅のチャネル保護層１４をｎ+ ａ−
Ｓｉ：Ｈ層１５′とＣｒ2 層１６′を合わせた膜厚の７
倍程度の膜厚になるように形成し、その上にｎ+ ａ−Ｓ
ｉ：Ｈ層１５′及びＣｒ2 層１６′を着膜しているの
で、ｎ+ ａ−Ｓｉ：Ｈ層１５′及びＣｒ2 層１６′が段
差をカバーできずにチャネル保護層１４の上部とそれ以
外の領域に完全に分離されて着膜されることになり、ソ
ース電極１６及びドレイン電極１７がチャネル保護層１
４にオーバーラップすることがないため、ゲート電極１
１と重なることなくソース電極１６及びドレイン電極１
７を形成することができ、オーバーラップのない薄膜ト
ランジスタをリフトオフ法を用いることなく製造するこ
とができる効果がある。

【００３７】また、本実施例の薄膜トランジスタの製造
方法では、ソース電極１６及びドレイン電極１７を形成
するときにリフトオフ法を用いていないので、ｎ+ ａ−
Ｓｉ：Ｈ層１５′を着膜する際のプラズマによりレジス
ト層が反応してｎ+ ａ−Ｓｉ：Ｈ層１５′や真空装置内
が汚染されることがないという効果がある。

【００３８】また、チャネル保護層１４の上部に着膜さ
れたｎ+ ａ−Ｓｉ：Ｈ層１５′及びＣｒ2 層１６′をそ
のままチャネル部分の遮光層とすることができるので、
遮光層１８を形成するための特別のパターニングが不要
となり、製造工程を容易にできる効果がある。

【００３９】尚、本実施例ではゲート電極、ソース電
極、ドレイン電極用金属としてクロム（Ｃｒ）を用いて
いるが、Ｃｒ以外にチタン（Ｔｉ）、タンタル（Ｔ
ａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅
（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、アルミニウ
ム（Ａｌ）等の金属及びその化合物を用いることも可能
である。

【００４０】また、ゲート絶縁層及びチャネル保護層と
してシリコン窒化膜（ＳｉＮx ）以外のＳｉＯ₂ 、Ｓｉ
Ｏx Ｎy 等を用いても良い。更に、半導体活性層として
ａ−Ｓｉ：Ｈ以外のpoly−Ｓｉ、単結晶シリコン（ｃ−
Ｓｉ）等を用いても、本実施例と同様の効果が得られ
る。

【００４１】

【発明の効果】請求項１記載の発明によれば、チャネル
保護層をオーミックコンタクト層及びソ−ス・ドレイン
電極の金属層の二層の数倍の膜厚になるように形成し、
その上にオーミックコンタクト層と金属層を順次着膜
し、チャネル保護層の端部をエッチングする薄膜トラン
ジスタの製造方法としているので、オーミックコンタク
ト層及び金属層がチャネル保護層の段差をカバーでき
ず、チャネル保護層の側面が露出して、オーミックコン
タクト層及び金属層をチャネル保護層の上部とその他の
部分に分離して形成することができ、更にチャネル保護
層の端部をわずかにエッチングしているのでこの分離を
確実にでき、リフトオフを用いることなくソース・ドレ
イン電極をゲート電極と重ならないように自己整合的に
形成することができる効果がある。

【００４２】請求項２記載の発明によれば、請求項１記
載の薄膜トランジスタの製造方法において、チャネル保
護層上のオーミックコンタクト層及び金属層をパターニ
ングせずにそのまま残すようにしているので、オーミッ
クコンタクト層及び金属層をそのままチャネル部分の遮
光層とすることができ、遮光層をソース・ドレイン電極
と同時にかつ導通することなく容易に形成することがで
きる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例に係る製造方法で製造され
る薄膜トランジスタの断面説明図である。

【図２】（ａ）〜（ｄ）は本実施例の薄膜トランジス
タの製造方法のプロセス断面説明図である。

【図３】従来の薄膜トランジスタの断面説明図であ
る。

【図４】（ａ）〜（ｄ）は従来の薄膜トランジスタの
製造方法のプロセス断面説明図である。

【図５】（ａ）〜（ｄ）はリフトオフ法を用いた薄膜
トランジスタの製造方法のプロセス断面説明図である。

【符号の説明】

１…基板、１１…ゲート電極、１２…ゲート絶縁
層、１３…半導体活性層、１４…チャネル保護層、
１５…オーミックコンタクト層、１６…ソース電
極、１７…ドレイン電極、１８…遮光層、１９…
層間絶縁層、２０…配線層、２１…レジスト層

Claims

【特許請求の範囲】

【請求項１】ゲート電極、ゲート絶縁層、半導体活性
層、チャネル保護層、オーミックコンタクト層、ソース
・ドレイン電極の金属層が順次積層されて形成される薄
膜トランジスタの製造方法において、前記オーミックコ
ンタクト層及び前記金属層の二層の数倍の膜厚となるよ
う前記チャネル保護層の形状を形成し、全体を覆うよう
に前記オーミックコンタクト層と前記金属層を順次着膜
し、フォトリソエッチングで前記金属層と前記オーミッ
クコンタクト層をパターニングし、前記チャネル保護層
の端部をエッチングして、前記薄膜トランジスタを製造
することを特徴とする薄膜トランジスタの製造方法。
【請求項２】請求項１記載の薄膜トランジスタの製造
方法において、チャネル保護層上部のオーミックコンタ
クト層及び金属層をパターニングせずに残し、前記オー
ミックコンタクト層及び前記金属層を前記チャネル保護
層上部の遮光層とすることを特徴とする薄膜トランジス
タの製造方法。