JPH05107550A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH05107550A JPH05107550A JP29496891A JP29496891A JPH05107550A JP H05107550 A JPH05107550 A JP H05107550A JP 29496891 A JP29496891 A JP 29496891A JP 29496891 A JP29496891 A JP 29496891A JP H05107550 A JPH05107550 A JP H05107550A
- Authority
- JP
- Japan
- Prior art keywords
- shielding layer
- light
- insulating substrate
- light shielding
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】
【目的】非表示領域における信号配線や引き出し線と遮
光層との間のリークを防止し、画素の欠陥や表示のコン
トラスト低下等を生じることがない様にして、歩留りを
高める。 【構成】表示領域のうちの画素電極１２以外の部分を遮
光する導電性の遮光層２３が絶縁基板１１に設けられて
おり、非表示領域を遮光する導電性の遮光層２７が絶縁
基板２４に設けられている。このため、非表示領域にお
ける絶縁基板１１上の信号配線や引き出し線と遮光層２
７との間でリークが発生しない。しかも、表示領域の遮
光層２３は絶縁基板１１に設けられているので、画素電
極１２等と遮光層２３との重ね合わせ精度がよく、開口
率が大きい。
光層との間のリークを防止し、画素の欠陥や表示のコン
トラスト低下等を生じることがない様にして、歩留りを
高める。 【構成】表示領域のうちの画素電極１２以外の部分を遮
光する導電性の遮光層２３が絶縁基板１１に設けられて
おり、非表示領域を遮光する導電性の遮光層２７が絶縁
基板２４に設けられている。このため、非表示領域にお
ける絶縁基板１１上の信号配線や引き出し線と遮光層２
７との間でリークが発生しない。しかも、表示領域の遮
光層２３は絶縁基板１１に設けられているので、画素電
極１２等と遮光層２３との重ね合わせ精度がよく、開口
率が大きい。
Description
【０００１】
【産業上の利用分野】本発明は、夫々がスイッチング素
子を有している複数の画素がマトリックス状に配列され
ているアクティブマトリックス型の液晶表示装置に関す
るものである。
子を有している複数の画素がマトリックス状に配列され
ているアクティブマトリックス型の液晶表示装置に関す
るものである。
【０００２】
【従来の技術】図３、４は、アクティブマトリックス型
の液晶表示装置の一従来例を示している。この従来例は
ガラス等から成る絶縁基板１１を有しており、表示領域
の絶縁基板１１上には、画素（液晶セル）を構成する透
明な画素電極１２と画素を駆動するためのスイッチング
素子である薄膜トランジスタ１３とがマトリックス状に
配列されている。
の液晶表示装置の一従来例を示している。この従来例は
ガラス等から成る絶縁基板１１を有しており、表示領域
の絶縁基板１１上には、画素（液晶セル）を構成する透
明な画素電極１２と画素を駆動するためのスイッチング
素子である薄膜トランジスタ１３とがマトリックス状に
配列されている。
【０００３】各画素電極１２の行間には、各画素の行を
選択する選択信号を供給するためのゲートライン（図示
せず）が配置されており、このゲートラインの分枝部が
薄膜トランジスタ１３のゲート電極１４になっている。
また、各画素電極１１の列間には、画像信号を供給する
ための信号ライン１５が配置されている。
選択する選択信号を供給するためのゲートライン（図示
せず）が配置されており、このゲートラインの分枝部が
薄膜トランジスタ１３のゲート電極１４になっている。
また、各画素電極１１の列間には、画像信号を供給する
ための信号ライン１５が配置されている。
【０００４】画素電極１２は、導電膜１６を介して薄膜
トランジスタ１３の一方のソース／ドレイン１７ａにコ
ンタクトしており、信号ライン１５は、薄膜トランジス
タ１３の他方のソース／ドレイン１７ｂに直接にコンタ
クトしている。
トランジスタ１３の一方のソース／ドレイン１７ａにコ
ンタクトしており、信号ライン１５は、薄膜トランジス
タ１３の他方のソース／ドレイン１７ｂに直接にコンタ
クトしている。
【０００５】非表示領域中の領域２１の絶縁基板１１上
には、薄膜トランジスタ２２で構成されており表示領域
の薄膜トランジスタ１３を駆動するための駆動回路が集
積されている。この駆動回路の入力は絶縁基板１１の端
部のパッド（図示せず）に接続されており、出力はゲー
トラインまたは信号ライン１５に接続されている。
には、薄膜トランジスタ２２で構成されており表示領域
の薄膜トランジスタ１３を駆動するための駆動回路が集
積されている。この駆動回路の入力は絶縁基板１１の端
部のパッド（図示せず）に接続されており、出力はゲー
トラインまたは信号ライン１５に接続されている。
【０００６】表示領域のうちの画素部以外の部分と非表
示領域とを、全面一体の遮光層２３が覆っている。遮光
層２３は、遮光性の高い金属層から成っており、表示領
域のうちの画素間の空きスペース、薄膜トランジスタ１
３、ゲートライン及び信号ライン１５等の画素部以外の
部分に入射する光と非表示領域に入射する光とを遮光
し、画素部に入射する光のみを透過させて、表示のコン
トラストを高めるためのものである。
示領域とを、全面一体の遮光層２３が覆っている。遮光
層２３は、遮光性の高い金属層から成っており、表示領
域のうちの画素間の空きスペース、薄膜トランジスタ１
３、ゲートライン及び信号ライン１５等の画素部以外の
部分に入射する光と非表示領域に入射する光とを遮光
し、画素部に入射する光のみを透過させて、表示のコン
トラストを高めるためのものである。
【０００７】絶縁基板１１に絶縁基板２４が対向してお
り、この絶縁基板２４の絶縁基板１１側には、対向電極
２５が全面に形成されている。そして、ツイストネマチ
ック液晶層等である液晶層２６が、絶縁基板１１、２４
の間に保持されている。
り、この絶縁基板２４の絶縁基板１１側には、対向電極
２５が全面に形成されている。そして、ツイストネマチ
ック液晶層等である液晶層２６が、絶縁基板１１、２４
の間に保持されている。
【０００８】
【発明が解決しようとする課題】ところで、上述の従来
例の様に駆動回路を周辺に集積させた液晶表示装置で
は、非表示領域において、駆動回路上の信号配線と遮光
層２３との間のリークの発生確率が高い。また、駆動回
路を周辺に集積させていない構造でも、非表示領域にお
いて、ゲートラインの引き出し線又は信号ライン１５の
引き出し線と遮光層２３との間でリークが発生し得る。
例の様に駆動回路を周辺に集積させた液晶表示装置で
は、非表示領域において、駆動回路上の信号配線と遮光
層２３との間のリークの発生確率が高い。また、駆動回
路を周辺に集積させていない構造でも、非表示領域にお
いて、ゲートラインの引き出し線又は信号ライン１５の
引き出し線と遮光層２３との間でリークが発生し得る。
【０００９】これらのリークを防止して液晶表示装置の
全体に亘って絶縁性を確保するために、材料の異なる多
層の絶縁膜を積層して層間絶縁膜を形成していた。しか
し、この様にしても、工程が煩雑になるだけで、絶縁性
を確実には確保することができず、画素の欠陥や表示の
コントラスト低下等を生じて、歩留りが低かった。
全体に亘って絶縁性を確保するために、材料の異なる多
層の絶縁膜を積層して層間絶縁膜を形成していた。しか
し、この様にしても、工程が煩雑になるだけで、絶縁性
を確実には確保することができず、画素の欠陥や表示の
コントラスト低下等を生じて、歩留りが低かった。
【００１０】
【課題を解決するための手段】本発明による液晶表示装
置では、表示領域のうちの少なくとも画素電極１２以外
の部分を遮光する第１の遮光層２３が第１の基板１１に
設けられており、非表示領域を遮光する第２の遮光層２
７が第２の基板２４に設けられている。
置では、表示領域のうちの少なくとも画素電極１２以外
の部分を遮光する第１の遮光層２３が第１の基板１１に
設けられており、非表示領域を遮光する第２の遮光層２
７が第２の基板２４に設けられている。
【００１１】
【作用】本発明による液晶表示装置では、非表示領域の
遮光層２７が第２の基板２４に設けられているので、導
電性の遮光層を用いても、非表示領域における第１の基
板１１上の信号配線や引き出し線と遮光層２７との間で
リークが発生しない。しかも、表示領域の遮光層２３は
第１の基板１１に設けられているので、画素電極１２等
と遮光層２３との重ね合わせ精度がよく、開口率が大き
い。
遮光層２７が第２の基板２４に設けられているので、導
電性の遮光層を用いても、非表示領域における第１の基
板１１上の信号配線や引き出し線と遮光層２７との間で
リークが発生しない。しかも、表示領域の遮光層２３は
第１の基板１１に設けられているので、画素電極１２等
と遮光層２３との重ね合わせ精度がよく、開口率が大き
い。
【００１２】
【実施例】以下、薄膜トランジスタがスイッチング素子
になっているアクティブマトリックス型の液晶表示装置
に適用した本発明の一実施例を、図１、２を参照しなが
ら説明する。なお、図３、４に示した一従来例と対応す
る構成部分には、同一の符号を付してある。
になっているアクティブマトリックス型の液晶表示装置
に適用した本発明の一実施例を、図１、２を参照しなが
ら説明する。なお、図３、４に示した一従来例と対応す
る構成部分には、同一の符号を付してある。
【００１３】本実施例は、薄膜トランジスタ２２で構成
されており表示領域の薄膜トランジスタ１３を駆動する
ための駆動回路が集積されている領域２１を含む非表示
領域では、Ｃｒから成る遮光層２７が絶縁基板２４に設
けられており、非表示領域の絶縁基板１１には遮光層２
３が設けられていないことを除いて、図３、４に示した
一従来例と実質的に同様の構成を有している。
されており表示領域の薄膜トランジスタ１３を駆動する
ための駆動回路が集積されている領域２１を含む非表示
領域では、Ｃｒから成る遮光層２７が絶縁基板２４に設
けられており、非表示領域の絶縁基板１１には遮光層２
３が設けられていないことを除いて、図３、４に示した
一従来例と実質的に同様の構成を有している。
【００１４】図２に示す様に、絶縁基板１１上の遮光層
２３と絶縁基板２４上の遮光層２７とは表示領域と非表
示領域との境界部で互いに重なり合っており、この重な
りが絶縁基板１１、２４同士の重ね合わせのマージンに
なっている。従って、このマージンを大きくすることに
よって、表示領域の遮光層２３をも絶縁基板２４に設け
る構造に比べて、重ね合わせ精度を緩くすることがで
き、製造工程が煩雑になることもない。
２３と絶縁基板２４上の遮光層２７とは表示領域と非表
示領域との境界部で互いに重なり合っており、この重な
りが絶縁基板１１、２４同士の重ね合わせのマージンに
なっている。従って、このマージンを大きくすることに
よって、表示領域の遮光層２３をも絶縁基板２４に設け
る構造に比べて、重ね合わせ精度を緩くすることがで
き、製造工程が煩雑になることもない。
【００１５】遮光層２７としては、十分な遮光性が得ら
れる膜であればよい。遮光性は、４００〜７００ｎｍの
可視光領域で透過率１％以下、好ましくは０．１％以下
であればよい。遮光層２７の材料としては、Ｃｒの他
に、Ｔｉ、Ｎｉ、Ａｌ、Ｔａ、Ｗ、Ｃｕ、Ｍｏ、Ｐｔ、
Ｐｄ等の金属、及びこれらの合金やシリサイド等を用い
てもよく、更に、染料や顔料を含む絶縁性の有機物を用
いてもよい。
れる膜であればよい。遮光性は、４００〜７００ｎｍの
可視光領域で透過率１％以下、好ましくは０．１％以下
であればよい。遮光層２７の材料としては、Ｃｒの他
に、Ｔｉ、Ｎｉ、Ａｌ、Ｔａ、Ｗ、Ｃｕ、Ｍｏ、Ｐｔ、
Ｐｄ等の金属、及びこれらの合金やシリサイド等を用い
てもよく、更に、染料や顔料を含む絶縁性の有機物を用
いてもよい。
【００１６】なお、本実施例では、絶縁基板２４上の遮
光層２７は非表示領域の遮光のみを行っているが、絶縁
基板１１上の遮光層２３と相補的なパターンの遮光層２
７を表示領域の絶縁基板２４上にも形成して、遮光層２
３の補助として遮光層２７で表示領域の遮光を行っても
よい。
光層２７は非表示領域の遮光のみを行っているが、絶縁
基板１１上の遮光層２３と相補的なパターンの遮光層２
７を表示領域の絶縁基板２４上にも形成して、遮光層２
３の補助として遮光層２７で表示領域の遮光を行っても
よい。
【００１７】また、絶縁基板１１上の遮光層２３は全面
一体であるが、遮光層２３を信号ライン１５に対して相
補的なパターンに形成して、遮光層２３と信号ライン１
５とで表示領域の遮光を行ってもよい。この時、遮光層
２３は画素毎に分割されていてもよく、遮光層２３と信
号ライン１５との間に間隙があっても上述の様に絶縁基
板２４上の遮光層２７でこの間隙を相補的に遮光すれば
よい。
一体であるが、遮光層２３を信号ライン１５に対して相
補的なパターンに形成して、遮光層２３と信号ライン１
５とで表示領域の遮光を行ってもよい。この時、遮光層
２３は画素毎に分割されていてもよく、遮光層２３と信
号ライン１５との間に間隙があっても上述の様に絶縁基
板２４上の遮光層２７でこの間隙を相補的に遮光すれば
よい。
【００１８】また、非表示領域の領域２１に駆動回路が
集積されているが、非表示領域に駆動回路が集積されて
いる必要はない。しかし、その場合でも信号ライン１５
やゲートラインの引き出し線が非表示領域に形成される
ので、これらの引き出し線と遮光層２７との間のリーク
を回避することができる。
集積されているが、非表示領域に駆動回路が集積されて
いる必要はない。しかし、その場合でも信号ライン１５
やゲートラインの引き出し線が非表示領域に形成される
ので、これらの引き出し線と遮光層２７との間のリーク
を回避することができる。
【００１９】また、本実施例にはカラーフィルタが設け
られていないが、絶縁基板１１、２４の何れかにカラー
フィルタを設けてもよい。また、図１から明らかな様に
本実施例では薄膜トランジスタ１３、２２がプレーナ型
であるが、正スタガ型や逆スタガ型の薄膜トランジスタ
を用いてもよい。更に、薄膜トランジスタ１３、２２の
活性層の材料として、多結晶Ｓｉと非晶質Ｓｉとの何れ
をも用いることができる。
られていないが、絶縁基板１１、２４の何れかにカラー
フィルタを設けてもよい。また、図１から明らかな様に
本実施例では薄膜トランジスタ１３、２２がプレーナ型
であるが、正スタガ型や逆スタガ型の薄膜トランジスタ
を用いてもよい。更に、薄膜トランジスタ１３、２２の
活性層の材料として、多結晶Ｓｉと非晶質Ｓｉとの何れ
をも用いることができる。
【００２０】また、本実施例では薄膜トランジスタ１３
がスイッチング素子になっているが、薄膜トランジスタ
等の３端子素子以外に、ダイオード、バリスタ及び金属
−絶縁物−金属（ＭＩＭ）素子等の２端子素子をスイッ
チング素子として用いることもできる。２端子素子を用
いる場合は、マトリックス状の複数の画素電極及び２端
子素子と第１の電極群とを一方の絶縁基板上に設け、第
１の電極群と交差する第２の電極群を他方の絶縁基板上
に設ける。
がスイッチング素子になっているが、薄膜トランジスタ
等の３端子素子以外に、ダイオード、バリスタ及び金属
−絶縁物−金属（ＭＩＭ）素子等の２端子素子をスイッ
チング素子として用いることもできる。２端子素子を用
いる場合は、マトリックス状の複数の画素電極及び２端
子素子と第１の電極群とを一方の絶縁基板上に設け、第
１の電極群と交差する第２の電極群を他方の絶縁基板上
に設ける。
【００２１】
【発明の効果】本発明による液晶表示装置では、画素電
極等と遮光層との重ね合わせ精度がよくて開口率が大き
いにも拘らず、導電性の遮光層を用いても非表示領域に
おける信号配線や引き出し線と遮光層との間でリークが
発生しないので、画素の欠陥や表示のコントラスト低下
等を生じることがなく、歩留りが高い。
極等と遮光層との重ね合わせ精度がよくて開口率が大き
いにも拘らず、導電性の遮光層を用いても非表示領域に
おける信号配線や引き出し線と遮光層との間でリークが
発生しないので、画素の欠陥や表示のコントラスト低下
等を生じることがなく、歩留りが高い。
【図１】本発明の一実施例の側断面図である。
【図２】一実施例の平面図である。
【図３】本発明の一従来例の側断面図である。
【図４】一従来例の平面図である。
１１ 絶縁基板 １２ 画素電極 ２３ 遮光層 ２４ 絶縁基板 ２７ 遮光層
Claims (3)
- 【請求項１】表示領域と非表示領域とが設けられてお
り、 スイッチング素子とこのスイッチング素子の一つの電極
に接続されている画素電極とが前記表示領域でマトリッ
クス状に配列されている第１の基板と、 この第１の基板に対向している第２の基板と、 これら第１及び第２の基板間に保持されている液晶層と
を有している液晶表示装置において、 前記表示領域のうちの少なくとも前記画素電極以外の部
分を遮光する第１の遮光層が前記第１の基板に設けられ
ており、 前記非表示領域を遮光する第２の遮光層が前記第２の基
板に設けられていることを特徴とする液晶表示装置。 - 【請求項２】前記スイッチング素子が薄膜トランジスタ
であることを特徴とする請求項１記載の液晶表示装置。 - 【請求項３】前記スイッチング素子に信号を供給する駆
動回路が前記非表示領域に設けられていることを特徴と
する請求項２記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29496891A JP3251039B2 (ja) | 1991-10-15 | 1991-10-15 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29496891A JP3251039B2 (ja) | 1991-10-15 | 1991-10-15 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05107550A true JPH05107550A (ja) | 1993-04-30 |
| JP3251039B2 JP3251039B2 (ja) | 2002-01-28 |
Family
ID=17814641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29496891A Expired - Lifetime JP3251039B2 (ja) | 1991-10-15 | 1991-10-15 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3251039B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960042180A (ja) * | 1995-05-30 | 1996-12-21 | ||
| EP0831357A2 (en) * | 1996-09-18 | 1998-03-25 | Sony Corporation | Liquid crystal display device |
| WO1999043028A1 (en) | 1998-02-23 | 1999-08-26 | Cambridge Display Technology Ltd. | Display devices |
| US7187426B2 (en) | 2001-08-09 | 2007-03-06 | Seiko Epson Corporation | Liquid crystal panel, liquid crystal device, and electronic apparatus |
| WO2014174891A1 (ja) * | 2013-04-25 | 2014-10-30 | シャープ株式会社 | 表示装置 |
| US11703729B2 (en) * | 2020-10-16 | 2023-07-18 | Beijing Boe Optoelectronics Technology Co., Ltd. | Display device |
-
1991
- 1991-10-15 JP JP29496891A patent/JP3251039B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960042180A (ja) * | 1995-05-30 | 1996-12-21 | ||
| EP0831357A2 (en) * | 1996-09-18 | 1998-03-25 | Sony Corporation | Liquid crystal display device |
| EP0831357A3 (en) * | 1996-09-18 | 1999-05-12 | Sony Corporation | Liquid crystal display device |
| US6388723B1 (en) | 1996-09-18 | 2002-05-14 | Sony Corporation | Magneto optical recording medium with metal shield layer configured to block light |
| WO1999043028A1 (en) | 1998-02-23 | 1999-08-26 | Cambridge Display Technology Ltd. | Display devices |
| US6518700B1 (en) | 1998-02-23 | 2003-02-11 | Cambridge Display Technology Limited | Organic light-emitting devices |
| US7187426B2 (en) | 2001-08-09 | 2007-03-06 | Seiko Epson Corporation | Liquid crystal panel, liquid crystal device, and electronic apparatus |
| WO2014174891A1 (ja) * | 2013-04-25 | 2014-10-30 | シャープ株式会社 | 表示装置 |
| CN105143968A (zh) * | 2013-04-25 | 2015-12-09 | 夏普株式会社 | 显示装置 |
| JP6055089B2 (ja) * | 2013-04-25 | 2016-12-27 | シャープ株式会社 | 表示装置 |
| CN105143968B (zh) * | 2013-04-25 | 2018-01-30 | 夏普株式会社 | 显示装置 |
| US10394094B2 (en) | 2013-04-25 | 2019-08-27 | Sharp Kabushiki Kaisha | Display device |
| US11703729B2 (en) * | 2020-10-16 | 2023-07-18 | Beijing Boe Optoelectronics Technology Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3251039B2 (ja) | 2002-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0733929B1 (en) | Active matrix display device | |
| KR940004322B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP4566838B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7342621B2 (en) | Thin film transistor substrate for a liquid crystal display wherein a black matrix formed on the substrate comprises an inner aperture formed completely within the black matrix | |
| US7009206B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| US5751381A (en) | Active matrix LCD device with image signal lines having a multilayered structure | |
| JPH10240162A (ja) | アクティブマトリクス表示装置 | |
| JPH0359522A (ja) | 液晶表示装置 | |
| JPH05173183A (ja) | 液晶表示装置 | |
| JP3143996B2 (ja) | 液晶表示装置 | |
| JPH07159811A (ja) | 液晶表示装置 | |
| JP2846351B2 (ja) | 液晶表示装置 | |
| JP3251039B2 (ja) | 液晶表示装置 | |
| JPH0815711A (ja) | アクティブマトリクス基板 | |
| US7167218B1 (en) | Liquid crystal display and method of manufacture | |
| JP2851310B2 (ja) | 液晶表示装置 | |
| JP2741886B2 (ja) | 液晶表示装置 | |
| JP2784027B2 (ja) | 液晶表示装置 | |
| JP2803677B2 (ja) | 液晶表示装置 | |
| JPH0356942A (ja) | 液晶表示装置 | |
| JP2791084B2 (ja) | 液晶表示装置 | |
| JPH1152421A (ja) | 液晶表示装置 | |
| JP2968269B2 (ja) | 液晶表示装置の製造方法 | |
| JP2851305B2 (ja) | 液晶表示装置 | |
| JP2968252B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |