JPH05104255A - 直流抵抗溶接機の溶接電流制御方法および装置 - Google Patents

Abstract

(57)【要約】 【目的】目標溶接電流値と実測溶接電流値との差に応じ
て積分制御と比例制御とのゲイン比率を変えることによ
り、実測溶接電流の波形を予め設定された目標溶接電流
波形に適正な速度で追従するように制御し、高品質な溶
接を行うことのできる直流抵抗溶接機の溶接電流制御方
法および装置を提供する。 【構成】インバータ式直流抵抗溶接装置２０は制御回路
３０と電流検出器３４とを備え、制御回路３０はスロー
アップ制御期間において、電流検出器３４が検出した溶
接電流値が予め設定された設定溶接電流値を越えたと
き、通電時間を読み取り、該通電時間に基づいて溶接電
流を制御するゲインの値を溶接電流波形記憶回路９２か
ら読み出す。次いで、これらの値から直後の溶接電流を
制御するためのパルス幅の演算を行うことにより、適正
なスローアップ特性曲線に則った溶接電流の制御を行う
ことが可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は溶接電流を予め記憶され
た溶接電流波形と一致するように制御することにより高
品質の溶接を行うことのできる直流抵抗溶接機の溶接電
流制御方法および装置に関する。

【０００２】

【従来の技術】産業界においては、種々のワークを溶接
するために、インバータ式直流抵抗溶接装置が広範に用
いられているが、この種のインバータ式直流抵抗溶接装
置でワークに溶接を行うとき、予め設定された基準溶接
電流を予め設定された通電時間だけ通電するという定電
流制御を行っている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記の
従来技術におけるインバータ式直流抵抗溶接装置では、
溶接トランスが一次遅れ系であり、さらに、溶接電流の
制御方式が積分動作によるサーボ制御方式であるため
に、目標溶接電流値に到達するための時間を多く必要と
し、また実測溶接電流波形を予め設定された目標溶接電
流波形に追従させる制御が困難であるという問題があっ
た。

【０００４】本発明はこのような従来の問題を解決する
ためになされたものであって、目標溶接電流値と実測溶
接電流値との差に応じて積分制御と比例制御とのゲイン
比率を変えることにより、実測溶接電流の波形を予め設
定された目標溶接電流波形に短時間で適正に追従するよ
うに制御し、高品質な溶接を行うことのできる直流抵抗
溶接機の溶接電流制御方法および装置を提供することを
目的とする。

【０００５】

【課題を解決するための手段】上記の目的を達成するた
めに、第１の発明は、インバータ式直流抵抗溶接機にお
ける溶接電流制御方法であって、予め設定された溶接時
間毎に溶接電流値を読み取る第１のステップと、前記読
み取った溶接電流値と予め設定された溶接時間毎の目標
溶接電流値との電流差を演算する第２のステップと、前
記第２のステップによって演算された電流差に基づいて
比例ゲインと積分ゲインとを演算する第３のステップ
と、前記比例ゲインと積分ゲインとにより溶接電流を制
御するパルス幅を演算する第４のステップと、からなる
ことを特徴とする。

【０００６】さらに、第２の発明は、インバータ式直流
抵抗溶接機における溶接電流制御装置であって、予め設
定された溶接時間毎に溶接電流値を読み取る溶接電流検
出手段と、予め設定された溶接時間毎の目標溶接電流値
を記憶する溶接電流記憶手段と、前記読み取った溶接電
流値と前記目標溶接電流値との電流差を演算し、この電
流差に基づいて比例ゲインと積分ゲインとを演算するゲ
イン演算手段と、前記比例ゲインと積分ゲインとにより
溶接電流を制御するパルス幅を演算するパルス幅演算手
段と、を備えることを特徴とする。

【０００７】

【作用】本発明に係る直流抵抗溶接機の溶接電流制御方
法および装置では、ゲイン演算手段は溶接時間毎に設定
された目標溶接電流値と、前記溶接時間毎に読み取った
溶接電流値との差を求め、この電流差に基づいて比例ゲ
インと積分ゲインとを演算する。

【０００８】次いで、前記比例ゲインと積分ゲインとに
よりパルス幅演算手段が溶接電流を制御するパルス幅を
演算する。

【０００９】従って、比例ゲインと積分ゲインとによっ
て溶接電流を制御するパルス幅が演算されるため、溶接
電流は予め設定された溶接電流値に対して適正な追従を
することができる。

【００１０】

【実施例】次に、本発明に係る直流抵抗溶接機の溶接電
流制御方法および装置について好適な実施例を挙げ、添
付の図面を参照しながら以下詳細に説明する。

【００１１】図１は本発明の一実施例の全体構成を示す
ブロック図であり、図中、参照符号２０はインバータ式
直流抵抗溶接装置を示す。

【００１２】インバータ式直流抵抗溶接装置２０は三相
交流電源２１から出力される三相交流を全波整流するコ
ンバータ回路２２と、全波整流された直流を高周波交流
に変換するインバータ回路２４と、高周波交流を整流す
る溶接トランス回路２６と、被溶接物であるワークＷに
通電することにより溶接を行う溶接ガン部２８と、イン
バータ回路２４を制御することにより溶接電流の制御を
する制御回路３０とを備える。

【００１３】さらに、インバータ式直流抵抗溶接装置２
０は、コンバータ回路２２の出力電流である１次側の電
流を検出するトロイダルコイル等からなる電流検出器３
２と、溶接トランス回路２６と溶接ガン部２８とに接続
されて２次側の電流を検出する電流検出器３４と、制御
回路３０に溶接条件等を入力するためのキーボード３６
と、入力された溶接条件等を表示するためのディスプレ
イ装置であるＣＲＴ３８とを備える。

【００１４】溶接ガン部２８はワークＷを挟持する可動
ガンアーム４０、４２と、この可動ガンアーム４０、４
２を駆動するシリンダ４４とからなり、該シリンダ４４
には電磁切替弁４６を介して空圧源４８が接続される。

【００１５】コンバータ回路２２の入力端子は三相交流
電源２１に接続され、コンバータ回路２２の出力端子は
制御回路３０に接続されるとともに、電流検出器３２を
介してインバータ回路２４の一方の入力端子に接続され
る。溶接トランス回路２６の入力端子はインバータ回路
２４の出力端子に接続され、溶接トランス回路２６の出
力端子は電流検出器３４を経由して溶接ガン部２８に接
続される。

【００１６】制御回路３０は電磁切替弁４６と、インバ
ータ回路２４の他方の入力端子とに接続されるととも
に、ロボットコントローラ５０と接続される。

【００１７】図２は制御回路３０の構成を示すブロック
図である。

【００１８】制御回路３０は電流検出器３２から出力さ
れるアナログ値である１次側の電流値をデジタル値に変
換するＡ／Ｄ変換回路５２と、電流検出器３２の出力と
過電流設定器５４との出力を比較する比較回路５６と、
この比較回路５６から出力される比較結果を一時的に記
憶するラッチ回路５８とを備える。

【００１９】制御回路３０は２次側の電流を検出する電
流検出器３４の出力を積分する積分回路６０と、この積
分回路６０のアナログ出力をデジタル値に変換するＡ／
Ｄ変換回路６２と、Ａ／Ｄ変換回路５２、６２の入出力
端子およびラッチ回路５８の入力端子が接続されるＣＰ
Ｕ６４とを備える。

【００２０】さらに、制御回路３０は前記ＣＰＵ６４の
出力端子に接続されるデジタル／アナログ（以下、Ｄ／
Ａという）変換回路６６と、このＤ／Ａ変換回路６６の
出力とパルス発生回路６８から三角波発生回路７０を介
して入力される三角波とを比較する比較回路７２と、前
記比較回路７２と前記ラッチ回路５８との論理和演算を
行うＡＮＤゲート７４と、パルス発生回路６８から出力
される同期パルスに同期してＡＮＤゲート７４から出力
されるパルス列を振り分けるパルス制御回路７６とを含
む。

【００２１】前記パルス制御回路７６から出力されるパ
ルス信号によってドライブ回路７８、８０、８２および
８４は、インバータ回路２４を構成する図示しないトラ
ンジスタのベースを付勢する。

【００２２】ＣＰＵ６４は予備通電制御、本通電遅延制
御、スローアップ制御、本通電制御並びに擬似溶接中止
制御等を行うためのプログラムを格納するＲＯＭ８６
と、基準となる溶接電流の値を記憶するＲＡＭ８８と、
キーボード３６、ＣＲＴ３８、電磁切替弁４６およびロ
ボットコントローラ５０のインタフェース（以下、Ｉ／
Ｆという）９０とが接続される。

【００２３】さらに、ＣＰＵ６４は溶接工程の経過時間
に対する目標溶接電流値、いわゆる、溶接電流波形をル
ックアップテーブルとして記憶する溶接電流波形記憶回
路９２と、積分制御および比例制御のゲインを演算する
ゲイン演算回路９４と、溶接電流の通電時間を計数する
タイマ９６とが接続される。

【００２４】この場合、電流検出器３４は溶接電流読取
手段を構成し、溶接電流波形記憶回路９２は溶接電流記
憶手段を構成し、ＣＰＵ６４はパルス幅演算手段を構成
する。

【００２５】上記のように構成されるインバータ式直流
抵抗溶接装置２０において、溶接電流の制御を行う方法
について、図１乃至図６を参照しながら説明する。

【００２６】溶接電流波形記憶回路９２には通電時間Ｔ
に対する目標溶接電流値Ｉ_T の値が記憶されており、図
３はその一実施例を示す図である。

【００２７】図３に示すように、目標溶接電流値Ｉ_T が
予め溶接電流波形記憶回路９２に記憶されているとき、
前記目標溶接電流値Ｉ_T に一致するように実測溶接電流
値Ｉ _C を制御する方法について説明する。

【００２８】溶接工程が開始されると、予めＲＯＭ８６
に格納されるプログラムに従って制御回路３０のＣＰＵ
６４は、予備通電制御、本通電遅延制御およびスローア
ップ通電制御等のプログラムを実行した後、本通電制御
のプログラムを実行するが、前記スローアップ通電制御
および本通電制御の工程において、溶接電流の通電を開
始するとともに、通電時間の計数を行うタイマ９６を付
勢する。

【００２９】ＣＰＵ６４はタイマ９６から出力される通
電時間Ｔ毎に電流検出器３４からＡ／Ｄ変換回路６２を
介して２次側の実測溶接電流値Ｉ_C を読み取り（ステッ
プＳ１）、この通電時間Ｔにおける目標溶接電流値Ｉ_T
を溶接電流波形記憶回路９２から読み出し（ステップＳ
２）、通電時間Ｔにおける目標溶接電流値Ｉ_T と実測溶
接電流値Ｉ_C との差ΔＩを求める（ΔＩ＝Ｉ_T −Ｉ_C ）
（ステップＳ３）。

【００３０】前記目標溶接電流値Ｉ_T と実測溶接電流値
Ｉ_C との差ΔＩから比例ゲインＬおよび積分ゲインＫを
下式によって求める（ステップＳ４）。

【００３１】 Ｌ＝Ａ×ΔＩ …（１） Ｋ＝Ｂ×ΔＩ …（２） ここで、前記（１）式のＡおよび（２）式のＢは係数で
あり、この係数Ａおよび係数Ｂは、例えば、図５に示す
グラフの傾きとして予め設定される。

【００３２】すなわち、目標溶接電流値Ｉ_T と実測溶接
電流値Ｉ_C との差ΔＩが増加すると比例ゲインＬは小と
なり、積分ゲインＫは大となるように設定される。

【００３３】次いで、ステップＳ４で演算された比例ゲ
インＬによってパルス幅の比例制御値Ｐ_WLを求める演算
を行うとともに、積分ゲインＫからパルス幅の積分制御
値Ｐ _WKの演算を行う（ステップＳ５）。

【００３４】 Ｐ_WL＝ΔＩ×Ｌ …（３） Ｐ_WK＝Ｐ_WBK ＋（ΔＩ×Ｋ） …（４） この場合、（４）式におけるＰ_WBK は直前のパルス幅を
示す。

【００３５】前記比例制御値Ｐ_WLと積分制御値Ｐ_WKとか
ら下式に従って、パルス幅Ｐ_W を演算する（ステップＳ
６）。

【００３６】Ｐ_W ＝Ｐ_WL＋Ｐ_WK …（５） この演算によって求められたパルス幅Ｐ_W によって直後
の溶接電流の値が制御される。さらに、パルス幅Ｐ_W は
ＣＰＵ６４の制御下に直前のパルス幅Ｐ_WBK としてＲＡ
Ｍ８８に記憶され、次回の演算に用いられる。

【００３７】このようにして、目標溶接電流値Ｉ_T と実
測溶接電流値Ｉ_C との差ΔＩの変化に応じて比例ゲイン
Ｌと積分ゲインＫとの比率を変化させることにより、適
正なパルス幅の制御を行うことができる。

【００３８】この場合、比例ゲインＬを大幅に変化させ
ると、制御される直後の実測溶接電流値Ｉ_C1は目標溶接
電流値Ｉ_T1を大幅に超過する。そこで、実測溶接電流値
Ｉ_C1が目標溶接電流値Ｉ_T1から著しく逸脱した場合は比
例ゲインＬを抑止し、積分ゲインＫの割合を増加させて
緩やかに、且つ、最短時間で目標溶接電流値Ｉ_T1に到達
するようなパルス幅を演算によって導き出し、実測溶接
電流値Ｉ_C1が目標溶接電流値Ｉ_T1の近傍に制御されてい
る場合は積分ゲインＫを抑止して比例ゲインＬを増加さ
せて、直後の実測溶接電流値Ｉ_C1が目標溶接電流値Ｉ_T1
に追従する応答性を向上させる。

【００３９】以上のようなパルス幅Ｐ_W の制御によっ
て、スローアップ制御期間においては溶接電流のオーバ
シュートの発生を抑止し、さらに本通電制御期間におい
ては安定した溶接電流の通電を行うことができる。

【００４０】前記ステップＳ６でＣＰＵ６４からＤ／Ａ
変換回路６６に出力された溶接電流を制御するパルス幅
Ｐ_W は、このＤ／Ａ変換回路６６によってアナログ電圧
に変換されて比較回路７２の一方の入力端子に入力され
る（図６参照）。

【００４１】一方、パルス発生回路６８から出力される
パルスに同期して三角波発生回路７０が生成する三角波
は比較回路７２の他方の入力端子に入力され（図６参
照）、この三角波の電圧と、前記Ｄ／Ａ変換回路６６か
ら出力されるアナログ電圧とを比較回路７２は比較し
（図６参照）、三角波の電圧よりもＤ／Ａ変換回路６
６から出力される電圧が大であるとき、出力端子にＨＩ
ＧＨ（Ｈ）レベルの信号を出力する（図６参照）。

【００４２】この場合、比較回路７２から出力されるパ
ルス幅はＤ／Ａ変換回路６６から出力されるアナログ電
圧の大きさに依存することが図６（ｄ）から了解されよ
う。すなわち、Ｄ／Ａ変換回路６６の出力電圧がそれぞ
れ異なる電圧値Ｘ１、Ｙ１、Ｚ１のとき、比較回路７２
から出力されるパルス幅は、それぞれＤ／Ａ変換回路６
６の出力電圧に応じた値Ｘ、Ｙ、Ｚとなる。

【００４３】この比較回路７２から出力された値Ｘ、
Ｙ、Ｚのパルス幅を有するパルス列は、パルス制御回路
７６によって分配されて、ドライブ回路７８、８０、８
２、８４に出力され、これらのドライブ回路７８、８
０、８２、８４がインバータ回路２４のスイッチング素
子であるトランジスタのべースを駆動することにより、
インバータ回路２４から出力される溶接電流の値を補正
し、補正された溶接電流は溶接トランス回路２６、溶接
ガン部２８の可動ガンアーム４０、４２を介してワーク
Ｗに通電されて溶接を行う。

【００４４】以上説明したように本実施例によれば、ス
ローアップ制御期間および本通電期間において、予め設
定された通電時間Ｔにおける目標溶接電流値Ｉ_T と通電
時間Ｔ毎に読み取った実測溶接電流値Ｉ_C との差ΔＩを
演算によって求め、この差ΔＩによって直後の比例ゲイ
ンＬと積分ゲインＫとを求め、これらの値からパルス幅
Ｐ_W を求めるため、図３に示したような波形に設定され
た目標溶接電流値Ｉ_T に追従した適正な溶接電流を得る
ことができる。

【００４５】従って、スローアップ制御期間においては
過大なハンチングを抑止し、溶接電流のオーバシュート
による過電流が原因で発生する溶接のチリを防止できる
とともに、本通電制御期間においては安定した溶接電流
が得られ、溶接品質の向上を図ることが可能となる。

【００４６】さらに、上記実施例において、溶接電流の
制御を、２次側の電流検出器３４が検出する実測溶接電
流値Ｉ_C に基づいて行ったが、電流検出器３２が検出す
る１次側の電流値の情報に基づいて行うことも可能であ
る。

【００４７】

【発明の効果】本発明に係る直流抵抗溶接機の溶接電流
制御方法および装置では、比例ゲインおよび積分ゲイン
を適正に組み合わせて得られたパルス幅によって溶接電
流を制御するため、スローアップ制御期間および本通電
制御期間に拘らず、予め設定された溶接電流波形に対し
て良好に追従した溶接電流波形を得ることができ、高品
質の溶接を行うことが可能になるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の直流抵抗溶接機の溶接電流制御方法お
よび装置に係る一実施例の全体構成を示すブロック図で
ある。

【図２】図１における制御回路の構成を示すブロック図
である。

【図３】図１に示す実施例の設定された目標溶接電流波
形を説明する図である。

【図４】図１に示す実施例の動作を説明するフローチャ
トである。

【図５】図１に示す実施例の目標溶接電流値と実測溶接
電流値との差に対する比例ゲインと積分ゲインとの関係
を示す図である

【図６】図１に示す実施例のパルス幅を生成する動作を
説明するタイミングチャートである。

【符号の説明】

２０…インバータ式直流抵抗溶接装置 ２２…コンバータ回路 ２４…インバータ回路 ２６…溶接トランス回路 ２８…溶接ガン部 ３０…制御回路 ３２、３４…電流検出器 ５２、６２…Ａ／Ｄ変換回路 ６４…ＣＰＵ ６６…Ｄ／Ａ変換回路 ７０…三角波発生回路 ７２…比較回路 ７６…パルス制御回路 ７８、８０、８２、８４…ドライブ回路 ９２…溶接電流波形記憶回路 ９４…ゲイン演算回路 ９６…タイマ

Claims (2)

【特許請求の範囲】
1. 【請求項１】インバータ式直流抵抗溶接機における溶接
   電流制御方法であって、 予め設定された溶接時間毎に溶接電流値を読み取る第１
   のステップと、 前記読み取った溶接電流値と予め設定された溶接時間毎
   の目標溶接電流値との電流差を演算する第２のステップ
   と、 前記第２のステップによって演算された電流差に基づい
   て比例ゲインと積分ゲインとを演算する第３のステップ
   と、 前記比例ゲインと積分ゲインとにより溶接電流を制御す
   るパルス幅を演算する第４のステップと、 からなることを特徴とする直流抵抗溶接機の溶接電流制
   御方法。
2. 【請求項２】インバータ式直流抵抗溶接機における溶接
   電流制御装置であって、 予め設定された溶接時間毎に溶接電流値を読み取る溶接
   電流検出手段と、 予め設定された溶接時間毎の目標溶接電流値を記憶する
   溶接電流記憶手段と、 前記読み取った溶接電流値と前記目標溶接電流値との電
   流差を演算し、この電流差に基づいて比例ゲインと積分
   ゲインとを演算するゲイン演算手段と、 前記比例ゲインと積分ゲインとにより溶接電流を制御す
   るパルス幅を演算するパルス幅演算手段と、 を備えることを特徴とする直流抵抗溶接機の溶接電流制
   御装置。