JPH06114568A - 直流抵抗溶接装置の溶接電流制御装置 - Google Patents
直流抵抗溶接装置の溶接電流制御装置Info
- Publication number
- JPH06114568A JPH06114568A JP4268980A JP26898092A JPH06114568A JP H06114568 A JPH06114568 A JP H06114568A JP 4268980 A JP4268980 A JP 4268980A JP 26898092 A JP26898092 A JP 26898092A JP H06114568 A JPH06114568 A JP H06114568A
- Authority
- JP
- Japan
- Prior art keywords
- welding
- circuit
- voltage
- welding current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Abstract
(57)【要約】
【目的】直流抵抗溶接装置の製作コストを低減するとと
もに、装置の小型化を図ることを可能とした直流抵抗溶
接装置の溶接電流制御装置を提供する。 【構成】直流抵抗溶接装置１０はサーチコイルＳＣと、
積分回路２４と、演算回路２６と、溶接コントローラ３
０とを備え、溶接トランスＴのコアＣに巻着されたサー
チコイルＳＣによって、コアＣに生ずる磁束の変化を電
圧ＶC として検出する。前記電圧ＶC は積分回路２４で
積分され、且つ演算回路２６で実験によって求められた
定数Ｋとの乗算が行われる。このようにして求められた
電圧ＶP に基づいて溶接コントローラ３０は１次溶接電
流Ｉ1 を生成するための制御パルスの幅を制御するた
め、ワークＷに供給される溶接電流ＩW を容易に制御す
ることができる。
もに、装置の小型化を図ることを可能とした直流抵抗溶
接装置の溶接電流制御装置を提供する。 【構成】直流抵抗溶接装置１０はサーチコイルＳＣと、
積分回路２４と、演算回路２６と、溶接コントローラ３
０とを備え、溶接トランスＴのコアＣに巻着されたサー
チコイルＳＣによって、コアＣに生ずる磁束の変化を電
圧ＶC として検出する。前記電圧ＶC は積分回路２４で
積分され、且つ演算回路２６で実験によって求められた
定数Ｋとの乗算が行われる。このようにして求められた
電圧ＶP に基づいて溶接コントローラ３０は１次溶接電
流Ｉ1 を生成するための制御パルスの幅を制御するた
め、ワークＷに供給される溶接電流ＩW を容易に制御す
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は直流抵抗溶接装置の溶接
電流制御装置に関し、一層詳細には、直流抵抗溶接装置
に配設された溶接トランスの鉄心に生ずる磁束の変化を
検出し、該検出結果に基づいて溶接電流を制御する直流
抵抗溶接装置の溶接電流制御装置に関する。
電流制御装置に関し、一層詳細には、直流抵抗溶接装置
に配設された溶接トランスの鉄心に生ずる磁束の変化を
検出し、該検出結果に基づいて溶接電流を制御する直流
抵抗溶接装置の溶接電流制御装置に関する。
【０００２】
【従来の技術】従来から、種々のワークを溶接するため
に、直流抵抗溶接装置が多用されている。この種の直流
抵抗溶接装置１の概略構成を図５に示す。
に、直流抵抗溶接装置が多用されている。この種の直流
抵抗溶接装置１の概略構成を図５に示す。
【０００３】前記直流抵抗溶接装置１において、ワーク
Ｗに溶接電流を通電する作用について説明する。
Ｗに溶接電流を通電する作用について説明する。
【０００４】電源２から出力される交流がコンバータ回
路３で直流に変換され、この直流がインバータ回路４に
対して出力される。
路３で直流に変換され、この直流がインバータ回路４に
対して出力される。
【０００５】一方、溶接コントローラ５は図示しない記
憶回路から読み取った目標溶接電流ＩT に基づいて制御
パルスＰT を生成し、この制御パルスＰT をインバータ
回路４に対して出力する。インバータ回路４は前記制御
パルスＰT によって前記コンバータ回路３から出力され
る直流を高周波交流に変換する。
憶回路から読み取った目標溶接電流ＩT に基づいて制御
パルスＰT を生成し、この制御パルスＰT をインバータ
回路４に対して出力する。インバータ回路４は前記制御
パルスＰT によって前記コンバータ回路３から出力され
る直流を高周波交流に変換する。
【０００６】前記高周波交流は溶接トランス回路６の図
示しない１次巻線に１次溶接電流として通電され、この
１次溶接電流によって溶接トランス回路６の２次巻線に
２次電圧が誘起される。前記２次電圧によって溶接ガン
部７に挟持されたワークＷに溶接電流ＩW が通電され
て、溶接がなされる。
示しない１次巻線に１次溶接電流として通電され、この
１次溶接電流によって溶接トランス回路６の２次巻線に
２次電圧が誘起される。前記２次電圧によって溶接ガン
部７に挟持されたワークＷに溶接電流ＩW が通電され
て、溶接がなされる。
【０００７】この場合、溶接トランス回路６の２次巻線
と溶接ガン部７との間にトロイダルコイル等からなる電
流検出器８が配設され、溶接ガン部７に通電される溶接
電流ＩW をフィードバックデータとして検出し、このデ
ータを溶接コントローラ５に対して出力する。溶接コン
トローラ５は電流検出器８に検出された溶接電流ＩWと
前記目標溶接電流ＩT とを比較して、一致していない場
合は一致させるべく自動制御工学でいうところの操作量
の制御を行う。
と溶接ガン部７との間にトロイダルコイル等からなる電
流検出器８が配設され、溶接ガン部７に通電される溶接
電流ＩW をフィードバックデータとして検出し、このデ
ータを溶接コントローラ５に対して出力する。溶接コン
トローラ５は電流検出器８に検出された溶接電流ＩWと
前記目標溶接電流ＩT とを比較して、一致していない場
合は一致させるべく自動制御工学でいうところの操作量
の制御を行う。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
従来技術における溶接電流の制御方法では、フィードバ
ックデータを高価で大型のトロイダルコイルによって検
出しているため、直流抵抗溶接装置の製作コストを低減
することができないとともに、装置の小型化を達成する
ことができないという問題がある。
従来技術における溶接電流の制御方法では、フィードバ
ックデータを高価で大型のトロイダルコイルによって検
出しているため、直流抵抗溶接装置の製作コストを低減
することができないとともに、装置の小型化を達成する
ことができないという問題がある。
【０００９】本発明はこのような従来の問題を解決する
ためになされたものであって、直流抵抗溶接装置の製作
コストを低減するとともに、装置の小型化を図ることを
可能とした直流抵抗溶接装置の溶接電流制御装置を提供
することを目的とする。
ためになされたものであって、直流抵抗溶接装置の製作
コストを低減するとともに、装置の小型化を図ることを
可能とした直流抵抗溶接装置の溶接電流制御装置を提供
することを目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、溶接トランスの鉄心に巻着され、前記
溶接トランスの１次巻線に通電される１次電流によって
前記鉄心に生ずる磁束の変化を電圧として検出する磁束
変化検出手段と、前記磁束変化検出手段に検出された電
圧を積分して積分電圧を生成する積分手段と、前記積分
電圧と予め設定された設定値との演算を行う演算手段
と、前記演算手段の出力値に基づいて溶接トランスの１
次巻線に通電される１次溶接電流を制御する溶接電流制
御手段と、を備えることを特徴とする。
めに、本発明は、溶接トランスの鉄心に巻着され、前記
溶接トランスの１次巻線に通電される１次電流によって
前記鉄心に生ずる磁束の変化を電圧として検出する磁束
変化検出手段と、前記磁束変化検出手段に検出された電
圧を積分して積分電圧を生成する積分手段と、前記積分
電圧と予め設定された設定値との演算を行う演算手段
と、前記演算手段の出力値に基づいて溶接トランスの１
次巻線に通電される１次溶接電流を制御する溶接電流制
御手段と、を備えることを特徴とする。
【００１１】
【作用】本発明に係る直流抵抗溶接装置の溶接電流制御
装置では、溶接トランスの鉄心に巻着された磁束変化検
出手段が、前記溶接トランスの１次巻線に通電される１
次電流によって前記鉄心に生ずる磁束の変化を電圧とし
て検出し、当該電圧を積分手段が積分して積分電圧を生
成する。
装置では、溶接トランスの鉄心に巻着された磁束変化検
出手段が、前記溶接トランスの１次巻線に通電される１
次電流によって前記鉄心に生ずる磁束の変化を電圧とし
て検出し、当該電圧を積分手段が積分して積分電圧を生
成する。
【００１２】次いで、演算手段が前記積分電圧と予め設
定された設定値との演算を行い、得られた演算結果に基
づいて溶接電流制御手段が溶接トランスの１次巻線に通
電される１次溶接電流を制御する。このため、磁束変化
検出手段に検出された溶接トランスの鉄心に生ずる磁束
の変化によって、溶接電流を生成する１次溶接電流を制
御することができる。
定された設定値との演算を行い、得られた演算結果に基
づいて溶接電流制御手段が溶接トランスの１次巻線に通
電される１次溶接電流を制御する。このため、磁束変化
検出手段に検出された溶接トランスの鉄心に生ずる磁束
の変化によって、溶接電流を生成する１次溶接電流を制
御することができる。
【００１３】
【実施例】次に、本発明に係る直流抵抗溶接装置の溶接
電流制御装置について、好適な実施例を挙げ、添付の図
面を参照しながら以下詳細に説明する。
電流制御装置について、好適な実施例を挙げ、添付の図
面を参照しながら以下詳細に説明する。
【００１４】図１は本発明を実施する直流抵抗溶接装置
１０の全体構成を示すブロック図である。
１０の全体構成を示すブロック図である。
【００１５】直流抵抗溶接装置１０は交流電源１２から
出力される交流を全波整流するコンバータ回路１４と、
前記全波整流された直流を高周波交流に変換する複数の
スイッチング素子であるトランジスタＳ１〜Ｓ４からな
るインバータ回路１６と、前記高周波交流の１次溶接電
流Ｉ1 によって２次電圧Ｖ2 を誘起する溶接トランスＴ
および前記２次電圧Ｖ2 によって通電される２次溶接電
流Ｉ2 を整流して溶接電流ＩW を生成するダイオードＤ
１、Ｄ２から構成される溶接トランス回路１８と、前記
溶接トランス回路１８から供給される溶接電流ＩW によ
ってワークＷの溶接を行う溶接ガン部２０とを備える。
出力される交流を全波整流するコンバータ回路１４と、
前記全波整流された直流を高周波交流に変換する複数の
スイッチング素子であるトランジスタＳ１〜Ｓ４からな
るインバータ回路１６と、前記高周波交流の１次溶接電
流Ｉ1 によって２次電圧Ｖ2 を誘起する溶接トランスＴ
および前記２次電圧Ｖ2 によって通電される２次溶接電
流Ｉ2 を整流して溶接電流ＩW を生成するダイオードＤ
１、Ｄ２から構成される溶接トランス回路１８と、前記
溶接トランス回路１８から供給される溶接電流ＩW によ
ってワークＷの溶接を行う溶接ガン部２０とを備える。
【００１６】前記溶接トランスＴは１次巻線Ｎ1 、２次
巻線Ｎ2 、およびコアＣから構成され、このコアＣには
サーチコイルＳＣが巻着される。
巻線Ｎ2 、およびコアＣから構成され、このコアＣには
サーチコイルＳＣが巻着される。
【００１７】さらに、直流抵抗溶接装置１０は前記サー
チコイルＳＣから出力される電圧Ｖ C の絶対値｜ＶC ｜
を出力する絶対値回路２２と、この絶対値回路２２から
出力される絶対値｜ＶC ｜を積分する積分回路２４と、
前記積分回路２４から出力される電圧ＶS に予め設定さ
れた定数Ｋを乗ずる演算を行う演算回路２６と、前記演
算回路２６の出力電圧をサンプルホールドするサンプル
ホールド回路２８と、サンプルホールド回路２８から出
力される電圧ＶP に基づいて前記インバータ回路１６を
付勢するための駆動パルスのパルス幅を制御する溶接コ
ントローラ３０とを備える。
チコイルＳＣから出力される電圧Ｖ C の絶対値｜ＶC ｜
を出力する絶対値回路２２と、この絶対値回路２２から
出力される絶対値｜ＶC ｜を積分する積分回路２４と、
前記積分回路２４から出力される電圧ＶS に予め設定さ
れた定数Ｋを乗ずる演算を行う演算回路２６と、前記演
算回路２６の出力電圧をサンプルホールドするサンプル
ホールド回路２８と、サンプルホールド回路２８から出
力される電圧ＶP に基づいて前記インバータ回路１６を
付勢するための駆動パルスのパルス幅を制御する溶接コ
ントローラ３０とを備える。
【００１８】図２は溶接コントローラ３０の構成を示す
ブロック図である。
ブロック図である。
【００１９】溶接コントローラ３０は制御回路３２を備
え、制御回路３２は中央処理装置（以下、ＣＰＵとい
う）３４と、予備通電制御、本通電遅延制御、スローア
ップ制御、本通電制御並びに擬似溶接中止制御等を行う
ためのプログラムを格納するＲＯＭ３６と、前記ＣＰＵ
３４が演算結果を一時的に記憶するとともに予め設定さ
れた目標溶接電流ＩT 等の設定値を記憶するＲＡＭ３８
と、図示しない入力手段としてのキーボードおよびディ
スプレイとしてのＣＲＴ等が接続されるとともに、前記
サンプルホールド回路２８の出力端子、積分回路２４お
よび演算回路２６が接続されるインタフェース回路（以
下、Ｉ／Ｆという）４０とから構成される。
え、制御回路３２は中央処理装置（以下、ＣＰＵとい
う）３４と、予備通電制御、本通電遅延制御、スローア
ップ制御、本通電制御並びに擬似溶接中止制御等を行う
ためのプログラムを格納するＲＯＭ３６と、前記ＣＰＵ
３４が演算結果を一時的に記憶するとともに予め設定さ
れた目標溶接電流ＩT 等の設定値を記憶するＲＡＭ３８
と、図示しない入力手段としてのキーボードおよびディ
スプレイとしてのＣＲＴ等が接続されるとともに、前記
サンプルホールド回路２８の出力端子、積分回路２４お
よび演算回路２６が接続されるインタフェース回路（以
下、Ｉ／Ｆという）４０とから構成される。
【００２０】さらに、溶接コントローラ３０は制御回路
３２の出力端子に接続されるデジタル／アナログ（以
下、Ｄ／Ａという）変換回路４２と、このＤ／Ａ変換回
路４２から出力されるアナログ電圧と三角波発生回路４
４から出力される三角波とを比較する比較回路４６と、
この比較回路４６の出力と前記ＣＰＵ３４から出力され
る信号との論理積演算を行うＡＮＤゲート４８と、ＡＮ
Ｄゲート４８から出力されるパルスをＡ相ドライブ回路
５０およびＢ相ドライブ回路５２に分配するパルス制御
回路５４とを備える。
３２の出力端子に接続されるデジタル／アナログ（以
下、Ｄ／Ａという）変換回路４２と、このＤ／Ａ変換回
路４２から出力されるアナログ電圧と三角波発生回路４
４から出力される三角波とを比較する比較回路４６と、
この比較回路４６の出力と前記ＣＰＵ３４から出力され
る信号との論理積演算を行うＡＮＤゲート４８と、ＡＮ
Ｄゲート４８から出力されるパルスをＡ相ドライブ回路
５０およびＢ相ドライブ回路５２に分配するパルス制御
回路５４とを備える。
【００２１】前記Ａ相ドライブ回路５０およびＢ相ドラ
イブ回路５２から出力される駆動パルスは、インバータ
回路１６を構成するトランジスタＳ１〜Ｓ４のベースを
付勢する。
イブ回路５２から出力される駆動パルスは、インバータ
回路１６を構成するトランジスタＳ１〜Ｓ４のベースを
付勢する。
【００２２】上記のように構成される直流抵抗溶接装置
１０において、ＲＯＭ３６に記憶されたプログラムに従
って溶接電流ＩW がワークＷに通電されたとき、溶接ト
ランスＴのコアＣに巻着されたサーチコイルＳＣによっ
て、１次巻線Ｎ1 の両端に生ずる１次電圧Ｖ1 と相似の
電圧ＶC を検出し、この電圧ＶC に基づいて、溶接トラ
ンスＴの１次巻線Ｎ1 に通電される１次溶接電流Ｉ1 が
目標溶接電流ＩT に一致するように制御する作用につい
て、図１〜図４を参照しながら説明する。
１０において、ＲＯＭ３６に記憶されたプログラムに従
って溶接電流ＩW がワークＷに通電されたとき、溶接ト
ランスＴのコアＣに巻着されたサーチコイルＳＣによっ
て、１次巻線Ｎ1 の両端に生ずる１次電圧Ｖ1 と相似の
電圧ＶC を検出し、この電圧ＶC に基づいて、溶接トラ
ンスＴの１次巻線Ｎ1 に通電される１次溶接電流Ｉ1 が
目標溶接電流ＩT に一致するように制御する作用につい
て、図１〜図４を参照しながら説明する。
【００２３】オペレータによって定数Ｋが演算回路２６
に設定され（ステップＳ１）、通電が開始されると（ス
テップＳ２）、ＲＡＭ３８からＣＰＵ３４に読み出され
た目標溶接電流ＩT は、Ｄ／Ａ変換回路４２でアナログ
値に変換されて比較回路４６に対して出力される。
に設定され（ステップＳ１）、通電が開始されると（ス
テップＳ２）、ＲＡＭ３８からＣＰＵ３４に読み出され
た目標溶接電流ＩT は、Ｄ／Ａ変換回路４２でアナログ
値に変換されて比較回路４６に対して出力される。
【００２４】比較回路４６は前記目標溶接電流ＩT と、
三角波発生回路４４で生成される三角波とを比較し、前
記目標溶接電流ＩT が前記三角波より大となる時間だ
け、「Ｈ」となるパルスを出力する（ステップＳ３）。
この場合、比較回路４６はＤ／Ａ変換回路４２から出力
されるアナログ電圧に比例した幅のパルスを生成するパ
ルス幅変調（ＰＷＭ）回路を構成する。
三角波発生回路４４で生成される三角波とを比較し、前
記目標溶接電流ＩT が前記三角波より大となる時間だ
け、「Ｈ」となるパルスを出力する（ステップＳ３）。
この場合、比較回路４６はＤ／Ａ変換回路４２から出力
されるアナログ電圧に比例した幅のパルスを生成するパ
ルス幅変調（ＰＷＭ）回路を構成する。
【００２５】前記比較回路４６によって生成されたパル
スはＡＮＤゲート４８を介してパルス制御回路５４に入
力され、パルス制御回路５４はＣＰＵ３４から出力され
る制御信号によって、前記入力されたパルスをＡ相ドラ
イブ回路５０とＢ相ドライブ回路５２とに振り分ける。
スはＡＮＤゲート４８を介してパルス制御回路５４に入
力され、パルス制御回路５４はＣＰＵ３４から出力され
る制御信号によって、前記入力されたパルスをＡ相ドラ
イブ回路５０とＢ相ドライブ回路５２とに振り分ける。
【００２６】前記Ａ相ドライブ回路５０から出力される
Ａ相パルスによってインバータ回路１６を構成するトラ
ンジスタＳ１およびＳ４のベースが付勢され（図４
（ａ）参照）、Ｂ相ドライブ回路５２から出力されるＢ
相パルスによってトランジスタＳ２およびＳ３が付勢さ
れる（ステップＳ４）（図４（ｂ）参照）。前記Ａ相パ
ルスおよびＢ相パルスはＣＰＵ３４に入力される。
Ａ相パルスによってインバータ回路１６を構成するトラ
ンジスタＳ１およびＳ４のベースが付勢され（図４
（ａ）参照）、Ｂ相ドライブ回路５２から出力されるＢ
相パルスによってトランジスタＳ２およびＳ３が付勢さ
れる（ステップＳ４）（図４（ｂ）参照）。前記Ａ相パ
ルスおよびＢ相パルスはＣＰＵ３４に入力される。
【００２７】このとき、ＣＰＵ３４は第１のＡ相パルス
（図４Ａ１参照）のポジティブエッジに同期して（図４
参照）、積分回路２４に対して、その内容を消去する
ためのクリア信号を出力する（図４参照）（ステップ
Ｓ５）。
（図４Ａ１参照）のポジティブエッジに同期して（図４
参照）、積分回路２４に対して、その内容を消去する
ためのクリア信号を出力する（図４参照）（ステップ
Ｓ５）。
【００２８】一方、第１のＡ相パルスによってトランジ
スタＳ１およびＳ４が付勢され、溶接トランス回路１８
の１次巻線Ｎ1 に１次溶接電流Ｉ1 の通電が開始される
と（図４（ｃ）参照）（ステップＳ６）、この１次溶接
電流Ｉ1 によってコアＣに誘起された磁束Φの変化がサ
ーチコイルＳＣに検出され、サーチコイルＳＣは前記磁
束の変化に対応した電圧ＶC を出力する（図４（ｄ）参
照）。前記サーチコイルＳＣから出力される電圧ＶC は
サーチコイルＳＣの巻数をｎとすると、ＶC ＝ｎ×（ｄ
Φ／ｄｔ）で求められる。
スタＳ１およびＳ４が付勢され、溶接トランス回路１８
の１次巻線Ｎ1 に１次溶接電流Ｉ1 の通電が開始される
と（図４（ｃ）参照）（ステップＳ６）、この１次溶接
電流Ｉ1 によってコアＣに誘起された磁束Φの変化がサ
ーチコイルＳＣに検出され、サーチコイルＳＣは前記磁
束の変化に対応した電圧ＶC を出力する（図４（ｄ）参
照）。前記サーチコイルＳＣから出力される電圧ＶC は
サーチコイルＳＣの巻数をｎとすると、ＶC ＝ｎ×（ｄ
Φ／ｄｔ）で求められる。
【００２９】次いで、ＣＰＵ３４は第１のＡ相パルスの
ネガティブエッジを読み取ったとき（図４参照）、積
分回路２４のクリア信号を解除するため（図４参
照）、積分回路２４はサーチコイルＳＣから絶対値回路
２２を介して出力される絶対値｜ＶC ｜の積分を開始す
る（図４参照）（ステップＳ７）。
ネガティブエッジを読み取ったとき（図４参照）、積
分回路２４のクリア信号を解除するため（図４参
照）、積分回路２４はサーチコイルＳＣから絶対値回路
２２を介して出力される絶対値｜ＶC ｜の積分を開始す
る（図４参照）（ステップＳ７）。
【００３０】前記積分回路２４から出力される積分され
た電圧ＶS は演算回路２６で定数Ｋ（Ａ／Ｖ・μＳ）が
乗算され（ステップＳ８）、１次溶接電流Ｉ1 のピーク
値に相当する電圧ＶP が出力される。この電圧ＶP はサ
ンプルホールド回路２８でホールドされ（ステップＳ
９）、溶接コントローラ３０のＣＰＵ３４に読み取られ
る。
た電圧ＶS は演算回路２６で定数Ｋ（Ａ／Ｖ・μＳ）が
乗算され（ステップＳ８）、１次溶接電流Ｉ1 のピーク
値に相当する電圧ＶP が出力される。この電圧ＶP はサ
ンプルホールド回路２８でホールドされ（ステップＳ
９）、溶接コントローラ３０のＣＰＵ３４に読み取られ
る。
【００３１】ここで、本願発明者は、Ａ相パルスが
「Ｌ」になってから１次溶接電流Ｉ1 が「０」になるま
での期間（図４参照）に、サーチコイルＳＣから出力
される電圧ＶC の絶対値を積分した値が、１次溶接電流
Ｉ1 の尖頭値ＩP に比例することを突き止め、さらに、
この場合における比例の定数Ｋを実験によって求めた。
「Ｌ」になってから１次溶接電流Ｉ1 が「０」になるま
での期間（図４参照）に、サーチコイルＳＣから出力
される電圧ＶC の絶対値を積分した値が、１次溶接電流
Ｉ1 の尖頭値ＩP に比例することを突き止め、さらに、
この場合における比例の定数Ｋを実験によって求めた。
【００３２】溶接コントローラ３０は読み取った１次溶
接電流Ｉ1 の尖頭値ＩP を置換した電圧ＶP から１次溶
接電流Ｉ1 の実効値を演算によって求める。
接電流Ｉ1 の尖頭値ＩP を置換した電圧ＶP から１次溶
接電流Ｉ1 の実効値を演算によって求める。
【００３３】次いで、ＣＰＵ３４はこの溶接ポイントに
おける溶接が終了したか否かを判定し（ステップＳ１
０）、終了した場合は１次溶接電流Ｉ1 の制御を終了
し、通電が終了しない場合は前記ステップＳ９において
読み取った電圧ＶP に基づいて１次溶接電流Ｉ1 を目標
溶接電流ＩT と一致させるべく、次に出力される第２の
Ａ相パルス（図４Ａ２参照）のパルス幅を演算するとと
もに（ステップＳ１１）、ステップＳ４における「Ｂ相
パルスの出力」を実行する。
おける溶接が終了したか否かを判定し（ステップＳ１
０）、終了した場合は１次溶接電流Ｉ1 の制御を終了
し、通電が終了しない場合は前記ステップＳ９において
読み取った電圧ＶP に基づいて１次溶接電流Ｉ1 を目標
溶接電流ＩT と一致させるべく、次に出力される第２の
Ａ相パルス（図４Ａ２参照）のパルス幅を演算するとと
もに（ステップＳ１１）、ステップＳ４における「Ｂ相
パルスの出力」を実行する。
【００３４】この場合、サンプルホールド回路２８から
読み取った１次溶接電流Ｉ1 のピーク値に相当する電圧
ＶP は自動制御工学でいうところの「フィードバック
量」であり、ＣＰＵ３４は「加え合わせ点」において前
記「フィードバック量」とＲＡＭ３８から読み出した目
標溶接電流ＩT との差である「動作信号」を演算によっ
て求め、補正値である「操作量」を出力する。
読み取った１次溶接電流Ｉ1 のピーク値に相当する電圧
ＶP は自動制御工学でいうところの「フィードバック
量」であり、ＣＰＵ３４は「加え合わせ点」において前
記「フィードバック量」とＲＡＭ３８から読み出した目
標溶接電流ＩT との差である「動作信号」を演算によっ
て求め、補正値である「操作量」を出力する。
【００３５】このようにＡ相ドライブ回路５０から出力
されるＡ相パルスのパルス幅がサーチコイルＳＣから出
力される電圧ＶC に基づいて制御され、Ｂ相ドライブ回
路５２から出力されるＢ相パルスのパルス幅についても
同様に制御される。
されるＡ相パルスのパルス幅がサーチコイルＳＣから出
力される電圧ＶC に基づいて制御され、Ｂ相ドライブ回
路５２から出力されるＢ相パルスのパルス幅についても
同様に制御される。
【００３６】以上説明したように、本実施例によれば、
サーチコイルＳＣに検出された電圧ＶC の絶対値｜ＶC
｜を絶対値回路２２で演算し、この絶対値｜ＶC ｜を積
分回路２４で積分して電圧ＶS を求める。前記電圧ＶS
に実験によって得られた定数Ｋを演算回路２６で乗算し
て電圧ＶP を求める。この電圧ＶP は通電された１次溶
接電流Ｉ1 の尖頭値ＩP を置換した電圧ＶP であるた
め、電圧ＶP をフィードバックデータとして、目標溶接
電流ＩT を補正する。
サーチコイルＳＣに検出された電圧ＶC の絶対値｜ＶC
｜を絶対値回路２２で演算し、この絶対値｜ＶC ｜を積
分回路２４で積分して電圧ＶS を求める。前記電圧ＶS
に実験によって得られた定数Ｋを演算回路２６で乗算し
て電圧ＶP を求める。この電圧ＶP は通電された１次溶
接電流Ｉ1 の尖頭値ＩP を置換した電圧ＶP であるた
め、電圧ＶP をフィードバックデータとして、目標溶接
電流ＩT を補正する。
【００３７】従って、溶接トランスＴのコアＣに巻着さ
れたサーチコイルＳＣの出力によって、１次溶接電流Ｉ
1 を容易に制御することが可能となる。
れたサーチコイルＳＣの出力によって、１次溶接電流Ｉ
1 を容易に制御することが可能となる。
【００３８】
【発明の効果】本発明に係る直流抵抗溶接装置の溶接電
流制御装置では、高価で大型の電流検出器を配設するこ
となく、磁束変化検出手段に検出された溶接トランスの
鉄心に生ずる磁束の変化によって、溶接電流を生成する
１次溶接電流を制御することができるため、直流抵抗溶
接装置の製作コストを低減することができるとともに、
直流抵抗溶接装置の小型化を実現することが可能となる
という効果を奏する。
流制御装置では、高価で大型の電流検出器を配設するこ
となく、磁束変化検出手段に検出された溶接トランスの
鉄心に生ずる磁束の変化によって、溶接電流を生成する
１次溶接電流を制御することができるため、直流抵抗溶
接装置の製作コストを低減することができるとともに、
直流抵抗溶接装置の小型化を実現することが可能となる
という効果を奏する。
【図１】本発明を実施する直流抵抗溶接装置の全体構成
を示すブロック図である。
を示すブロック図である。
【図２】図１の実施例に示す装置における溶接コントロ
ーラの構成を示すブロック図である。
ーラの構成を示すブロック図である。
【図３】図１の実施例に示す装置において、溶接電流を
制御する動作を示すフローチャートである。
制御する動作を示すフローチャートである。
【図４】図１の実施例に示す装置において、インバータ
回路を付勢するＡ相パルスおよびＢ相パルスからなる制
御パルスに対するサーチコイルの出力のタイミングを示
すタイミングチャートである。
回路を付勢するＡ相パルスおよびＢ相パルスからなる制
御パルスに対するサーチコイルの出力のタイミングを示
すタイミングチャートである。
【図５】従来技術に係る直流抵抗溶接装置の構成を示す
ブロック図である。
ブロック図である。
１０…直流抵抗溶接装置 １４…コンバータ回路 １６…インバータ回路 １８…溶接トランス回路 ２０…溶接ガン部 ２２…絶対値回路 ２４…積分回路 ２６…演算回路 ２８…サンプルホールド回路 ３０…溶接コントローラ ３２…制御回路 ３４…ＣＰＵ ３６…ＲＯＭ ３８…ＲＡＭ ４０…Ｉ／Ｆ ４２…Ｄ／Ａ変換回路 ４６…比較回路 ５０…Ａ相ドライブ回路 ５２…Ｂ相ドライブ回路 ５４…パルス制御回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮永 健二 埼玉県狭山市新狭山１−10−１ ホンダエ ンジニアリング株式会社内
Claims (1)
- 【請求項１】溶接トランスの鉄心に巻着され、前記溶接
トランスの１次巻線に通電される１次電流によって前記
鉄心に生ずる磁束の変化を電圧として検出する磁束変化
検出手段と、 前記磁束変化検出手段に検出された電圧を積分して積分
電圧を生成する積分手段と、 前記積分電圧と予め設定された設定値との演算を行う演
算手段と、 前記演算手段の出力値に基づいて溶接トランスの１次巻
線に通電される１次溶接電流を制御する溶接電流制御手
段と、 を備えることを特徴とする直流抵抗溶接装置の溶接電流
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268980A JPH07115209B2 (ja) | 1992-10-07 | 1992-10-07 | 直流抵抗溶接装置の溶接電流制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4268980A JPH07115209B2 (ja) | 1992-10-07 | 1992-10-07 | 直流抵抗溶接装置の溶接電流制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06114568A true JPH06114568A (ja) | 1994-04-26 |
| JPH07115209B2 JPH07115209B2 (ja) | 1995-12-13 |
Family
ID=17465984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4268980A Expired - Lifetime JPH07115209B2 (ja) | 1992-10-07 | 1992-10-07 | 直流抵抗溶接装置の溶接電流制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07115209B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61189882A (ja) * | 1985-02-19 | 1986-08-23 | Dengensha Mfg Co Ltd | 抵抗溶接機用制御装置の二次導体監視装置 |
| JPS62192276A (ja) * | 1986-02-17 | 1987-08-22 | Miyachi Denshi Kk | 制振鋼板の抵抗溶接方法及び装置 |
| JPS6384774A (ja) * | 1986-09-26 | 1988-04-15 | Daihatsu Motor Co Ltd | 溶接用２次ケ−ブルの短絡検知装置 |
-
1992
- 1992-10-07 JP JP4268980A patent/JPH07115209B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61189882A (ja) * | 1985-02-19 | 1986-08-23 | Dengensha Mfg Co Ltd | 抵抗溶接機用制御装置の二次導体監視装置 |
| JPS62192276A (ja) * | 1986-02-17 | 1987-08-22 | Miyachi Denshi Kk | 制振鋼板の抵抗溶接方法及び装置 |
| JPS6384774A (ja) * | 1986-09-26 | 1988-04-15 | Daihatsu Motor Co Ltd | 溶接用２次ケ−ブルの短絡検知装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07115209B2 (ja) | 1995-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7511973B2 (en) | Constant current mode ripple attenuation method in flyback power supply | |
| JP2001045763A (ja) | コンバータ回路 | |
| EP0260963B1 (en) | Inverter-type resistance welding machine | |
| JPH0638575A (ja) | 交流電動機のトルク制御装置 | |
| JP3383165B2 (ja) | パルス電源装置 | |
| US5360959A (en) | Direct current resistance welding machine and method of controlling the same | |
| JPS5928159B2 (ja) | 励磁調整装置 | |
| JPH06114568A (ja) | 直流抵抗溶接装置の溶接電流制御装置 | |
| JP2000253663A (ja) | 直流電源装置 | |
| JPH07298627A (ja) | 電力変換器の制御装置 | |
| JP3173159B2 (ja) | 交流ｔｉｇ溶接の制御方法 | |
| JPH0753430Y2 (ja) | 電力変換器の制御装置 | |
| JPH06226464A (ja) | インバータ式直流抵抗溶接機の溶接電流制御方法および装置 | |
| JP2783721B2 (ja) | インバータ制御式電気抵抗溶接機 | |
| JP2845648B2 (ja) | 直流抵抗溶接機の溶接電流制御方法および装置 | |
| JPH06114569A (ja) | 直流抵抗溶接装置の溶接電流制御方法および装置 | |
| JP2826566B2 (ja) | インバータ式ｘ線装置 | |
| JP2840141B2 (ja) | 直流抵抗溶接機の溶接電流制御方法および装置 | |
| JP2614690B2 (ja) | 溶接用変圧器の制御方法および装置 | |
| JPH05227782A (ja) | 電動機の制御装置 | |
| JP2529629B2 (ja) | 直流抵抗溶接機の溶接電流制御方法および装置 | |
| JPS63268490A (ja) | 誘導電動機システムの制御方法および装置 | |
| JPH06114567A (ja) | インバータ式直流抵抗溶接機の溶接電流制御装置 | |
| JPH0828978B2 (ja) | Ｐｗｍインバ−タ | |
| JP2001178197A (ja) | 同期発電機の自動電圧調整装置 |