JPH05102813A - マイクロ波パルス高出力トランジスタ - Google Patents

Abstract

(57)【要約】 【目的】この発明は、容易に、スプリアスの発生の軽減
化を図り得るようにすることにある。 【構成】トランジスタチップ１のベース・エミッタ接合
に蓄積された電荷を接地部電極より放電するボンディン
グワイヤ４０を設け、このボンディングワイヤ４０を介
してトランジスタチップ１のベース・エミッタ接合に蓄
積された電荷を接地部電極より放電するようにして、入
力側容量の電荷の掃ける時間を短縮化させるように構成
したものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばレーダ装置等
の大出力増幅部に用いられるパルス動作のマイクロ波パ
ルス高出力トランジスタに関する。

【０００２】

【従来の技術】一般に、この種のマイクロ波パルス高出
力トランジスタとしては、Ｃ級動作のシリコンバイポー
ラトランジスタが用いられる。このマイクロ波パルス高
出力トランジスタは、そのパルス入力の際、入力信号に
同期してセルフバイアスがかかり、パルスオン時に、自
動的にバイアスされ、パルスオフ時に、自動的にバイア
スオフされることで、消費電力が少なく、パルス動作用
増幅器に好適される。

【０００３】一方では、入力パルスの立ち下がりが速く
なると、そのベース・エミッタ接合に蓄積された電荷が
掃けるまでの時間が入力パルスの立ち下がり時間より長
く成り、入力パルスがオフにもかかわらずセルフバイア
スがかかり、トランジスタ動作状態（フリーラン）が起
こるという不具合を有する。特に、高出力トランジスタ
の場合、そのベース・エミッタ接合面積が大きく、蓄積
電荷量が増すことにより、電荷が掃けるまでの時間が長
くなり（数百ｎｓ以下）、フリーラン時間が長くなるた
めに、帯域内において雑音の持ち上がり（スプリアス）
が生じる。この雑音の電力はフリーラン時間が長くなる
ほど大きくなる。

【０００４】図４はこのような従来のマイクロ波パルス
高出力トランジスタ２０を示すもので、いわゆるベース
接地の構成を採る。すなわち、トランジスタチップ１の
ベース電極１ａはボンディングワイヤ２により外囲器３
に接続されて接地され、そのエミッタ電極１ｂは容量性
素子４，５及びボンディングワイヤ２で構成される内部
整合回路と入力リードパターン６を介して入力リード７
より外部に接続される。また、トランジスタチップ１の
下面はコレクタ電極として、誘電体基板８の導体膜９、
ボンディングワイヤ２、出力リードパターン１０を介し
て出力リード１１より外部に取り出される。

【０００５】上記のように構成されたマイクロ波パルス
高出力トランジスタ２０は図５に示すように外部整合回
路に接続される。すなわち、マイクロ波パルス高出力ト
ランジスタ２０の出力側リード１１は出力整合回路３０
に接続され、この出力整合回路３０はコイル３１を介し
て電源３２に接続されて該電源３２によりバイアスされ
る。そして、入力側リード７は入力整合回路３３に接続
される。入力整合回路３３はコイル３４を介して接地回
路に接続されるスルーホール３５に接続される。この
際、コイル３４は入力整合回路３３に接続される入力側
リード７にできるだけ近いところに配置すると共に、そ
の長さ寸法が増幅用周波数体の特性に影響を及ぼすこと
なく、しかも、直流的にできるだけインダクタンス分を
少なく接地させるように短く設定することにより、入力
したマイクロ波信号の雑音の持ち上がり分（スプリア
ス）の抑制が図られる。

【０００６】ところが、上記マイクロ波パルス高出力ト
ランジスタでは、外部整合回路と接続構成する際、その
ベース・エミッタ接合のできるだけ近くを接地してスプ
リアスの最適化を図っていることにより、そのボンディ
ンクワイヤ２、入力リードパターン６、入力側リード７
の各インダクタンス分による遅れが残るために、スプリ
アスが生じるという問題を有する。例えば、パルス幅を
１．０ｍｓ、デューティ比を２５％、ＲＢＷを１ＭＨz
とした場合、その出力のスペクトラムは、図６に示すよ
うにキャリア周波数（Ｓ帯）で、約３００〜４００ＭＨ
z 高いところに約４０ｄＢｃのスプリアスが生じる。

【０００７】これによると、高出力化を図るためにベー
ス・エミッタ接合面積を増加した場合には、その蓄積電
荷が増加することにより、さらにスプリアスが増加する
という不具合が起こる。また、トランジスタ自体のイン
ダクタンス分の遅れがあることにより、スプリアス値の
向上を図るのが困難であるという問題を有する。

【０００８】

【発明が解決しようとする課題】以上述べたように、従
来のマイクロ波パルス高出力トランジスタでは、スプリ
アスの軽減化を図るのが困難であるという問題を有して
いた。

【０００９】この発明は上記の事情に鑑みてなされたも
ので、容易にして、効果的にスプリアスの発生の軽減化
を図り得るようにしたマイクロ波パルス高出力トランジ
スタを提供することを目的とする。

【００１０】

【課題を解決するための手段】この発明は、内部整合回
路を有したマイクロ波パルス高出力トランジスタにおい
て、トランジスタチップの入力電極パッド、前記内部整
合回路の容量性素子の電極パッド及びボンディングワイ
ヤ中継端子の電極パッドのいずれかと外囲器内接地部電
極とを接続するインダクタンス素子を備えて構成したも
のである。

【００１１】

【作用】上記構成によれば、トランジスタチップのベー
ス・エミッタ接合に蓄積された電荷がインダクタンス素
子を介して接地部電極より放電されることにより、入力
側容量の電荷の掃ける時間が短縮されるため、入力パル
スのオフ時におけるセルフバイアス時間が短縮化され
る。これにより、スプリアスが抑制されて、発生の軽減
化が促進され、高出力化が図れる。

【００１２】

【実施例】以下、この発明の実施例について、図面を参
照して詳細に説明する。

【００１３】図１はこの発明の一実施例に係るマイクロ
波パルス高出力トランジスタを示すもので、前記図４と
同一部分については、同一符号を付して、その説明を省
略する。すなわち、この発明の特徴とする点は、内部整
合回路を構成する電極パッド、例えば容量素子４の電極
パッドを接地用ボンディングワイヤ４０を介して接地回
路を形成する外囲器３に直流的に接地接続したことにあ
る。このボンディングワイヤ４０はそのインピーダンス
分が増幅用周波数帯において前記トランジスタチップ１
の入力インピーダンスに比して大きく、しかも増幅用周
波数帯に影響を及ぼさないように、例えばその長さ寸法
が十分長く設定され、かつスプリアスが大きくならない
程度に低周波帯及び直流において極めて低い抵抗となる
ようにインダクタンスが設定される。これにより、入力
パルスオフ時、トランジスタチップの１ベース・エミッ
タ接合に蓄積された電荷は、ボンディングワイヤ４０を
通って外囲器に放電される。この結果、電荷によるボン
ディングワイヤ２、入力リード７及び入力リードパター
ン６のインダクタンス分の影響がなくなる。また、ボン
ディングワイヤ４０は増幅周波数帯において、インピー
ダンスがトランジスタチップ１の入力インピーダンスに
比して大きく設定されていることにより、内部整合回路
に対して悪影響を及ぼすことがない。

【００１４】このように、上記マイクロ波パルス高出力
トランジスタはトランジスタチップ１のベース・エミッ
タ接合に蓄積された電荷を接地部電極より放電するボン
ディングワイヤ４０を設け、このボンディングワイヤ４
０を介してトランジスタチップ１のベース・エミッタ接
合に蓄積された電荷を接地部電極より放電するようにし
たことにより、入力側容量の電荷の掃ける時間が効果的
に短縮されるため、入力パルスのオフ時におけるセルフ
バイアス時間が短縮化される。これにより、出力のスペ
クトラムは、前記図６と略同様にパルス幅を１．０ｍ
ｓ、デューティ比を２５％、ＲＢＷを１ＭＨz として測
定した場合、図２に示す如く測定され、従来キャリア周
波数（Ｓ帯）で、約３００〜４００ＭＨz 高いところに
約４０ｄＢｃのスプリアスが抑制され、効果的に軽減さ
れる。この結果、スプリアスの軽減された高精度な特性
が容易に実現され、トランジスタとしての高出力化が容
易に図り得る。

【００１５】また、これによれば、スプリアスの最適化
が製作時に同時に実現されることにより、従来のように
外部整合回路に接続構成する際に行う場合に比して、そ
の組立作業性の向上が図り得るという効用も有する。

【００１６】なお、この発明は上記実施例に限ることな
く、図３に示すように構成しても良い。即ち、接地用ボ
ンディングワイヤ４０と増幅用周波数帯域内で共振する
容量素子４１の電極パッドを設け、この容量素子４１の
電極パッドと容量素子４の電極パッドをボンディングワ
イヤ４２で接続するように構成したものである。これに
よると、容量素子の電極パッドとボンディングワイヤの
作用により、さらにボンディングワイヤによる影響の軽
減化が図れ、有効な効果が期待される。

【００１７】また、上記実施例では、接地用ボンディン
グワイヤ４０を用いて容量素子４の電極パッドを外囲器
３に接地接続するように構成した場合で説明したが、こ
れに限ることなく、トランジスタチップ１の入力電極パ
ッド、他の内部整合回路の容量性素子５の電極パッド、
及び入力リードパターン６やボンディングワイヤ配線用
電極パターン（上記各実施例では図示せず）等のボンデ
ィングワイヤ中継端子の電極パッドのいずれかを外囲器
３等の接地回路に接続することにより、同様の効果が期
待される。

【００１８】さらに、上記実施例では、ボンディングワ
イヤ４０をインダクタンス素子として用いて構成した場
合で説明したが、これに限ることなく、例えば金箔等を
用いて構成しても良い。

【００１９】また、上記実施例では、ベース接地構造に
構成した場合で説明したが、これに限ることなく、エミ
ッタ接地構造に構成することも可能である。この場合に
はトランジスタチップ１の入力側電極がベース電極パッ
ドとなる。よって、この発明は上記実施例に限ることな
く、その他、この発明の要旨を逸脱しない範囲で種々の
変形を実施し得ることは勿論のことである。

【００２０】

【発明の効果】以上詳述したように、この発明によれ
ば、容易にして、効果的にスプリアスの発生の軽減化を
図り得るようにしたマイクロ波パルス高出力トランジス
タを提供することができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るマイクロ波パルス高
出力トランジスタを示した図。

【図２】図１の出力のスペクトラムを示した図。

【図３】この発明の他の実施例を示した図。

【図４】従来のマイクロ波パルス高出力トランジスタを
示した図。

【図５】図４の外部整合回路との接続構成を示した図。

【図６】図４の出力のスペクトラムを示した図。

【符号の説明】

１…トランジスタチップ、１ａ…ベース電極、１ｂ…エ
ミッタ電極、２…ボンディングワイヤ、３…外囲器、
４，５…容量素子、６…入力リードパターン、７…入力
リード、８…誘電体基板、９…導体膜、１０…出力リー
ドパターン、１１…出力リード、２０…マイクロ波パル
ス出力トランジスタ、３０…出力整合回路、３１…コイ
ル、３２…電源、３３…入力整合回路、３４…コイル、
３５…スルーホール、４０…ボンディングワイヤ、４１
…容量素子、４２…ボンディングワイヤ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 内部整合回路を有したマイクロ波パルス
   高出力トランジスタにおいて、 トランジスタチップの入力電極パッド、前記内部整合回
   路の容量性素子の電極パッド及びボンディングワイヤ中
   継端子の電極パッドのいずれかと外囲器内接地部電極と
   を接続するインダクタンス素子を具備したことを特徴と
   するマイクロ波パルス高出力トランジスタ。
2. 【請求項２】 前記インダクタンス素子は、インピーダ
   ンス分が増幅用周波数帯において前記トランジスタチッ
   プの入力インピーダンスに比して大きく、かつ低周波帯
   及び直流において極めて低い抵抗となるようにインダク
   タンスを定めてなることを特徴とする請求項１記載のマ
   イクロ波パルス高出力トランジスタ。